JP2005340294A - 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 - Google Patents

Abstract

【課題】 配線基板等の信頼性の向上を図ることにある。
【解決手段】 配線基板は、チップ部品が搭載されるチップ部品搭載領域１２を有するフレキシブル基板１０と、配線２０を有する配線パターンと、を含む。配線２０は、チップ部品搭載領域１２の内側に形成された電気的接続部２２を有し、かつ、電気的接続部２２の幅をもって延出された第１の部分２４と、フレキシブル基板１０の第１の部分２４とは反対の面に形成された第２の部分２６と、フレキシブル基板１０を貫通して第１の部分２４と第２の部分２６とを電気的に接続するスルーホール２８と、を有する。第１の部分２４は、チップ部品搭載領域１２の外側に延出しないように形成され、スルーホール２８は、チップ部品搭載領域１２の内側に形成され、配線２０は、第２の部分２６を介して、チップ部品搭載領域１２の外側に延出されている。
【選択図】 図２

Description

本発明は、配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器に関する。

ＣＯＦ（Chip On Film）の形態が適用された半導体装置では、複数の配線が形成されたフレキシブル基板に、半導体チップが搭載されている。従来の構造では、複数の配線はフレキシブル基板の半導体チップが搭載される面に形成されていたので、配線が半導体チップのエッジに接触して電気的ショートを引き起こす可能性があった。

本発明の目的は、配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器に関して、信頼性の向上を図ることにある。
特開２００３−１９７６７３号公報

（１）本発明に係る配線基板は、
チップ部品が搭載されるチップ部品搭載領域を有するフレキシブル基板と、
配線を有する配線パターンと、
を含み、
前記配線は、
前記チップ部品搭載領域の内側に形成された電気的接続部を有し、かつ、前記電気的接続部の幅をもって延出された第１の部分と、
前記フレキシブル基板の前記第１の部分とは反対の面に形成された第２の部分と、
前記フレキシブル基板を貫通して前記第１の部分と前記第２の部分とを電気的に接続するスルーホールと、
を有し、
前記第１の部分は、前記チップ部品搭載領域の外側に延出しないように形成され、
前記スルーホールは、前記チップ部品搭載領域の内側に形成され、
前記配線は、前記第２の部分を介して、前記チップ部品搭載領域の外側に延出されてなる。本発明によれば、配線は、チップ部品搭載領域とは反対の面に形成された第２の部分を介して、チップ部品搭載領域の外側に延出されている。すなわち、配線は、チップ部品とフレキシブル基板との間に介在しない。したがって、配線がチップ部品のエッジに接触してエッジショートを引き起こすのを回避することができ、配線基板の信頼性の向上を図ることができる。
（２）この配線基板において、
前記スルーホールは、前記電気的接続部にオーバーラップして形成されていてもよい。これによれば、例えばスルーホールはフレキシブル基板よりも硬いので、チップ部品をボンディングしたときに、電気的接続部に加えられるボンディング加重を小さくすることができる。したがって、接続不良の少ない良好なボンディングを行うことができ、信頼性の向上を図ることができる。
（３）この配線基板において、
前記スルーホールは、前記電気的接続部を避けて形成されていてもよい。
（４）この配線基板において、
前記フレキシブル基板の前記チップ部品搭載領域とは反対の面に設けられた絶縁層をさらに含み、
前記絶縁層は、前記第２の部分を覆っていてもよい。
（５）この配線基板において、
複数の前記配線を有し、
複数の前記第１の部分のいずれもが、前記チップ部品搭載領域の外側に延出しないように形成され、
複数の前記スルーホールのいずれもが、前記チップ部品搭載領域の内側に形成され、
前記複数の配線のいずれもが、複数の前記第２の部分を介して、前記チップ部品搭載領域の外側に延出されていてもよい。これによれば、チップ部品とフレキシブル基板との間に配線が全く介在しないので、より確実にチップ部品のエッジショートを防止することができる。
（６）この配線基板において、
前記チップ部品搭載領域の外形は、第１及び第２の長辺を有する長方形をなし、
前記複数の配線は、それぞれに複数が属する第１及び第２のグループに分けられ、
前記第１のグループに属する前記複数の配線のうち、複数の前記電気的接続部は、前記チップ部品搭載領域の前記第１の長辺に沿った領域に配列され、
前記第２のグループに属する前記複数の配線のうち、複数の前記電気的接続部は、前記チップ部品搭載領域の前記第２の長辺に沿った領域に配列されていてもよい。
（７）この配線基板において、
前記第１及び第２のグループの少なくとも一方では、隣同士の前記電気的接続が千鳥状にずれて配置されていてもよい。これによれば、限られた平面領域内で隣同士の電気的接続部のピッチを広げることができ、電気的接続部同士の電気的ショートを防止することができる。
（８）この配線基板において、
前記第１及び第２のグループの少なくとも一方では、隣同士の前記スルーホールが千鳥状にずれて配置されていてもよい。これによれば、限られた平面領域内で隣同士のスルーホールのピッチを広げることができ、スルーホール同士の電気的ショートを防止することができる。
（９）本発明に係る半導体装置は、
上記配線基板と、
前記チップ部品としての、バンプを有する半導体チップと、
を含み、
前記半導体チップは、前記チップ部品搭載領域にフェースダウンボンディングされ、
前記電気的接続部は、前記バンプの一部にオーバーラップしてなり、かつ、前記バンプに入り込んでなる。
（１０）本発明に係る電子デバイスは、
上記半導体装置と、
前記半導体装置が電気的に接続された電気光学パネルと、
を含む。
（１１）本発明に係る電子機器は、上記半導体装置を有する。
（１２）本発明に係る配線基板の製造方法は、
チップ部品が搭載されるチップ部品搭載領域を有するフレキシブル基板に、配線を有する配線パターンを形成することを含み、
前記配線形成工程で、
前記チップ部品搭載領域の内側に配置された電気的接続部を有し、前記電気的接続部の幅をもって延出させ、かつ、前記チップ部品搭載領域の外側に延出しないように第１の部分を形成すること、
前記フレキシブル基板の前記第１の部分とは反対の面に第２の部分を形成すること、
前記フレキシブル基板に形成した貫通穴に導電材料を設けることによって、前記チップ部品搭載領域の内側に、前記第１の部分と前記第２の部分とを電気的に接続するためのスルーホールを形成すること、
を行うことによって、前記配線を、前記第２の部分を介して、前記チップ部品搭載領域の外側に延出するように形成する。本発明によれば、配線を、チップ部品搭載領域とは反対の面に形成された第２の部分を介して、チップ部品搭載領域の外側に延出させる。すなわち、配線を、チップ部品とフレキシブル基板との間に介在させない。したがって、配線がチップ部品のエッジに接触してエッジショートを引き起こすのを回避することができ、配線基板の製造方法に関して、信頼性の向上を図ることができる。
（１３）本発明に係る半導体装置の製造方法は、
上記方法によって配線基板を製造し、バンプを含む半導体チップを、前記チップ部品搭載領域にフェースダウンボンディングすることを含み、
前記フェースダウンボンディング工程で、前記電気的接続部を、前記バンプの一部にオーバーラップさせ、かつ、前記バンプに入り込ませる。

以下、本発明の実施の形態について図面を参照して説明する。

図１〜図４は、本発明の実施の形態に係る配線基板又は半導体装置を示す図である。詳しくは、図１は配線基板の平面図であり、図２は図１の部分拡大図であり、図３は図２のIII−III線断面図であり、図４は図２のＩＶ−ＩＶ線断面図である。図３及び図４には、半導体チップを含む半導体装置が示されている。

本実施の形態に係る配線基板は、フレキシブル基板１０と、フレキシブル基板１０に形成された配線パターンと、を含む。配線パターンは、配線基板１の配線パターン形成領域３に形成されている。配線基板１が長尺状のテープとなっており、複数の配線パターン形成領域３が配線基板１の長さ方向に配列されていてもよい。隣同士の配線パターン形成領域３には間隔があけられていてもよい。配線基板１は、後工程で、配線パターン形成領域３の外形に沿って打ち抜かれる。本実施の形態に係る配線基板は、打ち抜き後の配線パターン形成領域３を含む。

フレキシブル基板１０は、屈曲可能なベース基板である。フレキシブル基板１０は、樹脂基板（例えばポリイミド基板）などの有機系材料から構成されていてもよい。フレキシブル基板１０は、ＣＯＦ（Chip On Film）用基板であってもよく、フィルム又はテープであってもよい。フレキシブル基板１０は、チップ部品が搭載されるチップ部品搭載領域１２を有する。チップ部品は、半導体チップ５０（図３参照）などの半導体部品であってもよいし、能動部品（例えば集積回路部品など）又は受動部品（例えば抵抗器、キャパシタ、インダクタなど）であってもよい。チップ部品搭載領域１２はフレキシブル基板１０の一方の面に設けられ、配線パターン形成領域３の範囲内に設けられている。チップ部品搭載領域１２の外形は、チップ部品の平面形状と同一であり、例えば四辺形（例えば正方形又は長方形）であってもよい。図１及び図２に示す例では、チップ部品搭載領域１２の外形は、対向する第１及び第２の長辺１４，１６を有する長方形をなしている。

配線パターンは、導電材料（例えばＣｕなどの金属）によって形成されている。配線パターン形成領域３に、電気的に独立する１つ又は複数の配線パターンが形成されている。配線パターンは、電気めっき、無電解めっき、スパッタリング、又はエッチングなどを適用して形成することができる。

図２〜図４に示すように、配線パターンは、複数の配線２０を含む。配線２０は、少なくとも２点間の電気的接続を図るものである。配線２０の一方の電気的接続部は、チップ部品に対する電気的接続部２２であってもよい。配線２０の他方の電気的接続部は、他の電子部品（例えば電気光学パネル）に対する電気的接続部（図示しない）であってもよいし、回路基板（例えばマザーボード）に対する電気的接続部であってもよい。配線２０は、フレキシブル基板１０の一方の面から他方の面に引き廻されている。

配線２０は、第１の部分２４を有する。第１の部分２４は、フレキシブル基板１０のチップ部品搭載領域１２の面に形成されている。第１の部分２４は、チップ部品搭載領域１２の内側のみに形成され、チップ部品搭載領域１２の外側に延出しないように形成されている。複数の第１の部分２４のいずれもが、チップ部品搭載領域１２の外側に延出しないように形成されていてもよい。第１の部分２４の断面形状は、上端部が下端部よりもすぼむ形状（例えば上辺が下辺よりも小さい台形）になっていてもよい。

第１の部分２４は、電気的接続部２２を有する。電気的接続部２２は、チップ部品搭載領域１２の内側に形成されている。電気的接続部２２は、チップ部品（例えば半導体チップ５０）に電気的に接続される部分であり、詳しくはチップ部品の電気的接続部（例えばバンプ５４）とオーバーラップする部分である。電気的接続部２２は、第１の部分２４の端部であってもよいし、第１の部分２４の端部を避けた部分であってもよい。

第１の部分２４は、電気的接続部２２の幅をもって延出されている。例えば、第１の部分２４は、電気的接続部２２から同一の幅で延出された延出部２３を有していてもよい。電気的接続部２２はランド形状になっていない。延出部２３は、チップ部品搭載領域１２の外方向に延出されていてもよいし、その内方向に延出されていてもよい。延出部２３は、チップ部品の電気的接続部の範囲からはみ出す部分であってもよい。

配線２０は、第２の部分２６を有する。第２の部分２６は、フレキシブル基板１０の第１の部分２４とは反対の面に形成されている。第２の部分２６は、チップ部品搭載領域１２の平面視の範囲の内側から外側に延出されている。第２の部分２６は、配線パターン形成領域３の端部に至るまで延出されていてもよい。あるいは、第２の部分２６は、配線パターン形成領域３の中間部まで延出されていてもよい。その場合、配線２０は、スルーホールを介して第２の部分２６に電気的に接続された第３の部分（図示しない）をさらに有し、第３の部分が、フレキシブル基板１０の第２の部分２６とは反対の面に形成されて、配線パターン形成領域３の端部に至るまで延出されていてもよい。

配線２０は、スルーホール２８を有する。スルーホール２８は、フレキシブル基板１０を貫通して形成されている。フレキシブル基板１０の面に対して垂直方向に貫通穴を形成し、その貫通穴に導電材料を設けることによって、スルーホール２８を形成してもよい。貫通穴は、フレキシブル基板１０をパンチして形成することができる。貫通穴の全部を導電材料で充填してもよいし、貫通穴の中心軸を避けて内壁面のみに導電材料を設けてもよい。導電材料の形成方法として、スパッタリング、めっき法（無電解めっき法）、ペースト材の塗布を適用してもよい。スルーホール２８の平面形状（横断面形状）は円形であってもよい。スルーホール２８の幅（例えば直径）は、第１の部分２４（又は第２の部分２６）の幅よりも大きくてもよいし、小さくてもよいし、あるいは同一であってもよい。また、スルーホール２８の幅（例えば直径）は、チップ部品の電気的接続部（例えばバンプ５４）の幅よりも大きくてもよいし、小さくてもよいし、あるいは同一であってもよい。

スルーホール２８は、第１の部分２４と第２の部分２６とを電気的に接続している。スルーホール２８と第１の部分２４、又はスルーホール２８と第２の部分２６との境界は必ずしも明確になっていなくてもよい。スルーホール２８は、第１及び第２の部分２４，２６と同一の材料で形成されていてもよい。そして、スルーホール２８は、チップ部品搭載領域１２の内側に形成されている。これによれば、配線２０は、チップ部品搭載領域１２とは反対の面に形成された第２の部分２６を介して、チップ部品搭載領域１２の外側に延出されている。すなわち、図３に示すように、配線２０は、チップ部品（例えば半導体チップ５０）とフレキシブル基板１０との間に介在しない。したがって、配線２０がチップ部品のエッジに接触してエッジショートを引き起こすのを回避することができ、配線基板の信頼性の向上を図ることができる。図２に示すように、複数のスルーホール２８のいずれもが、チップ部品搭載領域１２の内側に形成されていてもよい。複数の配線２０のいずれもが複数の第２の部分２６を介してチップ部品搭載領域１２の外側に延出されていれば、チップ部品とフレキシブル基板１０との間に配線２０が全く介在しないので、より確実にチップ部品のエッジショートを防止することができる。

図３に示すように、配線基板は、配線パターンの一部を覆う絶縁層６０をさらに有していてもよい。絶縁層６０は、フレキシブル基板１０のチップ部品搭載領域１２とは反対の面に設けられている。詳しくは、絶縁層６０は、配線２０の第２の部分２６を覆う。絶縁層６０は、第２の部分２６とともにスルーホール２８も覆っていてもよい。これによれば、フレキシブル基板１０のチップ部品搭載領域１２の面であって、少なくともチップ部品搭載領域１２の周囲には絶縁層を形成しなくて済む。これによって、例えば、チップ部品とフレキシブル基板１０との間に樹脂などの封止材（アンダーフィル材）５８を充填する場合、封止材５８の樹脂量を必要最少量にすることができる。すなわち、絶縁層の開口領域を覆うまで樹脂を充填させる必要がなくなる。したがって、樹脂の硬化収縮時の応力を可能な限り小さくすることができ、配線基板（又は半導体装置）に加えられる応力を効果的に緩和することができる。

図２に示すように、複数の配線２０は、第１のグループ３０に属する複数の配線２０と、第２のグループ４０に属する複数の配線２０と、に分けることができる。

第１のグループ３０に属する複数の配線２０のうち、複数の電気的接続部２２は、第１の長辺１４に沿った領域に配列されている。第１のグループ３０に属する複数の電気的接続部２２は、チップ部品からの出力端子であってもよい。第１のグループ３０に属する複数の配線２０は、その一部である電気的接続部２２から第１の長辺１４の方向に、第１の長辺１４に交差（例えば直交）して延出されている。

第２のグループ４０に属する複数の配線２０のうち、複数の電気的接続部２２は、第２の長辺１６に沿った領域に配列されている。第２のグループ４０に属する複数の電気的接続部２２は、チップ部品からの入力端子であってもよい。第２のグループ４０に属する複数の配線２０は、その一部である電気的接続部２２から第２の長辺１６の方向に、第２の長辺１６に交差（例えば直交）して延出されている。

第１のグループ３０（あるいは第２のグループ４０）に属する複数の電気的接続部２２のうち、隣同士の電気的接続部２２は千鳥状にずれて配置されていてもよい。これによれば、限られた平面領域内で隣同士の電気的接続部２２のピッチを広げることができ、電気的接続部２２同士の電気的ショートを防止することができる。同様にして、第１のグループ３０（あるいは第２のグループ４０）に属する複数のスルーホール２８のうち、隣同士のスルーホール２８は千鳥状にずれて配置されていてもよい。これによれば、限られた平面領域内で隣同士のスルーホール２８のピッチを広げることができ、スルーホール２８同士の電気的ショートを防止することができる。あるいは、第２のグループ４０（あるいは第１のグループ３０）に属する複数の電気的接続部２２は１列に配置されていてもよいし、第２のグループ４０（あるいは第１のグループ３０）に属する複数のスルーホール２８は１列に配置されていてもよい。

スルーホール２８は、それと電気的導通が図られた電気的接続部２２（の全体）を避けて形成されていてもよい。すなわち、電気的接続部２２の下地（直下）にはスルーホール２８が配置されていなくてもよい。例えば、スルーホール２８は、延出部２３にオーバーラップして形成されていてもよい。

あるいは、図５の変形例に示されるように、配線７０のスルーホール７８は、それと電気的導通が図られた電気的接続部７２にオーバーラップして形成されていてもよい。すなわち、電気的接続部７２の下地（直下）にスルーホール７８を配置してもよい。複数のスルーホール７８のそれぞれを、それと電気的導通が図られた電気的接続部７２にオーバーラップして形成してもよい。これによれば、スルーホール７８は導電材料でありフレキシブル基板１０よりも硬いので、チップ部品（例えば半導体チップ５０）をボンディングしたときに、電気的接続部２２に加えられるボンディング加重を小さくすることができる。したがって、接続不良の少ない良好なボンディングを行うことができ、信頼性の向上を図ることができる。なお、図５に示すように、延出部７３は、第１の部分７４のうち、チップ部品の電気的接続部（例えばバンプ５４）からわずかにはみ出した部分であってもよい。あるいは、第１の部分７４が電気的接続部７２であってもよく、その場合には延出部７３を省略することができる。

本実施の形態に係る配線基板は上述のように構成されており、次に配線基板の製造方法について説明する。本実施の形態に係る配線基板の製造方法は、フレキシブル基板１０に上述の配線２０を有する配線パターンを形成することを含む。配線２０は、金属箔をエッチングすることによってパターニングすることができる。例えば、フレキシブル基板１０のチップ部品搭載領域１２の面に金属箔を形成し、金属箔をエッチングして第１の部分２４の形状にパターニングしてもよい。第２の部分２６の形成工程は、第１の部分２４の形成工程と同様であってもよい。スルーホール２８の形成工程は、第１及び第２の部分２４，２６の形成工程後に行ってもよいし、それらの形成工程前に行ってもよいし、いずれか一方の形成工程後であって他方の形成工程前に行ってもよい。スルーホール２８を電気的接続部２２とオーバーラップするように形成する場合には、スルーホール２８の形成工程後に第１の部分２４の形成工程を行う。配線基板の製造方法についてのその他の詳細は、上述の配線基板の内容から導くことができる。

本実施の形態に係る半導体装置は、上述の配線基板と、チップ部品としての半導体チップ５０と、を有する。半導体チップ５０には集積回路が形成されている。半導体チップ５０は、パッド（例えばアルミパッド）５２と、パッド５２上のバンプ（例えば金バンプ）５４と、を含む。複数のパッド５２（又はバンプ５４）の配列は、上述の配線基板の電気的接続部２２の配列に対応している。バンプ５４は、半導体チップ５０の電気的接続部である。なお、半導体チップ５０には、パッド５２の中央部（バンプ５４の形成領域）を避けて、パッシベーション膜５６が設けられている。

半導体チップ５０は、フレキシブル基板１０のチップ部品搭載領域１２にフェースダウンボンディングされている。配線パターンの電気的接続部２２は、半導体チップ５０のバンプ５４に電気的に接続されている。両者の電気的接続は、金属接合であってもよい。電気的接続部２２は、バンプ５４の一部にオーバーラップしてなり（図２参照）、かつ、バンプ５４に入り込んでいる（図４参照）。電気的接続部２２の上端部のみがバンプ５４に入り込んでもよい。なお、図３に示すように、半導体チップ５０とフレキシブル基板１０との間に、樹脂などの封止材（アンダーフィル材）５８が充填されていてもよい。

本実施の形態に係る半導体装置によれば、上述の配線基板を有するので、信頼性の向上を図ることができる。詳しくは、配線２０は、半導体チップ５０とフレキシブル基板１０との間に介在しないので、バンプ５４の高さを低くしてもエッジショートを引き起こさずに済む。なお、本実施の形態に係る半導体装置の製造方法は、半導体チップ５０をチップ部品搭載領域１２にフェースダウンボンディングすることを含む。図１に示す配線基板１に複数の半導体チップ５０を搭載した後、それぞれの配線パターン形成領域３ごとに打ち抜くことによって、複数の半導体装置を製造することができる。

図６は、本発明の実施の形態に係る電子デバイスを示す図である。この電子デバイスは、上述の半導体装置と、半導体装置が電気的に接続されて電気光学パネル１１０と、を含む。半導体装置には、フレキシブル基板１０上に半導体チップ（駆動ＩＣ）５０が搭載されている。この電子デバイスは、電気的情報信号を視覚的に認識できる光情報信号に変換する表示装置であってもよい。電気光学パネル１１０は、表示パネルであってもよい。電気光学パネル１１０として、例えば、液晶パネル、プラズマディスプレイパネル、エレクトロルミネッセンスディスプレイパネルなどが挙げられる。

本発明の実施の形態に係る電子機器として、図７にはノート型パーソナルコンピュータ１０００が示され、図８には携帯電話２０００が示されている。これらの電子機器は、上述の配線基板、半導体装置、電子デバイスのいずれかを有する。

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１は、本発明の実施の形態に係る配線基板の平面図である。 図２は、図１の部分拡大図である。 図３は、図２のIII−III線断面図である。 図４は、図２のＩＶ−ＩＶ線断面図である。 図５は、本発明の実施の形態の変形例を示す図である。 図６は、本発明の実施の形態に係る電子デバイスを示す図である。 図７は、本発明の実施の形態に係る電子機器を示す図である。 図８は、本発明の実施の形態に係る電子機器を示す図である。

符号の説明

１…配線基板 ３…配線パターン形成領域 １０…フレキシブル基板
１２…チップ部品搭載領域 １４…第１の長辺 １６…第２の長辺 ２０…配線
２２…電気的接続部 ２３…延出部 ２４…第１の部分 ２６…第２の部分
２８…スルーホール ３０…第１のグループ ４０…第２のグループ
５０…半導体チップ ５２…パッド ５４…バンプ ５６…パッシベーション膜
５８…封止材 ６０…絶縁層 ７０…配線 ７２…電気的接続部 ７３…延出部
７４…第１の部分 ７８…スルーホール １１０…電気光学パネル

Claims (13)

1. チップ部品が搭載されるチップ部品搭載領域を有するフレキシブル基板と、
   配線を有する配線パターンと、
   を含み、
   前記配線は、
   前記チップ部品搭載領域の内側に形成された電気的接続部を有し、かつ、前記電気的接続部の幅をもって延出された第１の部分と、
   前記フレキシブル基板の前記第１の部分とは反対の面に形成された第２の部分と、
   前記フレキシブル基板を貫通して前記第１の部分と前記第２の部分とを電気的に接続するスルーホールと、
   を有し、
   前記第１の部分は、前記チップ部品搭載領域の外側に延出しないように形成され、
   前記スルーホールは、前記チップ部品搭載領域の内側に形成され、
   前記配線は、前記第２の部分を介して、前記チップ部品搭載領域の外側に延出されてなる配線基板。
2. 請求項１記載の配線基板において、
   前記スルーホールは、前記電気的接続部にオーバーラップして形成されてなる配線基板。
3. 請求項１記載の配線基板において、
   前記スルーホールは、前記電気的接続部を避けて形成されてなる配線基板。
4. 請求項１から請求項３のいずれかに記載の配線基板において、
   前記フレキシブル基板の前記チップ部品搭載領域とは反対の面に設けられた絶縁層をさらに含み、
   前記絶縁層は、前記第２の部分を覆ってなる配線基板。
5. 請求項１から請求項４のいずれかに記載の配線基板において、
   複数の前記配線を有し、
   複数の前記第１の部分のいずれもが、前記チップ部品搭載領域の外側に延出しないように形成され、
   複数の前記スルーホールのいずれもが、前記チップ部品搭載領域の内側に形成され、
   前記複数の配線のいずれもが、複数の前記第２の部分を介して、前記チップ部品搭載領域の外側に延出されてなる配線基板。
6. 請求項５記載の配線基板において、
   前記チップ部品搭載領域の外形は、第１及び第２の長辺を有する長方形をなし、
   前記複数の配線は、それぞれに複数が属する第１及び第２のグループに分けられ、
   前記第１のグループに属する前記複数の配線のうち、複数の前記電気的接続部は、前記チップ部品搭載領域の前記第１の長辺に沿った領域に配列され、
   前記第２のグループに属する前記複数の配線のうち、複数の前記電気的接続部は、前記チップ部品搭載領域の前記第２の長辺に沿った領域に配列されてなる配線基板。
7. 請求項６記載の配線基板において、
   前記第１及び第２のグループの少なくとも一方では、隣同士の前記電気的接続が千鳥状にずれて配置されてなる配線基板。
8. 請求項６又は請求項７記載の配線基板において、
   前記第１及び第２のグループの少なくとも一方では、隣同士の前記スルーホールが千鳥状にずれて配置されてなる配線基板。
9. 請求項１から請求項８のいずれかに記載の配線基板と、
   前記チップ部品としての、バンプを有する半導体チップと、
   を含み、
   前記半導体チップは、前記チップ部品搭載領域にフェースダウンボンディングされ、
   前記電気的接続部は、前記バンプの一部にオーバーラップしてなり、かつ、前記バンプに入り込んでなる半導体装置。
10. 請求項９記載の半導体装置と、
    前記半導体装置が電気的に接続された電気光学パネルと、
    を含む電子デバイス。
11. 請求項１０記載の半導体装置を有する電子機器。
12. チップ部品が搭載されるチップ部品搭載領域を有するフレキシブル基板に、配線を有する配線パターンを形成することを含み、
    前記配線形成工程で、
    前記チップ部品搭載領域の内側に配置された電気的接続部を有し、前記電気的接続部の幅をもって延出させ、かつ、前記チップ部品搭載領域の外側に延出しないように第１の部分を形成すること、
    前記フレキシブル基板の前記第１の部分とは反対の面に第２の部分を形成すること、
    前記フレキシブル基板に形成した貫通穴に導電材料を設けることによって、前記チップ部品搭載領域の内側に、前記第１の部分と前記第２の部分とを電気的に接続するためのスルーホールを形成すること、
    を行うことによって、前記配線を、前記第２の部分を介して、前記チップ部品搭載領域の外側に延出するように形成する配線基板の製造方法。
13. 請求項１２記載の方法によって配線基板を製造し、バンプを含む半導体チップを、前記チップ部品搭載領域にフェースダウンボンディングすることを含み、
    前記フェースダウンボンディング工程で、前記電気的接続部を、前記バンプの一部にオーバーラップさせ、かつ、前記バンプに入り込ませる半導体装置の製造方法。

Images