JP5179014B2 - デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ - Google Patents

デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ Download PDF

Info

Publication number
JP5179014B2
JP5179014B2 JP2006075044A JP2006075044A JP5179014B2 JP 5179014 B2 JP5179014 B2 JP 5179014B2 JP 2006075044 A JP2006075044 A JP 2006075044A JP 2006075044 A JP2006075044 A JP 2006075044A JP 5179014 B2 JP5179014 B2 JP 5179014B2
Authority
JP
Japan
Prior art keywords
layer
ground
power supply
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006075044A
Other languages
English (en)
Other versions
JP2007027682A (ja
Inventor
始勳 李
垠錫 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007027682A publication Critical patent/JP2007027682A/ja
Application granted granted Critical
Publication of JP5179014B2 publication Critical patent/JP5179014B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、テープ配線基板及びそれを用いたテープパッケージに関し、より詳細には、デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージに関する。
最近、携帯電話用ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、コンピュータ用ＴＦＴ ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ＬＣＤ）、家庭用ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）など平板ディスプレイ産業の発達に伴って、平板ディスプレイ装置の駆動チップ部品であるテープパッケージの製造産業が発展してきている。これらのテープパッケージは、ディスプレイ装置の軽薄化に従って、さらに微細な線間隔の配線パターンが要求されている。
このようなテープパッケージは、テープ配線基板を用いた半導体パッケージであって、テープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ；ＴＣＰ）とチップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ；ＣＯＦ）パッケージとに分けられる。ＴＣＰは、テープ配線基板のウィンドウに露出されたインナーリードに半導体チップがインナーリードボンディング（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ；ＩＬＢ）方式で実装された構造を有する。一方、ＣＯＦパッケージは、ウィンドウのないテープ配線基板に半導体チップがフリップチップボンディング方式で実装された構造を有する。ＣＯＦパッケージは、ＴＣＰと比較してさらに薄いテープ配線基板を使用することができ、配線パターンを一層微細に設計できるという特徴を有する。
特にＣＯＦパッケージは、外部接続端子として、ソルダボールの代りに、テープ配線基板上に形成された入出力端子パターンを使用し、入出力端子パターンを印刷回路基板やディスプレイパネルに直接取り付けて実装する。
図１及び図２に示されたように、従来技術に係るＣＯＦパッケージ１００は、半導体チップ１０がテープ配線基板２０の上部面２２に電極バンプ１６を介してフリップチップボンディングされた構造を有する。また、フリップチップボンディングされた部分は、アンダーフィル工程により充填された成形樹脂４０により保護される。
半導体チップ１０は、活性面の周縁部に配置された電極パッド１２に各々形成された電極バンプ１６を含む。電極バンプ１６は、入力バンプ１７と出力バンプ１８とを含む。また、入力バンプ１７は、接地バンプ１７ａと電源バンプ１７ｂとを含む。
また、テープ配線基板２０は、ベースフィルム２１の上部面２２に上部金属層２４が形成されている。ベースフィルム２１は、中央部のチップ実装領域に半導体チップ１０が実装され、ベースフィルム２１の両側の端縁部に沿って所定の間隔をもってスプロケット孔(sprocket hole)２９が形成されている。上部金属層２４は、一端に電極バンプ１６がフリップチップボンディングされ、一端に連結した他端は、チップ実装領域の外部に延びている入出力端子パターン２５、２６を含む。この際、入力端子パターン２５は、半導体チップ１０を中心としてベースフィルム２１の一側に延びており、出力端子パターン２６は、ベースフィルム２１の他側に延びている。また、入力端子パターン２５及び出力端子パターン２６は、スプロケット孔２９が一列に形成された方向と並んだ方向に延びている。
半導体チップ１０がテープ配線基板２０にフリップチップボンディングされるとき、接地バンプ１７ａは、接地用入力端子パターン２５ａ（以下、接地端子パターン）にボンディングされ、電源バンプ１７ｂは、電源用入力端子パターン２５ｂ（以下、電源端子パターン）にボンディングされる。
一方、半導体製品が軽薄短小化、高速化、多機能化及び高性能化するにしたがって、半導体チップ１０の大きさが縮小し、電極バンプ１６の数が増加し、上部金属層２４が微細ピッチ化している。これにより、接地端子パターン２５ａ及び電源端子パターン２５ｂの幅が狭くなるので、ベースフィルム２１の上部面２２に形成された接地端子パターン２５ａ及び電源端子パターン２５ｂだけでは、安定した接地及び電源供給に必要な面積を確保することが困難である。
これにより、従来技術に係るＣＯＦパッケージ１００は、駆動中に発生する電磁波とノイズを十分に減少させることができないので、電磁波障害（ＥＭＩ；ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）及びノイズ特性が悪くなる。しかも、電源を半導体チップ１０に安定的に供給することが容易でない。
従って、本発明の目的は、安定した接地及び電源供給に必要な接地領域と電源領域を確保することができるようにすることにある。
前記目的を達成するために、本発明は、テープ配線基板の両面に金属層が形成されたデュアル金属層を有するＣＯＦパッケージ用テープ配線基板を提供する。
本発明の一態様に係るデュアル金属層を有するテープ配線基板は、上部面及び下部面を有し、前記上部面に半導体チップが実装されるチップ実装領域が形成され、上下に貫通するビアが形成されたフィルムと、一端が前記フィルムの上部面に形成され、前記半導体チップの電極バンプがボンディングされ、前記一端に連結した他端は、前記チップ実装領域の外部に延びている入出力端子パターンを有する上部金属層と、前記チップ実装領域の下部の前記フィルムの下部面に形成され、接地層を有する下部金属層と、を備えることを特徴とする。
また、本発明の他の態様に係るパッケージは、活性面の周縁部に電極バンプが形成された半導体チップと、前記半導体チップが前記電極バンプを介して上部面にボンディングされるテープ配線基板と、前記半導体チップと前記テープ配線基板との間に充填された成形樹脂と、備え、前記テープ配線基板は、上部面及び下部面を有し、前記上部面に半導体チップが実装されるチップ実装領域が形成され、上下に貫通するビアが形成されたフィルムと、一端が前記フィルムの上部面に形成され、前記半導体チップの電極バンプがボンディングされ、前記一端に連結した他端は、前記チップ実装領域の外部に延びている入出力端子パターンを有する上部金属層と、前記チップ実装領域の下部の前記フィルムの下部面に形成され、接地層を有する下部金属層と、を備えることを特徴とする。
本発明の構造によれば、半導体チップが実装されるチップ実装領域に対応するテープ配線基板の下部面に少なくともチップ実装領域を含む大きさの接地層及び電源層が形成され、接地層及び電源層がテープ配線基板の上部面の接地端子パターン及び電源端子パターンに電気的に連結されることによって、安定した接地及び電源供給に必要な接地領域と電源領域を確保することができる。これにより、半導体チップの駆動中に発生する電磁波とノイズを減少させることができ、電源を安定的に半導体チップに供給することができる。
また、使用される電源環境に応じて接地層と電源層を分離して形成することによって、一層安定した接地と電源供給が可能である。
また、チップ実装領域の端縁部に配置された入出力端子パターンの一端を除いて、チップ実装領域の内側に上部金属層が配置されていないので、アンダーフィル工程時、フリップチップボンディングされた部分に充填される液状の成形樹脂の流れが妨害されることを最小化することができる。したがって、ボイド無しにフリップチップボンディングされた部分を液状の成形樹脂で充填することができるので、信頼性が良好なチップオンフィルムパッケージを提供するとができるという長所がある。
以下、添付の図面を参照して本発明の実施例を詳細に説明する。
図３は、本発明の第１実施例に係るデュアル金属層１２４、１３１を有するテープ配線基板１２０を用いたＣＯＦパッケージ２００を示す上面平面図である。図４は、図３のＩＶ−ＩＶ線における断面図である。図５は、本発明の第１実施例に係るＣＯＦパッケージ２００の底面を概略的に示す平面図である。
図３乃至図５を参照すれば、本発明の第１実施例に係るＣＯＦパッケージ２００は、デュアル金属層１２４、１３１が形成されたテープ配線基板１２０と、テープ配線基板１２０の上部面にフリップチップボンディングされた半導体チップ１１０とを含み、フリップチップボンディングされた部分は、アンダーフィル工程により充填された成形樹脂１４０により保護される。
半導体チップ１１０は、活性面の周縁部に形成された電極パッド１１２に各々電極バンプ１１６が形成されている。電極バンプ１１６は、入力バンプ１１７及び出力バンプ１１８を含む。入力バンプ１１７は、接地バンプ１１７ａ及び電源バンプ（図示せず）を含む。この際、入力バンプ１１７のサイズは、出力バンプ１１８のサイズより大きく形成され、且つ、入力バンプ１１７のピッチは、出力バンプ１１８のピッチより大きく形成される。その理由は、入力バンプ１１７間の静電気による不良を抑制するためである。また、電極バンプ１１６が形成されていない活性面の端縁部には、組立の安定性と放熱性を図るために、ダミーバンプ１１９が形成されている。
テープ配線基板１２０は、ポリイミドからなるベースフィルム１２１の両面に銅箔をパターニングして形成されたデュアル金属層１２４、１３１を含む。ベースフィルム１２１は、半導体チップ１１０が実装されるチップ実装領域を有する上部面１２２と、上部面１２２に対向する下部面１２３とを有する。デュアル金属層１２４、１３１は、ベースフィルム１２１の上部面１２２に形成された上部金属層１２４と、下部面１２３に形成された下部金属層１３１とから構成される。
上部金属層１２４は、一端に電極バンプ１１６がフリップチップボンディングされ、一端に連結した他端は、チップ実装領域の外部に延びている入出力端子パターン１２５、１２６を含む。この際、入力端子パターン１２５は、半導体チップ１１０を中心としてベースフィルム１２１の一側に延びており、出力端子パターン１２６は、ベースフィルム１２１の他側に延びている。入力端子パターン１２５は、接地バンプ１１７ａがボンディングされた接地端子パターン１２５ａを含む。
下部金属層１３１は、チップ実装領域の下部のベースフィルム１２１の下部面１２３に形成され、電極バンプのうち接地バンプ１１７ａがボンディングされた接地端子パターン１２５ａと、ベースフィルム１２１を貫通するビア１２７で連結する接地層１３２とを含む。特に接地層１３２は、少なくともチップ実装領域を含むことができる大きさの板やメッシュ形態で形成することが好ましい。これにより、接地に必要な充分の接地面積を確保することができるので、ＥＭＩとノイズ特性を改善することができる。すなわち半導体チップ１１０を含む大きさの接地層１３２は、半導体チップ１１０から放出される電磁波及びノイズが外部に分散されることを防止し、接地層１３２に引っ張る役目をするので、電気的な安定性を確保することができる。
この際、ビア１２７は、接地バンプ１１７ａがフリップチップボンディングされる接地端子パターン１２５ａの一段下部のベースフィルム１２１を貫通して形成されるので、接地端子パターン１２５ａと接地層１３２を連結するための別途の配線を形成する必要がなく、接地経路の長さを最小化することができる。
また、第１実施例では、チップ実装領域の端縁部に配置された入出力端子パターン１２５、１２６の一端を除いて、チップ実装領域の内側に上部金属層１２４が配置されていないため、アンダーフィル工程時、フリップチップボンディングされた部分に充填される液状の成形樹脂１４０の流れが妨害されることを最小化することができる。したがって、ボイド無しに、フリップチップボンディングされた部分を液状の成形樹脂１４０で充填することができる。
一方、接地層１３２は、チップ実装領域の下部に形成され、半導体チップ１１０から発生する熱を外部に放出する放熱板としての役目をも担当する。半導体チップ１１０から発生する熱を一層効果的に外部に放出させるために、ダミーバンプ１１９を接地層１３１に連結することができる。この際、ダミーバンプ１１９は、フリップチップボンディングされたダミー端子パターン１２８の一段下部のベースフィルム１２１を貫通して形成されたダミービア１３４を介して接地層１３２に連結される。
本発明の第１実施例では、下部金属層に一体に接地層が形成された例を説明したが、図６に示されたように、下部金属層２３１に接地層２３２を分離して形成することができる。図６を参照すれば、本発明の第２実施例に係るＣＯＦパッケージ３００は、テープ配線基板２２０の下部面２２３に第１接地層２３２ａと第２接地層２３２ｂが分離されて形成されている。第１接地バンプ２１７ａ’は、第１接地層２３２ａに第１ビア２２７ａを介して連結され、第２接地バンプ２１７ａ”は、第２接地層２３２ｂに第２ビア２２７ａ”を介して連結される。
このように接地層２３２を分離する場合は、半導体チップ２１０に使われる電圧が２つ以上である場合である。例えば、半導体チップ内にアナログ回路とデジタル回路が複合的に構成されている場合、一般的にアナログ回路は、５Ｖ電圧で駆動し、デジタル回路は、１．５Ｖ電圧で駆動するので、アナログ回路を接地するための接地層と、デジタル回路を接地するための接地層とを分離して形成することが好ましい。
第１及び第２実施例では、ベースフィルムの下部面に接地層だけを形成した例を開示したが、図７に示されたように、接地層３３２と共に電源層３３３を形成することができる。
第３実施例に係るＣＯＦパッケージ４００は、図７に示されたように、下部金属層３３１に接地層３３２と電源層３３３が形成され、接地層３３２と電源層３３３は、分離されている。
電源層３３３は、チップ実装領域の下部のベースフィルム３２１の下部面３２３に形成され、電極バンプのうち電源バンプ３１７ｂがボンディングれた電源端子パターンの下部のベースフィルム３２１を貫通するビア３２７ｂで連結する。
ビア３２７ｂは、電源バンプ３１７ｂがボンディングされた電源端子パターンの一段下部のベースフィルム３２１を貫通して形成されるので、電源バンプ３１７ｂと電源層３３３を連結するための別途の配線を形成する必要がなく、電源経路の長さを最小化することができる。
また、電源層３３３は、半導体チップ３１０に使われる電圧が２つ以上である場合、使用される電圧環境に合わせて分離される。例えば、第３実施例では、両側に接地層３３２が分離されて形成され、分離された接地層３３２の間に電源層３３３が分離されて形成された構造で具現することができる。
接地層及び電源層を含む下部金属層は、半導体チップの接地バンプと電源バンプの配置位置や使用される電圧環境に応じて多様に設計することができる。
図８を参照すれば、第４実施例に係るＣＯＦパッケージ５００の下部金属層４３１は、分離された接地層４３２を各々取り囲むように、リング形態の電源層４３３で具現することができる。本実施例では、四角リング形態の電源層４３３であるが、アーチ型リング（例えば、円形リング）形状であってもよく、接地層４３２と電源層４３３間の間隔が一定であってもよく、その他、いろいろな形状であってもよい。
または、図９及び図１０に示されたように、第５及び第６実施例に係るＣＯＦパッケージ６００、７００の下部金属層５３１、６３１は、一定の間隔で分離された接地層５３２、６３２と、接地層５３２、６３２を取り囲むものの、一側が分離された櫛歯形状で形成された電源層５３３、６３３とを含む。
一方、前記実施例には、接地層を取り囲むように電源層が形成された例を開示したが、反対に配置されるように形成してもよい。また、接地層と電源層を同じ形態で形成することができ、各々異なる形態で形成することもできる。
従来の技術に係るチップオンフィルムパッケージを示す平面図である。 図１のＩＩ−ＩＩ線における断面図である。 本発明の第１実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージを示す上面平面図である。 図３のＩＶ−ＩＶ線における断面図である。 本発明の第１実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。 本発明の第２実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。 本発明の第３実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。 本発明の第４実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。 本発明の第５実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。 本発明の第６実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。
符号の説明
１１０ 半導体チップ
１１２ 電極パッド
１１６ 電極バンプ
１１７ 入力バンプ
１１７ａ 接地バンプ
１１８ 出力バンプ
１１９ ダミーバンプ
１２０ テープ配線基板
１２１ ベースフィルム
１２４ 上部金属層
１２５ 入力端子パターン
１２５ａ 接地端子パターン
１２６ 出力端子パターン
１２８ ダミー端子パターン
１２７ ビア
１３１ 下部金属層
１３１、２３１、３３１、４３１、５３１、６３１ 接地層
１３４ ダミービア
１４０ 成形樹脂
２００ チップオンフィルムパッケージ
３３３、４３３、５３３、６３３ 電源層

Claims (12)

  1. テープ配線基板において、
    上部面及び下部面を有し、前記上部面に半導体チップが実装されるチップ実装領域が形成され、上下に貫通するビアが形成されたフィルムと、
    一端が前記フィルムの上部面に形成され、前記半導体チップの電極バンプがボンディングされ、前記一端に連結した他端は、前記チップ実装領域の外部に延びている入出力端子パターンを有する上部金属層と、
    前記チップ実装領域の下部の前記フィルムの下部面に形成され、接地層を有する下部金属層と、を備え、
    前記下部金属層は、前記チップ実装領域の下部の前記フィルムの下部面に形成された電源層をさらに備え、前記接地層及び電源層を含む下部金属層は、前記半導体チップの接地バンプと電源バンプの配置位置や使用される電圧環境に応じて配置されると同時に、前記接地層及び電源層はそれぞれ２つ以上の電圧環境に応じて分離配置されることを特徴とするデュアル金属層を有するテープ配線基板。
  2. 前記電源層及び前記接地層は、板またはメッシュ形態で形成されることを特徴とする請求項１に記載のテープ配線基板。
  3. 前記上部金属層は、前記半導体チップのダミーバンプがボンディングされるダミー端子パターンをさらに備え、前記ダミー端子パターンは、ダミービアを介して前記接地層に連結されることを特徴とする請求項２に記載のテープ配線基板。
  4. 前記ビアは、前記入力端子パターンの一段下部に形成され、前記ダミービアは、前記ダミー端子パターンの一段下部に形成されることを特徴とする請求項３に記載のテープ配線基板。
  5. 前記接地層は、複数個で分離されていることを特徴とする請求項４に記載のテープ配線基板。
  6. 前記接地層は、前記チップ実装領域の下部に形成され、前記電源層は、前記接地層の端縁部を取り囲む形態で形成されることを特徴とする請求項２に記載のテープ配線基板。
  7. 活性面の周縁部に電極バンプが形成された半導体チップと、
    前記半導体チップが前記電極バンプを介して上部面にボンディングされるテープ配線基板と、
    前記半導体チップと前記テープ配線基板との間に充填された成形樹脂と、備え、
    前記テープ配線基板は、
    上部面及び下部面を有し、前記上部面に半導体チップが実装されるチップ実装領域が形成され、上下に貫通するビアが形成されたフィルムと、
    一端が前記フィルムの上部面に形成され、前記電極バンプがボンディングされ、前記一端に連結した他端は、前記チップ実装領域の外部に延びている入出力端子パターンを有する上部金属層と、
    前記チップ実装領域の下部の前記フィルムの下部面に形成され、接地層を有する下部金属層と、を備え、
    前記下部金属層は、前記チップ実装領域の下部の前記フィルムの下部面に形成された電源層をさらに備え、前記接地層及び電源層を含む下部金属層は、前記半導体チップの接地バンプと電源バンプの配置位置や使用される電圧環境に応じて配置されると同時に、前記接地層及び電源層はそれぞれ２つ以上の電圧環境に応じて分離配置されることを特徴とするパッケージ。
  8. 前記電源層及び前記接地層は、板またはメッシュ形態で形成されることを特徴とする請求項７に記載のパッケージ。
  9. 前記上部金属層は、前記半導体チップのダミーバンプがボンディングされるダミー端子パターンをさらに備え、前記ダミー端子パターンは、ダミービアを介して前記接地層に連結されることを特徴とする請求項８に記載のパッケージ。
  10. 前記ビアは、前記入力端子パターンの一段下部に形成され、前記ダミービアは、前記ダミー端子パターンの一段下部に形成されることを特徴とする請求項７に記載のパッケージ。
  11. 前記接地層は、複数個で分離されていることを特徴とする請求項１０に記載のパッケージ。
  12. 前記接地層は、前記チップ実装領域の下部に形成され、前記電源層は、前記接地層の端縁部を取り囲む形態で形成されることを特徴とする請求項８に記載のパッケージ。
JP2006075044A 2005-07-18 2006-03-17 デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ Active JP5179014B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050064789A KR100652519B1 (ko) 2005-07-18 2005-07-18 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR10-2005-0064789 2005-07-18

Publications (2)

Publication Number Publication Date
JP2007027682A JP2007027682A (ja) 2007-02-01
JP5179014B2 true JP5179014B2 (ja) 2013-04-10

Family

ID=37656997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006075044A Active JP5179014B2 (ja) 2005-07-18 2006-03-17 デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ

Country Status (4)

Country Link
US (2) US7420270B2 (ja)
JP (1) JP5179014B2 (ja)
KR (1) KR100652519B1 (ja)
CN (1) CN1901179B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR100788415B1 (ko) * 2006-03-31 2007-12-24 삼성전자주식회사 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
KR100838244B1 (ko) * 2007-06-22 2008-06-17 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
JP4588748B2 (ja) * 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ
JP2009094361A (ja) * 2007-10-10 2009-04-30 Nitto Denko Corp Ｃｏｆ基板
JP4973513B2 (ja) * 2008-01-15 2012-07-11 日立電線株式会社 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP5238274B2 (ja) * 2008-01-31 2013-07-17 日東電工株式会社 配線回路基板およびその製造方法
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
JP2009182228A (ja) * 2008-01-31 2009-08-13 Nitto Denko Corp 配線回路基板およびその製造方法
JP5139102B2 (ja) * 2008-02-05 2013-02-06 日東電工株式会社 配線回路基板およびその製造方法
US8017873B2 (en) 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
SG155096A1 (en) 2008-03-03 2009-09-30 Micron Technology Inc Board-on-chip type substrates with conductive traces in multiple planes, semiconductor device packages including such substrates, and associated methods
JP4981744B2 (ja) 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法
JP5236377B2 (ja) * 2008-07-16 2013-07-17 シャープ株式会社 半導体装置および表示装置
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
JP2010135230A (ja) * 2008-12-05 2010-06-17 Sanyo Electric Co Ltd 電子機器
JP2010206072A (ja) * 2009-03-05 2010-09-16 Hitachi Cable Ltd 半導体装置用テープキャリアおよび半導体装置
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
SG169241A1 (en) * 2009-08-12 2011-03-30 Sony Corp An integrated circuit
JP5466966B2 (ja) * 2010-02-16 2014-04-09 新藤電子工業株式会社 配線板、半導体装置、半導体モジュール及びディスプレイ装置
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR20130096990A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 반도체 장치
KR101900738B1 (ko) * 2012-08-23 2018-09-20 삼성전자주식회사 칩 온 필름
KR101979361B1 (ko) * 2012-10-25 2019-05-17 삼성디스플레이 주식회사 칩 온 필름 및 이를 포함하는 표시 장치
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
KR102107149B1 (ko) * 2013-04-19 2020-05-29 삼성디스플레이 주식회사 Cof 패키지 및 이를 포함하는 표시 장치
KR102081152B1 (ko) 2013-07-24 2020-02-26 삼성디스플레이 주식회사 Cof 패키지 및 이를 포함하는 표시 장치
KR102254761B1 (ko) 2013-09-13 2021-05-25 삼성디스플레이 주식회사 Cof 패키지, 이를 포함하는 cof 패키지 어레이, 및 표시 장치
KR102314774B1 (ko) * 2014-11-26 2021-10-21 삼성전자주식회사 반도체 패키지
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
KR102554491B1 (ko) * 2016-01-19 2023-07-12 주식회사 엘엑스세미콘 칩온필름 패키지용 회로 기판
US10283304B2 (en) * 2016-01-21 2019-05-07 Littelfuse, Inc. Surface mounted protection device
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
KR102088920B1 (ko) * 2017-12-13 2020-03-13 주식회사 엘비루셈 2층 패턴형 ｃｏｆ 패키지용 필름
JP2018085522A (ja) * 2017-12-21 2018-05-31 ルネサスエレクトロニクス株式会社 半導体装置
US11013120B2 (en) 2018-06-12 2021-05-18 Shenzhen Torey Microelectronic Technology Co. Ltd. Tape wiring board and semiconductor device
US11259406B2 (en) * 2018-11-21 2022-02-22 Synaptics Incorporated Flexible connector for a display device
TWI727912B (zh) * 2019-06-19 2021-05-11 萬潤科技股份有限公司 散熱膠墊貼合方法及設備
KR20210116784A (ko) 2020-03-16 2021-09-28 삼성디스플레이 주식회사 표시장치
CN212112052U (zh) * 2020-06-22 2020-12-08 深圳市全洲自动化设备有限公司 一种cof液晶显示模组
KR20230021204A (ko) 2021-08-04 2023-02-14 삼성전자주식회사 칩 온 필름 패키지

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2500785B2 (ja) 1993-09-20 1996-05-29 日本電気株式会社 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置
TW407364B (en) * 1998-03-26 2000-10-01 Toshiba Corp Memory apparatus, card type memory apparatus, and electronic apparatus
JP2000077559A (ja) 1998-08-28 2000-03-14 Toshiba Corp 半導体装置
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
WO2000049655A1 (en) 1999-02-18 2000-08-24 Seiko Epson Corporation Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device
JP2001102406A (ja) 1999-09-28 2001-04-13 Toshiba Corp エリアアレイパッケージ及び半導体装置
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
JP2001177013A (ja) 1999-12-14 2001-06-29 Matsushita Commun Ind Co Ltd 高周波半導体装置及びその装置を用いた無線装置
JP2002343899A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
JP2003098439A (ja) * 2001-09-25 2003-04-03 Olympus Optical Co Ltd 観察切り替え可能な顕微鏡
JP4176979B2 (ja) * 2001-09-27 2008-11-05 パイオニア株式会社 フラットパネル型表示装置
KR100859804B1 (ko) 2001-11-02 2008-09-23 엘지디스플레이 주식회사 실장 구조 및 이를 이용한 액정 표시 장치
JP2004071670A (ja) 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
JP3871634B2 (ja) * 2002-10-04 2007-01-24 シャープ株式会社 Ｃｏｆ半導体装置の製造方法
JP3908671B2 (ja) * 2003-01-29 2007-04-25 松下電器産業株式会社 半導体装置およびそれを用いたディスプレイ装置
JP4196377B2 (ja) * 2003-09-09 2008-12-17 ソニーケミカル＆インフォメーションデバイス株式会社 電子部品の実装方法
JP2005109254A (ja) * 2003-09-30 2005-04-21 Optrex Corp 集積回路搭載基板およびこれを備えた表示装置
KR101008973B1 (ko) * 2003-10-11 2011-01-17 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
KR100568224B1 (ko) * 2003-11-04 2006-04-07 삼성전자주식회사 테이프 배선 기판 및 그를 포함하는 반도체 장치
JP3943096B2 (ja) * 2004-03-31 2007-07-11 シャープ株式会社 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
JP4438940B2 (ja) * 2004-05-24 2010-03-24 セイコーエプソン株式会社 配線基板、半導体装置、電子デバイス並びに電子機器
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지

Also Published As

Publication number Publication date
CN1901179B (zh) 2011-06-08
KR100652519B1 (ko) 2006-12-01
US20080315437A1 (en) 2008-12-25
CN1901179A (zh) 2007-01-24
JP2007027682A (ja) 2007-02-01
US20070013056A1 (en) 2007-01-18
US7880286B2 (en) 2011-02-01
US7420270B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
JP5179014B2 (ja) デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
KR100765478B1 (ko) 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
KR100788415B1 (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
TWI501360B (zh) 散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置
WO2017045358A1 (zh) 柔性基板和显示装置
JP2011176112A (ja) 半導体集積回路及びその製造方法
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
KR20090110206A (ko) 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
KR101166069B1 (ko) 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
JP3687610B2 (ja) 半導体装置、回路基板及び電子機器
JP2005129846A (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
TWI509756B (zh) 薄膜覆晶封裝結構
JP7209743B2 (ja) フレキシブル回路基板およびそれを含む電子装置
JP2005183836A (ja) 半導体装置用テープキャリアおよびこれを用いた半導体装置
KR101040737B1 (ko) 연성 회로 기판, 패키지, 및 평판 표시 장치
JP5078631B2 (ja) 半導体装置
JP2008166711A (ja) 半導体装置およびその製造方法並びに半導体装置の実装構造
KR20070039732A (ko) 연결된 더미 배선 패턴을 갖는 테이프 배선기판 및 그를이용한 테이프 패키지
KR102250825B1 (ko) Ｃｏｆ 패키지
JP2005340294A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
US20240096904A1 (en) Chip-on-film package and display device including the same
JP4438940B2 (ja) 配線基板、半導体装置、電子デバイス並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130109

R150 Certificate of patent or registration of utility model

Ref document number: 5179014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250