JP2000294894A - 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器 - Google Patents

回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器

Info

Publication number
JP2000294894A
JP2000294894A JP11335852A JP33585299A JP2000294894A JP 2000294894 A JP2000294894 A JP 2000294894A JP 11335852 A JP11335852 A JP 11335852A JP 33585299 A JP33585299 A JP 33585299A JP 2000294894 A JP2000294894 A JP 2000294894A
Authority
JP
Japan
Prior art keywords
circuit board
wiring
electronic component
liquid crystal
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11335852A
Other languages
English (en)
Inventor
Eiji Muramatsu
永至 村松
Katsuma Endo
甲午 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11335852A priority Critical patent/JP2000294894A/ja
Priority to TW088121819A priority patent/TW483291B/zh
Priority to US09/467,257 priority patent/US6542374B1/en
Priority to CNB991278097A priority patent/CN1199533C/zh
Publication of JP2000294894A publication Critical patent/JP2000294894A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 実装されるＩＣチップなどの電子部品の信頼
性や性能などの低下を防止できる回路基板を提供する。 【解決手段】 ＦＰＣ基板４００は、絶縁性および可撓
性を有するベースフィルム４１０の両面に接着層なしで
接合された銅箔をパターニングして、電子部品の実装面
に入力配線４２０ａおよび出力配線４２０ｂを、実装面
とは反対側の面にダミー配線層４２２を、それぞれ形成
したものである。このうち、ダミー配線層４２２は、Ｉ
Ｃチップ４５０が実装される領域よりも若干広めに設け
られ、防湿性および遮光性を持つ。ＩＣチップ４５０の
入力電極４５０ａは入力配線４２０ａに、出力電極４５
０ｂは出力配線４２０ｂに、それぞれ、エポキシ樹脂等
の接着剤４６０中に適切な割合で分散させた導電性粒子
４６０ａを介して電気的に接続され接着剤４６０によっ
て封止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品が実装さ
れた回路基板およびその製造方法、ならびにこの回路基
板を用いた表示装置および電子機器に関する。
【０００２】
【背景技術および発明が解決しようとする課題】近年、
基板の小型薄型軽量化や、折り曲げ可能な構造への適
応、ロール・トゥー・ロールによる高生産性の実現など
の理由から、ＦＰＣ（Flexible Printed Circuit）基板
にＩＣチップなどの電子部品を直接実装する技術が用い
られるようになってきた。しかも、この技術では、ＴＡ
Ｂ（Tape Automated Bonding）技術のようにインナーリ
ードを必要としないので、銅箔が薄くて済み、配線の微
細ピッチ化が容易である。
【０００３】図１０は、ＦＰＣ基板に電子部品が実装さ
れた場合の従来構造を示す断面図である。この図に示さ
れるように、ＩＣチップ４５０の入力電極４５０ａとベ
ースフィルム４１０に予め形成された入力配線４２０ａ
とは接着剤４６０中に分散する導電性粒子４６０ａを介
して電気的に接合され、同様に、ＩＣチップ４５０の出
力電極４５０ｂとベースフィルム４１０に予め形成され
た出力配線４２０ｂとは接着剤４６０中に分散する導電
性粒子４６０ａを介して電気的に接合されている。
【０００４】しかしながら、ＦＰＣ基板の基材であるベ
ースフィルム４１０には、一般的に水分が浸透しやすい
ＰＩ（ポリイミド）などの有機系フィルムが用いられる
ため、実装面の反対側（図において下側）からベースフ
ィルム４１０を浸透してきた湿気がＩＣチップ４５０の
配線形成面に到達し、これにより当該ＩＣチップの信頼
性が低下したり、あるいは、ベースフィルム４１０を透
過してきた光による光リークにより、ＩＣチップの性能
が低下する、という欠点があった。そして、この欠点
は、ベースフィルム４１０を薄くすると、より顕著とな
る。
【０００５】本発明は、上述した事情に鑑みてなされた
もので、その目的とするところは、実装されるＩＣチッ
プなどの電子部品の信頼性や性能などの低下を防止でき
る回路基板およびその製造方法、ならびにこの回路基板
を用いた表示装置および電子機器を提供することにあ
る。
【０００６】
【課題を解決するための手段】（１） 本発明に係る回
路基板は、絶縁性および可撓性を有する基材、および、
前記基材上に設けられた配線層を有する配線基板と、前
記配線層に電気的に接続されて、前記配線基板に実装さ
れた電子部品と、前記電子部品が実装された領域と平面
視において少なくとも一部が重なる領域において、前記
電子部品とは逆側から前記基材を被覆し、前記配線層お
よび前記電子部品とは絶縁された被覆部と、を有する。
【０００７】本発明によれば、電子部品の実装面とは反
対側の面から、基材を通して浸透する湿気は、被覆部に
よって完全に遮断される。したがって、配線基板に電子
部品が実装された領域の配線層や電子部品が、湿気によ
って信頼性や性能の低下を起こす可能性が低減される。
例えば、電子部品としてＩＣチップなどの半導体装置を
配線基板に実装する場合は、その実装領域は配線基板の
配線パターンが狭いピッチになっていることが多く、湿
気などの影響を受けて配線パターン間にショートや疑似
ショートの発生が起きがちである。本発明の回路基板に
おいては、そのような問題の発生を低減することができ
る。
【０００８】（２） 本発明に係る回路基板は、前記被
覆部がダミー配線層である。
【０００９】本発明によれば、配線層を形成する設備と
同様の設備で、被覆部を形成することができる。
【００１０】（３） 本発明に係る回路基板は、前記被
覆部が樹脂層である。
【００１１】（４） 本発明に係る回路基板は、前記被
覆部が遮光性を持つ。
【００１２】本発明によれば、電子部品の実装面とは反
対側の面から、基材を通して浸透する光は、被覆部によ
って完全に遮断される。したがって、配線基板に実装さ
れた電子部品が、光リークによって性能低下を起こすこ
とが低減される。
【００１３】（５） 本発明に係る回路基板は、前記電
子部品と前記配線層とが電気的に接続された部分を樹脂
により封止する樹脂封止部をさらに有する。
【００１４】本発明によれば、電子部品と配線層とが電
気的に接続された部分が樹脂封止部により封止されてい
るため、電子部品と配線層との電気的な接続部分が湿気
の影響によって信頼性の低下を起こす可能性が低減され
る。
【００１５】（６） 本発明に係る回路基板は、（１）
ないし（４）のいずれかにおいて、前記電子部品と前記
配線層との間に介在し、前記電子部品と前記配線層とを
電気的に接続する異方性導電膜をさらに有する。
【００１６】このように異方性導電膜によって電子部品
と配線基板とを接合すると、ＴＡＢ（Tape Automated B
onding）実装における接合工程とモールド工程を、１つ
の工程で行うことができ、製造工程を短縮できる利点が
ある。
【００１７】（７） 本発明に係る回路基板は、前記基
材と前記配線層とが、接着層を介さずに直接接合されて
いる。
【００１８】このように接着層を介さないで、基材に直
接配線層を形成すると、接着剤による電流リークの減少
や、接着剤の膨潤防止、配線基板の可撓性向上などを図
ることが可能となる。
【００１９】（８） 本発明に係る回路基板は、（１）
ないし（７）のいずれかにおいて、前記基材は複数の層
を有し、前記被覆部は、前記複数の層の層間に設けられ
ている。
【００２０】この回路基板は、基材が複数の層からなる
多層基板であり、被覆部がこれらの基材の層間に設けら
れる。複数層の間に被覆部を形成すると、被覆部の面積
を電子部品の接合面積と同等あるいは、それよりも広く
形成することが容易である。被覆部の面積を電子部品の
接合面積と同等あるいは、それよりも広く形成すること
によって、被覆部の外側から、湿気、あるいは光が浸透
してくる可能性をさらに低減させることができる。
【００２１】（９） 本発明に係る表示装置は、前記い
ずれかの回路基板と、前記回路基板が電気的に接続され
た接続端子を備える平面パネルと、を有する。
【００２２】（１０） 本発明に係る表示装置は、前記
平面パネルは、対向する一対の基板と、前記一対の基板
の間に封入された液晶と、を有する液晶パネルであり、
前記接続端子は前記一対の基板の少なくとも一方に形成
されている。
【００２３】（１１） 本発明に係る表示装置は、前記
回路基板に実装された電子部品が、駆動用の半導体装置
を含む。
【００２４】（１２） 本発明に係る電子機器は、（１
１）の表示装置と、前記表示装置に入力される画像信号
を処理する画像信号処理回路と、を有する。
【００２５】（１３） 本発明に係る回路基板の製造方
法は、（１）ないし（７）のいずれかの回路基板の製造
方法であって、前記配線基板の表面側に前記電子部品を
圧着により実装する電子部品実装工程と、前記電子部品
実装工程の後に、前記配線基板の裏面側に前記被覆部を
形成する被覆部形成工程と、を有する。
【００２６】本発明によれば、配線基板の表面側に電子
部品を圧着により実装した後に、配線基板の裏面側に被
覆部を形成することによって、圧着により電子部品を実
装した際に損傷を受けた可能性のある配線基板の基材を
被覆部によって補強することができる。これによって、
配線基板の裏面から水分が侵入する可能性を低減させ、
配線基板の裏面側から侵入した水分が基材を透過して、
電子部品の実装領域において問題が発生する可能性を低
下させることができる。このような問題としては、例え
ば配線層におけるパターン間のショートや疑似ショート
の発生がある。
【００２７】（１４） 本発明に係る回路基板の製造方
法は、（１）ないし（７）のいずれかの回路基板の製造
方法であって、前記配線基板の裏面側に前記被覆部を形
成する被覆部形成工程と、前記被覆部形成工程の後に、
前記配線基板の表面側に前記電子部品を圧着により実装
する電子部品実装工程と、を有する。
【００２８】本発明によれば、配線基板の裏面側に被覆
部を形成した後に、配線基板の表面側に電子部品を圧着
により実装する。配線基板の裏面側に被覆部が形成され
て補強されているため、配線基板の基材は、圧着により
電子部品を実装した際に損傷を受ける可能性が低下す
る。これによって、配線基板の裏面から水分が侵入する
可能性を低減させ、配線基板の裏面側から侵入した水分
が基材を透過して、電子部品の実装領域において問題が
発生する可能性を低下させることができる。このような
問題としては、例えば配線層におけるパターン間のショ
ートや疑似ショートの発生がある。
【００２９】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて、図面を参照しながら、さらに具体的に説明す
る。
【００３０】１． ＜第１実施形態＞ １．１ 回路基板 まず、本発明の第１実施形態にかかる回路基板について
説明する。図１は、この回路基板を示す平面図であり、
図２は、図１に描いたＡ−Ａ線に沿った位置における断
面図である。これらの図において、配線基板としてのＦ
ＰＣ（FlexiblePrinted Circuit）基板４００は、第１
に、絶縁性および可撓性を有する基材としてのベースフ
ィルム４１０の両面にスパッタや蒸着などによって銅薄
膜を形成し、第２に、この銅薄膜を、既知のフォトリソ
グラフィ技術やエッチングなどによって、所定の形状に
パターニングし、第３に、パターニングした銅薄膜の上
に銅メッキをほどこしたものである。また、ＦＰＣ基板
４００として、銅箔にポリイミドの前駆体であるポリア
ミック酸を塗布した後、これを加熱重合してポリイミド
化し、このポリイミドをベースフィルム４１０として配
線基板を形成したものを用いても良い。
【００３１】なお、ＦＰＣ基板４００としては、ベース
フィルム４１０の両面に銅箔を接着剤によってラミネー
トし、この後、所定の形状にパターニングしたものを用
いても良いが、上述のように、ベースフィルム４１０に
配線パターンを直接形成したものの方が、隣接する配線
パターンにおいて接着剤による電流リークがなくなる点
や、接着剤の膨潤が発生しない点、さらにはＦＰＣ基板
４００の可撓性が向上する点などにおいて有利である。
【００３２】また、基材であるベースフィルム４１０と
しては、ポリイミドのほかに、例えば、ポリエチレンテ
レフタレートやポリエステルなどの他の有機系フィルム
を用いても良い。一方、ＦＰＣ基板４００に形成される
配線パターンには、ＩＣチップ４５０に信号を入力する
ための入力配線４２０ａや、ＩＣチップ４５０からの出
力信号を受ける出力配線４２０ｂ、被覆部としてのダミ
ー配線層４２２などが含まれる。
【００３３】一方、電子部品としての直方体形状のＩＣ
チップ４５０（半導体装置）は、その一面の周縁部分に
入力電極４５０ａおよび出力電極４５０ｂを複数備える
とともに、入力電極４５０ａおよび出力電極４５０ｂが
形成された面を下側にしてＦＰＣ基板４００に実装され
る。各入力電極４５０ａおよび各出力電極４５０ｂは、
例えばＡｕなどからなるバンプ（突起電極）を予め備え
て形成されている。このＩＣチップ４５０とＦＰＣ基板
４００との間において、エポキシ等の接着剤に導電性粒
子を均一に分散させたフィルム状の異方性導電膜を狭持
する。その後、ＩＣチップ４５０を、異方性導電膜を介
してＦＰＣ基板４００に加圧、加熱しながら圧着する。
このようにして、配線基板としてのＦＰＣ基板４００
に、電子部品としてのＩＣチップ４５０が実装された回
路基板が形成される。
【００３４】この実装においては、図２に示されるよう
に、入力電極４５０ａは入力配線４２０ａに、出力電極
４５０ｂは出力配線４２０ｂに、それぞれ、エポキシ樹
脂や光硬化性樹脂等の接着剤４６０中に適切な割合で分
散させた導電性粒子４６０ａを介して電気的に接続され
ることとなる。ここで、接着剤４６０は、ＩＣチップ４
５０において入力電極４５０ａおよび出力電極４５０ｂ
が形成された面を、湿気や、汚染、応力などから保護す
る樹脂封止部としての封止材を兼ねる。
【００３５】このように異方性導電膜によってＩＣチッ
プ４５０とＦＰＣ基板４００とを接合すると、従来のＴ
ＡＢ実装における、接合工程とモールド工程を、１つの
工程で行うことができ、製造工程を短縮できる利点があ
る。
【００３６】ところで、本実施形態における被覆部とし
てのダミー配線層４２２は、実装面とは反対側の面にお
いて、ＩＣチップ４５０が実装される領域よりも若干広
めに設けられている。このため、図においてベースフィ
ルム４１０の下側から浸透する湿気は、ダミー配線層に
よって完全に遮断される。したがって、ＦＰＣ基板４０
０に実装されたＩＣチップ４５０の信頼性低下が防止さ
れることとなる。また、湿気と同様に、図においてベー
スフィルム４１０の下側から侵入する光も、ダミー配線
層４２２によって完全に遮断されて、ＩＣチップ４５０
において入力電極４５０ａおよび出力電極４５０ｂが形
成された面（配線形成面）に侵入しないので、光電流リ
ークによるＩＣチップ４５０の性能低下も防止される。
【００３７】なお、上記実施形態において、入力電極４
５０ａと入力配線４２０ａとの接続、および、出力電極
４５０ｂと出力配線４２０ｂとの接続は、それぞれ接着
剤４６０中に分散する導電性粒子４６０ａ、すなわち異
方性導電膜を介して行うこととしたが、他の接続形態で
も良い。例えば、入力配線４２０ａおよび出力配線４２
０ｂを形成する銅箔にＡｕメッキを施して、入力電極４
５０ａおよび出力電極４５０ｂのＡｕバンプとの間でＡ
ｕ−Ａｕ接合としても良い。また、入力配線４２０ａお
よび出力配線４２０ｂを形成する銅箔に錫メッキをほど
こし、これとＩＣチップ４５０の入力電極４５０ａおよ
び出力電極４５０ｂのＡｕバンプとを接触加熱すること
により、Ａｕ-Ｓｎ共晶結合してもよい。さらに、入力
配線４２０ａおよび出力配線４２０ｂを形成する銅箔を
半田接合が可能なパターンとするとともに、ＩＣチップ
４５０の入力電極４５０ａおよび出力電極４５０ｂにお
けるバンプの材質を半田として、半田−半田接合として
も良い。このような接合においては、樹脂封止部として
の封止材を用いてＩＣチップ４５０をモールドすること
になる。
【００３８】また、ＦＰＣ基板４００に実装されるのは
ＩＣチップ４５０に限られない。例えば、ＦＰＣ基板４
００に実装された場合に、ベースフィルム４１０を通し
て浸透してくる湿気や光による影響を受ける可能性のあ
る素子であれば、他の能動素子や非能動素子でも良い。
【００３９】さらに、導電性粒子４６０ａを分散させた
接着剤４６０を、ＩＣチップ４５０の入力電極４５０ａ
および出力配線４２０ｂに集中させて、入力電極４５０
ａと入力配線４２０ａ、および、出力電極４５０ｂと出
力配線４２０ｂをそれぞれ接続した後、これらの接続部
分を樹脂封止部としての封止材によりモールドするよう
にしても良い。
【００４０】くわえて、上記ダミー配線層４２２は、配
線としては用いられていないため、その電位が定まって
いないと、容量成分が発生して好ましくない。このた
め、実際には、接地レベルの配線に接続するのが望まし
い。
【００４１】１．２ 表示装置 上述のように、ＦＰＣ基板４００にＩＣチップ４５０を
実装すると、その工程に要する時間は、ワイヤボンディ
ングと比較して、ＩＣチップ４５０の接続電極の個数に
よらずに一定となる。このため、ＩＣチップ４５０の電
極個数が極めて多数である場合に、その生産性が著しく
向上する。ここで、電極個数が極めて多数であるＩＣチ
ップとしては、例えば、表示装置におけるデータ線また
は走査線を駆動する駆動回路（ドライバ）が挙げられ
る。そこで、このような実装構造の応用例として、この
ようなドライバが実装されたＦＰＣ基板を用いた液晶装
置について説明することとする。
【００４２】図３に示されるように、この液晶装置は、
おもに、液晶パネル１００と、この液晶パネル１００に
接続される２枚のＦＰＣ基板４００Ｘ、４００Ｙと、こ
れらのＦＰＣ基板４００Ｘ、４００Ｙに接続される制御
回路基板（図示せず）を含んで構成される。このうち、
液晶パネル１００は、複数のデータ線等が形成された素
子基板２００と、複数の走査線等が形成された対向基板
３００とを、互いに各端子領域２１６，３１６を外部に
突出させ、かつ、電極形成面を対向させた状態で貼り合
わせた構造となっている。
【００４３】詳細には、図４に示されるように、素子基
板２００のうち、対向基板３００との対向面には、マト
リクス状に配置された複数の画素電極２３４と、列方向
に延在するデータ線（信号線）２１２とがそれぞれ形成
されるとともに、１列分の画素電極２３４の各々が、１
本のデータ線２１２にそれぞれＴＦＤ（Thin Film Diod
e）素子２２０を介して接続されている。ここで、ＴＦ
Ｄ素子２２０は、基板側からみると、第１金属膜２２２
と、この第１金属膜２２２を陽極酸化した酸化膜２２４
と、第２金属膜２２６とから構成されて、金属／絶縁体
／金属のサンドイッチ構造となっている。このため、Ｔ
ＦＤ素子２２０は、正負双方向のダイオードとしてのス
イッチング特性を有することになる。
【００４４】一方、対向基板３００のうち、素子基板２
００との対向面には、走査線３１２が、データ線２１２
とは直交する行方向に延在し、かつ、画素電極２３４の
対向電極となるように配列し、また、カラーフィルタ
は、図示が省略されているが、各画素電極２３４に対応
して設けられている。このため、１つの画素に対応する
液晶セルは、画素電極２３４と、対向電極である走査線
３１２と、これら両基板の間に充填された液晶を含んで
構成されることとなる。
【００４５】そして、素子基板２００と対向基板３００
とは、基板周辺に沿って塗布されるシール材と、適切に
散布されたスペーサとによって、一定のギャップ（間
隙）を保っており、この閉空間に、例えば、ＴＮ（Twis
ted Nematic）型の液晶が封入されている。くわえて、
素子基板２００および対向基板３００の対向面には、そ
れぞれ所定の方向にラビング処理された配向膜などが設
けられる一方、その各背面には配向方向に応じた偏光板
がそれぞれ設けられる（いずれも図示省略）。ただし、
高分子中に液晶を微小粒として分散させた高分子分散型
液晶を用いれば、前述の配向膜、偏光板等が不要とな
る。また高分子分散型液晶を用いると、光利用効率が高
まるので、高輝度化や低消費電力化などの点において有
利である。
【００４６】このような構成にあっては、データ線２１
２と走査線３１２とは、その交差部分において、電気的
に、液晶層とＴＦＤ素子２２０との直列接続を介して結
合した状態となる。このため、走査線３１２に印加され
る走査信号とデータ線２１２に印加されるデータ信号と
によって、ＴＦＤ素子２２０にしきい値以上の電圧が印
加されると、当該素子がオン状態となって当該素子に接
続された液晶層に所定の電荷が蓄積される。そして、電
荷蓄積後、当該素子がオフ状態になっても、液晶層の抵
抗が十分に高ければ、当該液晶層における電荷の蓄積が
維持される。このようにＴＦＤ素子２２０をオンオフ駆
動して、蓄積させる電荷の量を制御すると、画素毎に液
晶の配向状態が変化して、所定の情報を表示することが
可能となる。この際、各液晶層毎に電荷を蓄積させるの
は、一部の期間で良いため、各走査線３１２を時分割に
選択することにより、データ線２１２および走査線３１
２を複数の画素について共通化した時分割マルチプレッ
クス駆動が可能となっている。なお、走査線およびデー
タ線の形成を逆にして、走査線を素子基板２００に、デ
ータ線を対向基板に形成しても良い。
【００４７】さて、図３には示されないが、素子基板２
００の端子領域２１６には、各データ線を外部に引き出
すためにデータ線端子が設けられている一方、対向基板
３００の端子領域３１６には各走査線を外部に引き出す
ためにデータ線端子が基板の下側に設けられている。
【００４８】また、ＦＰＣ基板４００Ｘ、４００Ｙは、
例えば、ＦＰＣ基板４００とＩＣチップ４５０とダミー
配線層４２２とを含んで構成された前述の回路基板の構
造を有するものである。このうち、ＦＰＣ基板４００Ｘ
では、各データ線を駆動するドライバ４５０ＸがＩＣチ
ップとして、図２とは上下を反転して実装される。この
ため、ＦＰＣ基板４００Ｘにおけるダミー配線層４２２
Ｘは、図３において上側に設けられることになる。一
方、ＦＰＣ基板４００Ｙでは、各走査線を駆動するドラ
イバ４５０ＹがＩＣチップとして、図２の上下と同方向
にして実装される。このため、ＦＰＣ基板４００Ｙにお
けるダミー配線層４２２Ｙは、図３において下側に設け
られることになる。
【００４９】ここで、ＦＰＣ基板４００Ｘにあっては、
その一端に位置し、かつ、入力配線をそれぞれ延長した
端子が制御回路基板に接合される一方、その他端に位置
し、かつ、出力配線をそれぞれ延長した端子が、素子基
板２００の端子領域２１６に形成されたデータ線端子に
接合される。同様に、ＦＰＣ基板４００Ｙにあっては、
その一端に位置し、かつ、入力配線をそれぞれ延長した
端子が制御回路基板に接合される一方、その他端に位置
し、かつ、出力配線をそれぞれ延長した端子が、対向基
板３００の端子領域３１６に形成された走査線端子に接
合される。
【００５０】このような構成により、ドライバ４５０Ｙ
は、制御回路基板から供給される制御信号にしたがっ
て、走査信号を生成して、素子基板２００の各走査線に
供給する。一方、ドライバ４５０Ｘは、制御回路基板か
ら供給される制御信号にしたがったデータ信号を対向基
板３００の各データ線に供給する。この際、ＦＰＣ基板
４００Ｘ、４００Ｙのそれぞれに実装されたドライバ４
５０Ｘ、４５０Ｙでは、実装領域に対応して設けられた
ダミー配線層４２４Ｘ，４２２Ｙによって、信頼性や性
能の低下が防止されるのは、上述した通りである。
【００５１】なお、ＦＰＣ基板４００Ｘ、４００Ｙとし
ては、第１実施形態のほか、後述する第２実施形態の構
造を有するものでも良い。
【００５２】また、液晶パネルとしては、このほかに、
ＴＦＤ素子を有しないパッシブマトリクス方式や、素子
基板に走査線とデータ線とが設けられるとともに、その
交差部分に、ＴＦＴ（Thin Film Transistor）素子を介
して画素電極が接続される液晶パネルでも適用可能であ
る。
【００５３】１．３ 電子機器 次に、上述した液晶装置の液晶パネルを電子機器の表示
部に用いた例について説明する。図５は、この液晶パネ
ルをライトバルブとして用いたプロジェクタの構成例を
示す平面図である。
【００５４】この図に示されるように、プロジェクタ１
１００内部には、ハロゲンランプ等の白色光源からなる
ランプユニット１１０２が設けられている。このランプ
ユニット１１０２から射出された投射光は、ライトガイ
ド１１０４内に配置された４枚のミラー１１０６および
２枚のダイクロイックミラー１１０８によってＲＧＢの
３原色に分離され、各原色に対応するライトバルブとし
ての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０
Ｇに入射される。
【００５５】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇは、上述した液晶パネルであり、画像信号処
理回路（図示省略）から、ＦＰＣ基板４００Ｘ、４００
Ｙを介して供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ
駆動されるものである。これらの液晶パネルによって変
調された光は、ダイクロイックプリズム１１１２に３方
向から入射される。このダイクロイックプリズム１１１
２においては、ＲおよびＢの光が９０度に屈折する一
方、Ｇの光が直進する。したがって、各色の画像が合成
される結果、投射レンズ１１１４を介して、スクリーン
等にカラー画像が投写されることとなる。
【００５６】ここで、液晶パネル１１１０Ｒ、１１１０
Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０
８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射す
るので、対向基板３００にカラーフィルタを設ける必要
はない。
【００５７】なお、プロジェクタのほかにも、液晶テレ
ビや、ビューファインダ型・モニタ直視型のビデオテー
プレコーダ、カーナビゲーション装置、電子手帳、電
卓、ワードプロセッサ、ワークステーション、携帯電
話、ページャ、テレビ電話、POS（point-of-sales）端
末、タッチパネルを備えた装置等などが電子機器の例と
して挙げられる。そして、これらの各種電子機器に、本
発明にかかる表示装置の適用が可能である。
【００５８】２． ＜第２実施形態＞ 第２実施形態は、基材と配線層とを有する配線基板が電
子部品と被覆部を備えて形成される回路基板の構造が第
１実施形態とは異なる。それ以外については、第１実施
形態と同様に構成されており、その説明を省略する。ま
た、図面において、第１実施形態と同様な各部には、第
１実施形態と同一の符号を付す。
【００５９】図６は、本実施形態の回路基板を示す断面
図であり、第１実施形態における図２に対応する。この
図に示されるように、ＦＰＣ基板４０２は、ベースフィ
ルム４１０ａ、４１０ｂの２層からなる多層基板であ
り、被覆部としてのダミー配線層４２４は、ベースフィ
ルム４１０ａ、４１０ｂの層間において、ＩＣチップ４
５０が実装される領域よりも若干広めに設けられてい
る。
【００６０】このため、第１実施形態と同様に、ＩＣチ
ップ４５０の実装面とは反対側の面からベースフィルム
４１０ｂを通して浸透する湿気や光が、ダミー配線層４
２４によって遮断されるので、ＩＣチップ４５０の信頼
性低下や、光リークによる性能低下が防止されることと
なる。
【００６１】なお、ベースフィルムは２つの層からなる
ものに限られることはなく、３つ以上の層からなるもの
でも良い。
【００６２】３． ＜第３実施形態＞ ３．１ 液晶装置 図７は配線パターンなどを省略して示す本実施形態に係
る液晶装置の平面図であり、図８は図７に描いた線Ｐ−
Ｐに沿った位置における断面図である。 図８におい
て、本実施形態の表示装置としての液晶装置５００に用
いた液晶パネル１は、透明な薄いガラス板からなる透明
基板１０と、同様に透明な薄いガラス板からなる透明基
板２０とを有している。これら透明基板２０，３０の周
縁にはシール材３０が配置され、このシール材３０を挟
んで透明基板１０と透明基板２０とは、所定の間隙３１
（セルギャップ）を隔てて接着固定されている。ここ
で、透明基板１０と透明基板２０との間隔であるセルギ
ャップは、透明基板１０と透明基板２０との間に挟まれ
た多数のスペーサ３２によって規定されている。
【００６３】図７に示すように、シール材３０には、液
晶４０を注入する際の液晶注入口３０１として用いられ
る途切れ部分が形成され、この液晶注入口３０１は、こ
こから液晶４０を減圧注入した後、紫外線硬化樹脂から
なる封止材３０５で封止されている。
【００６４】また、図８に示すように、透明基板１０、
透明基板２０、およびシール材３０で区画形成された領
域内には液晶４０が封入されている。透明基板１０およ
び透明基板２０の双方にはストライプ状の電極１０５、
２０５が形成され、それぞれの表面は配向膜１０１、２
０１で覆われて、液晶４０をＳＴＮ（Super TwistedNem
atic）方式で用いる液晶パネル１として形成されてい
る。
【００６５】透明基板１０および透明基板２０の各外側
表面には偏光板１０２、２０２がそれぞれ貼付されてい
る。なお、液晶パネル１を反射型の液晶パネル１として
構成する際には、透明基板２０に貼られている偏光板２
０２の外面には反射板２０３が貼付されている。
【００６６】前述したように、透明基板１０の内側表面
には、たとえば、横方向に延びる複数のストライプ状電
極１０５が透明な導電膜であるＩＴＯ（Indium Tin Oxi
de）膜によって形成され、透明基板２０の内側表面に
は、縦方向に延びる複数のストライプ状電極２０５がＩ
ＴＯ膜によって形成されている。これらのストライプ状
電極１０５、２０５同士の各交差部分に画素が構成され
る。
【００６７】透明基板２０は透明基板１０よりも大きい
ので、透明基板２０はその一部が透明基板１０の下端縁
から張り出しており、この張り出し部分の端部に形成さ
れている端子２０６には、異方性導電膜３などを介して
本発明の回路基板を構成する配線基板としてのＦＰＣ基
板２が接続される。ここで、端子２０６は、たとえば、
透明基板２０に形成されているストライプ状電極２０５
がそのまま張り出し部分においても配線（延在）形成さ
れたものと、透明基板１０に形成されているストライプ
状電極１０５が導通材（図示せず）によって透明基板１
０と第２の透明基板１０の両基板間での電気的接続が図
られて張り出し部分において配線形成されたものとが配
列されて接続に利用されている。
【００６８】したがって、ＦＰＣ基板２を介して外部回
路から各種制御信号や電源等の駆動信号を入力すると、
この駆動信号に基づいて希望する適宜のストライプ状電
極１０５、２０５に電圧を印加することができる。それ
故、各画素における液晶４０の配向状態を制御し、液晶
パネル１に希望の画像を表示することができる。 この
ような駆動信号を入力するために、ＦＰＣ基板２には電
子部品としての駆動用ＩＣ５が実装されて回路基板とし
て形成されている。ＦＰＣ基板２は、厚さが２５μｍ程
度と薄いポリイミドフィルムからなるベースフィルム２
２（基材）の表面に、銅で形成され表面がニッケル−金
などで覆われた配線パターン２１が形成されており、そ
の表面には駆動用ＩＣ５が異方性導電膜３を介して実装
されている。さらに、ＦＰＣ基板２と端子２０６との接
続部分付近では、ＦＰＣ基板２の端部から液晶パネル１
の端部にかけて樹脂モールド３４が施されている。
【００６９】ＦＰＣ基板２においては、異方性導電膜３
を用いて駆動用ＩＣ５がＣＯＦ（Chip On Film）実装さ
れている。ＣＯＦ実装は、既に周知の技術であるので、
詳細な説明を省略する。この実装では、プラスチックボ
ールの表面に金などがめっきされて形成された導電性粒
子３３が樹脂３５中に分散したシート状あるいはペース
ト状の異方性導電膜３をＦＰＣ基板２と駆動用ＩＣ５と
の間に挟んだ状態で、圧着ヘッドで駆動用ＩＣ５を加熱
しながら押圧する。すると、駆動用ＩＣ５の端子５１と
ＦＰＣ基板２の配線パターン２１との間で、溶融した樹
脂３５が押し退けられて樹脂封止部となり、それととと
もに、駆動用ＩＣ５の端子５１とＦＰＣ基板２の配線パ
ターン２１との間で導電性粒子３３が押圧され、駆動用
ＩＣ５の端子５１とＦＰＣ基板２の配線パターン２１と
が電気的に接続される。このような実装方法は、配線パ
ターン２１や端子５１のファインピッチ化に対応でき、
かつ、多数の端子５１を一括して電気的に接続できると
いう利点がある。
【００７０】また、ＦＰＣ基板２には、表面実装タイプ
のセラミックコンデンサ５５なども実装されている。な
お、ＦＰＣ基板２の表面のうち、部品の実装されない領
域には、ソルダレジスト層５６が形成されている。さら
に、ＦＰＣ基板２の端部には、液晶装置５００を携帯電
話などに搭載して機器本体の回路基板と電気的接続する
ための端子が配線パターンによって形成され配列されて
いる。この端子部が形成されたＦＰＣ基板２の裏面の領
域には、接続される端子部を補強するための補強板５９
が貼られている。
【００７１】このように構成した液晶装置１のＩＣ実装
構造において、本実施形態では、ＦＰＣ基板２の裏面側
（ベースフィルム２２が形成されている側）には、ＩＣ
実装領域５０の裏側を含む領域に、被覆部としてのコー
ティング層６０（図７においては符号６０で示す斜線領
域）が形成され、本発明の回路基板を構成している。す
なわち、ＦＰＣ基板２の駆動用ＩＣ５が実装された面と
は反対側の面であって、表面の駆動用ＩＣ５が実装され
た領域（実装領域）の裏面に対応した領域（平面視にお
いて重なる領域）にコーティング層６０が形成されてい
る。このコーティグン層６０は、ＩＣ実装領域５０より
も少なくとも０．１ｍｍ幅が広い領域として形成されて
いる。ここで用いたコーティング層６０は、エポキシ樹
脂などといった防湿性能の高い樹脂層である。
【００７２】本実施形態のＩＣ実装構造では、ＦＰＣ基
板２のベースフィルム２２が２５μｍ以下と薄く、か
つ、ＦＰＣ基板２に駆動用ＩＣ５がＣＯＦ実装された領
域（ＩＣ実装領域５０）では配線ピッチが従来の７０μ
ｍ程度に比べて５０μｍ程度のピッチと狭く設定され、
しかも、駆動用ＩＣ５を異方性導電膜３を用いて実装す
る際の圧着によってベースフィルム２２が損傷を受ける
可能性がある。このように、ベースフィルム２２の裏面
から水分などが浸入しやすく、その影響を受けやすい条
件であるにもかかわらず、本実施形態の回路基板におい
ては、ＦＰＣ基板２の裏面から水分が侵入するのをコー
ティング層６０によって防止することができる。したが
って、ＦＰＣ基板２の裏面側から侵入した水分がベース
フィム２２を透過して、配線パターン２１が狭いピッチ
になっているＩＣ実装領域５０において配線パターン２
２間にショートや疑似ショートを発生させるということ
がない。
【００７３】このようなＩＣ実装構造を構成するため
に、本実施形態においては、ＦＰＣ基板２の表面側に駆
動用ＩＣ５を異方性導電膜３を介して圧着して実装した
後に、ＦＰＣ基板２の裏面側に対して、ＩＣ実装領域５
０よりも少なくとも０．１ｍｍ幅が広い領域にコーティ
ング層６０を形成している。これによって、駆動用ＩＣ
６０を圧着により実装した際に損傷を受けた可能性のあ
るＦＰＣ基板２のベースフィルム２２を補強するととも
に、コーティング層６０によって水分の侵入を防止する
ことができる。
【００７４】３．２ 液晶装置を備えた電子機器 図９（Ａ）、（Ｂ）、および（Ｃ）は、本実施形態の液
晶装置５００を表示部として用いた電子機器の例を示す
外観図である。図９（Ａ）は、携帯電話機８８であり、
その前面上方に液晶装置５００を備えている。図９
（Ｂ）は、腕時計９２であり、本体の前面中央に液晶装
置５００を用いた表示部が設けられている。図９（Ｃ）
は、携帯情報機器９６であり、液晶装置５００からなる
表示部と入力部９８とを備えている。これらの電子機器
は、液晶装置５００の他に、図示しないが、表示情報出
力源、表示情報処理回路、クロック発生回路などの様々
な回路や、それらの回路に電力を供給する電源回路など
からなる表示信号生成部を含んで構成される。表示部に
は、例えば携帯情報機器９６の場合にあっては入力部９
８から入力された情報等に基づき表示信号生成部によっ
て生成された表示信号が供給されることによって表示画
像が形成される。
【００７５】なお、本実施形態の液晶装置５００が組み
込まれる電子機器としては、携帯電話機、腕時計、およ
び携帯情報機器に限らず、ノート型パソコン、電子手
帳、ページャ、電卓、ＰＯＳ端末、ＩＣカード、ミニデ
ィスクプレーヤなど様々な電子機器が考えられる。
【００７６】４． ＜第４実施形態＞ 本実施形態の回路基板およびそれを用いた液晶装置は、
第３実施形態のものと構造が全く同一であるので、構造
についての説明は省略する。
【００７７】本実施形態では、第３実施形態と違って、
以下に説明する方法でＩＣ（半導体装置）を実装して、
図７および図８を参照して説明した構造を持つ液晶装置
を製造する。
【００７８】すなわち、本実施形態では、ＦＰＣ基板２
の表面側に駆動用ＩＣ５を実装する前に、ＦＰＣ基板２
の裏面に対して、駆動用ＩＣ５を実装する予定領域（Ｉ
Ｃ実装領域５０）よりも少なくとも０．１ｍｍ幅が広い
領域にコーティング層６０を形成しておく。ここで用い
るコーティング層６０も、第３実施形態と同様、エポキ
シ樹脂などといった防湿性能の高い樹脂層である。
【００７９】次に、ＦＰＣ基板２の表面と駆動用ＩＣ５
との間に異方性導電膜３を挟んだ状態で圧着ヘッド（図
示せず。）により駆動用ＩＣ５を加熱しながら押圧し、
駆動用ＩＣ５を実装する。
【００８０】このようなＩＣ実装方法によれば、ＦＰＣ
基板２のベースフィルム２２は、予め形成されているコ
ーティング層６０で保護されているので、駆動用ＩＣ５
を圧着により実装する際に、ダメージを受ける可能性が
低い。また、ＦＰＣ基板２の裏面側にはコーティング層
６０が形成されているので、ＦＰＣ基板２の裏面から水
分が侵入するのを防止することができる。したがって、
ＦＰＣ基板２の裏面側から侵入した水分がベースフィム
２２を透過して、配線パターン２１が狭いピッチになっ
ているＩＣ実装領域５０において配線パターン２１間に
ショートや疑似ショートを発生させる可能性を低減させ
ることができる。
【００８１】５． ＜変形例＞ ここで、前述した実施形態に適用可能な変形例について
説明する。下記の各変形例においては前述した各実施形
態と異なる点のみ記載して説明する。
【００８２】５．１ 前述した実施形態においては、液
晶パネルとして、二端子型スイッチング素子であるＴＦ
Ｄ（Thin Film Diode）を用いたアクティブマトリクス
型の駆動方式を用い電気光学特性がＴＮ型の液晶を封入
した液晶パネル、および、単純マトリクス駆動を用い電
気光学特性がＳＴＮ（Super Twisted Nematic）型の液
晶を封入した液晶パネルを示した。しかしながら、液晶
パネルとしては、これに限らず、駆動方式で言えば、ス
タティック駆動型の液晶パネル、また、三端子型スイッ
チング素子例えばＴＦＴ（Thin Film Transistor）ある
いは二端子型スイッチング素子例えばＭＩＭ（Metal-In
sulator-Metal）を用いたアクティブマトリックス型の
液晶パネル、電気光学特性で言えば、ゲストホスト型、
相転移型、強誘電型、メモリ性を有する双安定性のネマ
ティック液晶を用いたＢＴＮ型など、種々のタイプの液
晶パネルを用いることができる。
【００８３】５．２ さらに、本発明に用いられる平面
表示パネルは液晶パネルに限らず、他の平面表示パネ
ル、例えば、ＥＬ（Electro-Luminescence）表示パネル
や、ＰＤＰ（Plasma Display Panel）表示パネル、ＦＥ
Ｄ(Field Emission Display)パネルなどであってもよ
い。
【００８４】５．３ また、前記各実施形態において
は、回路基板に駆動回路としての半導体装置が実装さ
れ、その回路基板が平面表示パネルに接続された例を示
した。しかしながら、平面表示パネルに接続される本発
明の回路基板には、駆動回路の半導体装置、画像信号処
理回路の半導体装置、または他の回路の半導体装置など
の少なくともいずれかが実装された回路基板であっても
よい。
【００８５】５．４ 本発明は前述した各実施形態に限
定されるものではなく、本発明の要旨の範囲内または特
許請求の範囲の均等範囲内で各種の変形実施が可能であ
る。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る回路基板を示す平
面図である。
【図２】図１に描いたＡ−Ａ線に沿った位置における断
面図である。
【図３】 図１および図２に示した構造を持つ２枚のＦ
ＰＣ基板と、液晶パネルとを示す分解斜視図である。
【図４】 第１実施形態に係る液晶パネルの構成を示す
部分破断斜視図である。
【図５】 第１実施形態に係る液晶パネルを適用した電
子機器の一例である液晶プロジェクタの構成を示す断面
図である。
【図６】 本発明の第２実施形態にかかる回路基板を示
す断面図であり、第１実施形態における図２に対応す
る。
【図７】第３実施形態に係る液晶装置の配線などを省略
して示す平面図である。
【図８】図７に描いた線Ｐ−Ｐに沿った位置における断
面図である。
【図９】第３実施形態の表示装置を表示部として用いた
電子機器を示す外観図であり、（Ａ）は携帯電話機であ
り、（Ｂ）は腕時計であり、（Ｃ）は携帯情報機器であ
る。
【図１０】 従来の回路基板を示す断面図である。
【符号の説明】
１ 液晶パネル ２ ＦＰＣ基板（配線基板） ３ 異方性導電膜 ５ 駆動用ＩＣ（電子部品） １０ 透明基板 ２０ 透明基板 ２１ 配線パターン（配線層） ２２ ベースフィルム（基材） ３３ 導電性粒子 ４０ 液晶 ５０ ＩＣ実装領域 ６０ コーティング層（樹脂層、被覆部） ８８ 携帯電話機（電子機器） ９２ 腕時計（電子機器） ９６ 携帯情報機器（電子機器） １００ 液晶パネル ２００ 素子基板 ２０６ 端子（接続端子） ３００ 対向基板 ４００ ＦＰＣ基板（配線基板） ４１０ ベースフィルム（基材） ４２０ａ 入力配線（配線層） ４２０ｂ 出力配線（配線層） ４２２、４２４ ダミー配線層 ４５０ ＩＣチップ（電子部品） ４６０ 接着剤（樹脂封止部） ４６０ａ 導電性粒子 ５００ 液晶装置 １１００ プロジェクタ（電子機器）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/02 Ｈ０５Ｋ 1/02 Ｋ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性および可撓性を有する基材、およ
    び、前記基材上に設けられた配線層を有する配線基板
    と、 前記配線層に電気的に接続されて、前記配線基板に実装
    された電子部品と、 前記電子部品が実装された領域と平面視において少なく
    とも一部が重なる領域において、前記電子部品とは逆側
    から前記基材を被覆し、前記配線層および前記電子部品
    とは絶縁された被覆部と、 を有する回路基板。
  2. 【請求項２】 請求項１において、 前記被覆部は、ダミー配線層である回路基板。
  3. 【請求項３】 請求項１において、 前記被覆部は、樹脂層である回路基板。
  4. 【請求項４】 請求項１ないし請求項３のいずれかにお
    いて、 前記被覆部は、遮光性を持つ回路基板。
  5. 【請求項５】 請求項１ないし請求項４のいずれかにお
    いて、 前記電子部品と前記配線層とが電気的に接続された部分
    を樹脂により封止する樹脂封止部をさらに有する回路基
    板。
  6. 【請求項６】 請求項１ないし請求項４のいずれかにお
    いて、 前記電子部品と前記配線層との間に介在し、前記電子部
    品と前記配線層とを電気的に接続する異方性導電膜をさ
    らに有する回路基板。
  7. 【請求項７】 請求項１ないし請求項６のいずれかにお
    いて、 前記基材と前記配線層とは、接着層を介さずに直接接合
    されている回路基板。
  8. 【請求項８】 請求項１ないし請求項７のいずれかにお
    いて、 前記基材は複数の層を有し、 前記被覆部は、前記複数の層の層間に設けられた回路基
    板。
  9. 【請求項９】 請求項１ないし請求項８のいずれかに記
    載の回路基板と、 前記回路基板が電気的に接続された接続端子を備える平
    面パネルと、 を有する表示装置。
  10. 【請求項１０】 請求項９において、 前記平面パネルは、対向する一対の基板と、前記一対の
    基板の間に封入された液晶と、を有する液晶パネルであ
    り、 前記接続端子は前記一対の基板の少なくとも一方に形成
    されている表示装置。
  11. 【請求項１１】 請求項９または請求項１０において、 前記回路基板に実装された電子部品は、駆動用の半導体
    装置を含む表示装置。
  12. 【請求項１２】 請求項１１に記載の表示装置と、 前記表示装置に入力される画像信号を処理する画像信号
    処理回路と、 を有する電子機器。
  13. 【請求項１３】 請求項１ないし請求項７のいずれかに
    記載の回路基板の製造方法であって、 前記配線基板の表面側に前記電子部品を圧着により実装
    する電子部品実装工程と、 前記電子部品実装工程の後に、前記配線基板の裏面側に
    前記被覆部を形成する被覆部形成工程と、 を有する回路基板の製造方法。
  14. 【請求項１４】 請求項１ないし請求項７のいずれかに
    記載の回路基板の製造方法であって、 前記配線基板の裏面側に前記被覆部を形成する被覆部形
    成工程と、 前記被覆部形成工程の後に、前記配線基板の表面側に前
    記電子部品を圧着により実装する電子部品実装工程と、 を有する回路基板の製造方法。
JP11335852A 1998-12-21 1999-11-26 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器 Pending JP2000294894A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11335852A JP2000294894A (ja) 1998-12-21 1999-11-26 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
TW088121819A TW483291B (en) 1998-12-21 1999-12-13 Circuit board, its producing method, and display apparatus, electronic equipment and liquid crystal device using the circuit board
US09/467,257 US6542374B1 (en) 1998-12-21 1999-12-20 Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
CNB991278097A CN1199533C (zh) 1998-12-21 1999-12-20 电路基板及其制造方法、以及使用电路基板的显示装置及电子设备

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP10-362587 1998-12-21
JP36258798 1998-12-21
JP11-27305 1999-02-04
JP2730599 1999-02-04
JP11335852A JP2000294894A (ja) 1998-12-21 1999-11-26 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器

Publications (1)

Publication Number Publication Date
JP2000294894A true JP2000294894A (ja) 2000-10-20

Family

ID=27285732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11335852A Pending JP2000294894A (ja) 1998-12-21 1999-11-26 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器

Country Status (4)

Country Link
US (1) US6542374B1 (ja)
JP (1) JP2000294894A (ja)
CN (1) CN1199533C (ja)
TW (1) TW483291B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280702A (ja) * 2001-01-15 2002-09-27 Seiko Epson Corp 回路基板及びその製造方法並びに表示装置
JP2007027682A (ja) * 2005-07-18 2007-02-01 Samsung Electronics Co Ltd デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
JP2007206424A (ja) * 2006-02-02 2007-08-16 Seiko Epson Corp 電気泳動表示装置及び電子機器
WO2007132827A1 (ja) * 2006-05-15 2007-11-22 Namics Corporation Ｃｏｆ実装用封止剤、及びこれを用いて封止した半導体部品
KR100943066B1 (ko) 2003-03-11 2010-02-18 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
JP2015072764A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212255B2 (ja) * 2001-03-30 2009-01-21 株式会社東芝 半導体パッケージ
JP2003046212A (ja) * 2001-07-27 2003-02-14 Seiko Epson Corp 電子デバイス並びにその製造方法及びその設計方法、回路基板並びに電子機器
JP3847693B2 (ja) * 2002-09-30 2006-11-22 シャープ株式会社 半導体装置の製造方法
KR100578919B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 장치와 이 장치에 적용되는 ｔｃｐ및 그 제조 방법
JP2005292114A (ja) * 2004-03-11 2005-10-20 Denso Corp センサ装置
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
TWI348341B (en) * 2005-05-18 2011-09-01 Chunghwa Picture Tubes Ltd Electronic element module and electronic device using the same
KR20060126070A (ko) * 2005-06-03 2006-12-07 삼성전자주식회사 구동 집적 회로칩 패키지 및 이를 구비한 표시 장치
KR100827317B1 (ko) * 2005-09-07 2008-05-06 삼성전기주식회사 연성 기판을 이용한 초소형 광 변조기 모듈
EP1770610A3 (en) * 2005-09-29 2010-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN100437667C (zh) * 2006-01-09 2008-11-26 友达光电股份有限公司 柔性电路板及显示器
JPWO2007083378A1 (ja) * 2006-01-20 2009-06-11 富士通株式会社 チップ部品の実装構造、実装方法及び電子装置
JP4931908B2 (ja) * 2006-03-14 2012-05-16 シャープ株式会社 回路基板、電子回路装置及び表示装置
TWI292294B (en) 2006-07-06 2008-01-01 Au Optronics Corp Conductive connection and cutting method thereof
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
KR20090095026A (ko) * 2008-03-04 2009-09-09 삼성전자주식회사 표시 장치 제조 방법
JP4814277B2 (ja) * 2008-04-18 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
JP5236377B2 (ja) * 2008-07-16 2013-07-17 シャープ株式会社 半導体装置および表示装置
JP2011060892A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
JP2012169189A (ja) * 2011-02-15 2012-09-06 Koito Mfg Co Ltd 発光モジュールおよび車両用灯具
US9253892B2 (en) * 2012-04-13 2016-02-02 Wistron Corporation Peripheral circuit of touch panel and manufacturing method thereof
CN104124313B (zh) * 2013-04-27 2017-12-26 新世纪光电股份有限公司 发光二极管结构
CN104049393A (zh) * 2014-06-12 2014-09-17 深圳市华星光电技术有限公司 一种覆晶薄膜基板及其制作方法和显示面板
KR102251231B1 (ko) * 2014-09-16 2021-05-12 엘지디스플레이 주식회사 구동 칩 패키지 및 이를 포함하는 표시장치
US9836095B1 (en) * 2016-09-30 2017-12-05 Intel Corporation Microelectronic device package electromagnetic shield
TWI736695B (zh) * 2017-10-24 2021-08-21 啟耀光電股份有限公司 電子裝置與其製造方法
KR102375126B1 (ko) 2017-11-02 2022-03-17 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
CN112384025B (zh) * 2020-11-16 2021-10-15 浙江大学 一种电子器件的防护装置及其封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002808B1 (ko) * 1984-07-26 1990-04-30 가부시끼 가이샤 도시바 화상 판독 장치
US4758896A (en) * 1985-12-10 1988-07-19 Citizen Watch Co., Ltd. 3-Dimensional integrated circuit for liquid crystal display TV receiver
FR2641102B1 (ja) * 1988-12-27 1991-02-22 Ebauchesfabrik Eta Ag
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
JP2959480B2 (ja) * 1996-08-12 1999-10-06 日本電気株式会社 半導体装置及びその製造方法
US6147724A (en) * 1997-04-04 2000-11-14 Hitachi, Ltd. Back light system for minimizing non display area of liquid crystal display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280702A (ja) * 2001-01-15 2002-09-27 Seiko Epson Corp 回路基板及びその製造方法並びに表示装置
KR100943066B1 (ko) 2003-03-11 2010-02-18 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
JP2007027682A (ja) * 2005-07-18 2007-02-01 Samsung Electronics Co Ltd デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
JP2007206424A (ja) * 2006-02-02 2007-08-16 Seiko Epson Corp 電気泳動表示装置及び電子機器
WO2007132827A1 (ja) * 2006-05-15 2007-11-22 Namics Corporation Ｃｏｆ実装用封止剤、及びこれを用いて封止した半導体部品
JP2015072764A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
CN1199533C (zh) 2005-04-27
US6542374B1 (en) 2003-04-01
CN1259007A (zh) 2000-07-05
TW483291B (en) 2002-04-11

Similar Documents

Publication Publication Date Title
JP2000294894A (ja) 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP3613098B2 (ja) 回路基板ならびにそれを用いた表示装置および電子機器
JP3952125B2 (ja) 複合フレキシブル配線基板、電気光学装置、電子機器
EP1039331B1 (en) Display device and electronic apparatus
KR100429725B1 (ko) 전기 광학 장치 및 전자기기
US6657696B2 (en) Flexible substrate, electro-optical device and electronic equipment
US6486412B2 (en) Wiring board, method for producing same, display device, and electronic device
JP2000294897A (ja) 回路基板ならびにそれを用いた表示装置および電子機器
JP2000294895A (ja) 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
US7220999B2 (en) Electro-optical device, electronic instrument having the same, and manufacturing method of the same
US6741315B1 (en) Liquid crystal device and electronic apparatus
US7936570B2 (en) Liquid crystal display device
JP2004096046A (ja) Ｉｃチップの実装方法、ｉｃチップの実装構造、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器
JP2004111810A (ja) 複合基板の製造方法、複合基板の構造、電気光学装置及び電子機器
JP2004087940A (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP2002323865A (ja) 電気光学装置及び電子機器
KR100498848B1 (ko) 회로 기판 및 회로 기판을 사용한 표시 장치 및 전자 기기
KR20000048249A (ko) 회로 기판 및 그 제조 방법과, 이 회로 기판을 사용한표시 장치 및 전자 기기
JP2004096047A (ja) 基板の接続方法、基板の接続構造、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器
JP2001274551A (ja) 多層配線基板とこれを用いた電気光学装置ならびに電子機器と液晶装置
JP2004096048A (ja) 基板の接続方法、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器
JP2001075493A (ja) 電気光学装置およびその製造方法ならびに電子機器
JP2000058985A (ja) 配線基板、液晶装置及び電子機器
JP2005158785A (ja) 実装構造体、実装構造体の製造方法、電気光学装置、電気光学装置の製造方法及び電子機器
JP2001094220A (ja) フレキシブル配線基板、電気光学装置およびその製造方法、電子機器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040910

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040915

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041008