JP3613098B2 - 回路基板ならびにそれを用いた表示装置および電子機器 - Google Patents
回路基板ならびにそれを用いた表示装置および電子機器 Download PDFInfo
- Publication number
- JP3613098B2 JP3613098B2 JP33585499A JP33585499A JP3613098B2 JP 3613098 B2 JP3613098 B2 JP 3613098B2 JP 33585499 A JP33585499 A JP 33585499A JP 33585499 A JP33585499 A JP 33585499A JP 3613098 B2 JP3613098 B2 JP 3613098B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring layer
- board
- circuit board
- dummy wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップをベース基板上にフリップチップ実装し形成された回路基板ならびにこの回路基板を用いた表示装置および電子機器に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
近年、基板の小型薄型軽量化や、折り曲げ可能な構造への適応、ロール・トゥー・ロールによる高生産性の実現などの理由から、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）基板にＩＣチップなどの電子部品を直接実装する技術が用いられるようになってきた。しかも、この技術では、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術のようにインナーリードを必要としないので、銅箔が薄くて済み、配線の微細ピッチ化が容易である。
【０００３】
図１６は、ＦＰＣ基板に電子部品が実装された場合の従来構造を示す断面図である。この図に示されるように、ＩＣチップ４５０の入力電極４５０ａとベースフィルム４１０に予め形成された入力配線４２０ａとは接着用樹脂１９中に分散する導電性粒子２１を介して電気的に接合され、同様に、ＩＣチップ４５０の出力電極４５０ｂとベースフィルム４１０に予め形成された出力配線４２０ｂとは接着用樹脂１９中に分散する導電性粒子２１を介して電気的に接合されている。
【０００４】
しかしながら、ＦＰＣ基板の基材であるベースフィルム４１０には、一般的に水分が浸透しやすいＰＩ（ポリイミド）などの有機系フィルムが用いられるため、実装面の反対側（図において下側）からベースフィルム４１０を浸透してきた湿気がＩＣチップ４５０の配線形成面に到達し、これにより当該ＩＣチップの信頼性が低下したり、あるいは、ベースフィルム４１０を透過してきた光による光リークにより、ＩＣチップの性能が低下する、という欠点があった。そして、この欠点は、ベースフィルム４１０を薄くすると、より顕著となる。
【０００５】
また、ＦＰＣ基板の基材であるベースフィルム４１０には、表面濡れ性の低いポリイミドなどが用いられることが一般的であるため、接着用樹脂の接合強度が極めて弱い。
【０００６】
さらに、ベースフィルム４１０、ＩＣチップ４５０、および接着用樹脂１９の各材料の熱膨張係数の違い等の影響で、経時的に接着界面に応力が集中し更に接着力が低下し、ＩＣチップ４１０の電極とＦＰＣ基板の配線との間の接続不良が発生し易いという問題があった。特に、ベースフィルムがポリイミド等の可撓性を有する薄い材料の場合には、ベースフィルム側より湿度の浸入があり、より接着力の低下が生じ、ＩＣチップ４１０の電極とＦＰＣ基板の配線との接続不良が発生し易いという問題がより一層顕著であった。
【０００７】
本発明は、上記のような点に鑑みてなされたものであって、その目的は、接着用樹脂を用いて半導体チップをベース基板上に実装した構造の回路基板において、少なくとも下記のいずれかの課題を解決することができる回路基板ならびにそれを用いた表示装置および電子機器を提供することにある。
【０００８】
１） ベース基板に対する接着用樹脂の接着力を向上させる。
【０００９】
２） 半導体チップと配線基板との電気的な接続信頼性を向上させる。
【００１０】
３） 半導体チップの性能や信頼性の低下を防止する。
【００１１】
４） ベース基板側から接着領域への湿気の侵入を低減する。
【００１２】
【課題を解決するための手段】
（１） 本発明に係る回路基板は、
絶縁性を有する基材、および、前記基材上に設けられ表面がメッキされた複数の基板側端子を有する配線基板と、
複数の半導体側端子を備え、前記半導体側端子が前記基板側端子に電気的に接続され、前記配線基板に接着用樹脂により実装された半導体チップとを有し、
前記配線基板は、前記半導体チップが実装される領域内であって前記基板側端子より内側の領域に、前記基板側端子および前記半導体側端子とは絶縁されたダミー配線層を備えており、
前記ダミー配線層は表面がメッキされており、１つの連続した形状に形成されており、
前記配線基板は、前記半導体チップの辺に沿った方向に配列された前記複数の基板側端子を備えており、
前記ダミー配線層は、前記複数の基板側端子の配列方向に沿った方向に延びる複数のスリットを有し、
前記ダミー配線層及び前記複数のスリットは、前記半導体チップと重なる領域からその外側まで延在している。
【００１３】
本発明によれば、半導体チップの実装面とは反対側の面から、基材を通して浸透する湿気の少なくとも一部がダミー配線層によって阻止される。したがって、配線基板に半導体チップが実装された領域の基板側端子や半導体側端子などが、湿気によって信頼性の低下を起こす可能性が低減される。半導体チップを配線基板に実装する場合、その実装領域においては、基板側端子、半導体側端子、および配線パターンが狭いピッチになっていることが多く、湿気などの影響を受けてショートや疑似ショートの発生が起きがちである。本発明の回路基板においては、そのような問題の発生を低減することができる。
【００１４】
また、半導体チップにおいては、光の侵入によって電流リークが発生し得る。
しかしながら、ダミー配線層によって、基材を通して侵入する光量が削減されるので、そのような電流リークに伴う半導体チップの性能低下を抑制することができる。
また、ダミー配線層はその表面がメッキされていることにより、接着用樹脂に対する接着性が高くなる。また、特にこれを製造する際、基板側端子の表面に形成するメッキと同じメッキをダミー配線層に形成することができる。
さらに、前記ダミー配線層は１つの連続した形状に形成されているので、その表面にメッキをする際、電解メッキ処理を利用することができる。
【００１５】
（２） 本発明に係る回路基板は、前記半導体側端子と前記基板側端子とが電気的に接続された部分を封止し、前記半導体チップを前記配線基板に接合する、樹脂封止部をさらに有する。
【００１６】
本発明によれば、基材の表面のうち半導体チップが実装される領域内であって、基板側端子よりも内側部分に、ダミー配線層を設けることで配線基板に対する樹脂封止部の接着面積を大きくでき、それによって接着力を向上させることができる。その結果、配線基板に対する樹脂封止部の接着力が高くなり、半導体側端子と基板側端子との接続信頼性を向上することができる。さらに、ダミー配線層がベース基板側からの湿度の浸入を防ぐため、経時変化による樹脂封止部の接着力の低下を抑えることができる。さらにそのダミー配線層は樹脂封止部に対する接着性が基材よりも高い材料によって形成できるため、配線基板に対する樹脂封止部の接着力を高めることができる。
【００１７】
（３） 本発明に係る回路基板は、
前記樹脂封止部が、樹脂に導電性粒子が分散して混入された異方性導電膜により形成され、
前記半導体側端子と前記基板側端子とは、前記導電性粒子によって電気的に接続される。
【００１８】
このように異方性導電膜によって半導体チップと配線基板とを接合すると、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装における接合工程とモールド工程との２つの工程に相当する工程を、１つの工程として行うことができ、製造工程を短縮できる利点がある。
【００１９】
（４） 本発明に係る回路基板は、前記ダミー配線層が前記基板側端子と同じ材料によって形成されている。
【００２０】
例えば、基板側端子がＣｕ（銅）を用いて形成される場合には、その基板側端子と同時にダミー配線層をＣｕによって形成する。また、基板側端子が、Ｃｕの表面にＮｉメッキや、Ａｕメッキ等を施して形成される場合には、ダミー配線層もＣｕの表面に同じメッキ処理を施して形成する。
【００２１】
これによって、ダミー配線層と基板側端子とを同時に形成することが可能となり、回路基板の製造工程を単純化できる。
【００２２】
（５） 本発明に係る回路基板は、前記基材が可撓性を有する材料によって形成されている。
【００２３】
例えば、基材を、ポリイミド等のように可撓性を有する材料によって形成する。可撓性を有する薄い材料によって基材を形成する場合には、基材が外部応力によって変形し易い。そのため、樹脂封止部によって半導体チップを配線基板に接合した場合には、基材と樹脂封止部の接着界面に局部的に応力が集中して接着力が低下し、半導体側端子と基板側端子との接続不良が発生し易い。また、基材がポリイミド等の薄い材料である場合には、基材側からの湿気の浸入によって、接着力の低下が生じ、時間が経過するにしたがって電極端子間の接続不良が発生し易い。したがって、このような可撓性を有する基材を用いた配線回路に接合剤を用いて半導体チップを実装した回路基板において、本発明のように基材の表面のうち半導体チップが実装される領域内であって基板側端子よりも内側部分にダミー配線層を設ければ、基材に対する樹脂封止部の接着力が向上し、半導体側端子と基板側端子との接続信頼性を高めることができる。
【００２４】
（６） 本発明に係る回路基板は、前記基材と、前記ダミー配線層および前記基板側端子とが、接着層を介さずに直接接合されている。
【００２５】
このように接着層を介さないで、基材に直接、ダミー配線層および基板側端子を形成すると、接着剤による電流リークの減少や、接着剤の膨潤防止、配線基板の可撓性向上などを図ることが可能となる。
【００３１】
（７） 本発明に係る回路基板は、（１）ないし（６）のいずれかにおいて、前記ダミー配線層は、複数の開口部である前記複数のスリットを有する。
【００３２】
本発明によれば、半導体チップが実装される領域において、穴のあいたダミー配線層が基材の表面に形成されている。したがって、樹脂封止部によって半導体チップを配線基板に接合した場合には、配線基板と樹脂封止部の接合界面が凹凸状となり、樹脂封止部と配線基板の接合力に機械的噛み合いによる強度向上が加わるため、接合の信頼性が大幅に改善される。
【００３６】
（８） 本発明に係る回路基板は、（１）ないし（６）のいずれかにおいて、前記ダミー配線層は、該ダミー配線層の他の領域より配線層の厚さが薄い凹部である前記複数のスリットを有する。
【００３７】
本発明によれば、樹脂封止部によって半導体チップを配線基板に接合した場合には、配線基板と樹脂封止部の接合界面が凹凸状となり、樹脂封止部と配線基板の接合力に機械的噛み合いによる強度向上が加わるため、接合の信頼性が改善される。
【００３８】
（９） 本発明に係る表示装置は、絶縁性を有する基材、及び、前記基材上に設けられた複数の表面がメッキされた基板側端子を有する配線基板と、複数の半導体側端子を備え、前記半導体側端子が前記基板側端子に電気的に接続され、前記配線基板に接着用樹脂により実装された半導体チップとを有した回路基板と、
前記回路基板が電気的に接続された接続端子を備える平面パネルとを備え、
前記配線基板は、前記半導体チップが実装される領域内であって前記基板側端子より内側の領域に、前記基板側端子および前記半導体側端子とは絶縁されたダミー配線層を備えており、
前記ダミー配線層は表面がメッキされており、１つの連続した形状に形成されており、
前記配線基板は、前記半導体チップの辺に沿った方向に配列された前記複数の基板側端子を備えており、
前記ダミー配線層は、前記複数の基板側端子の配列方向に沿った方向に延びる複数のスリットを有し、
前記ダミー配線層及び前記複数のスリットは、前記半導体チップと重なる領域からその外側まで延在している。
【００３９】
（１０） 本発明に係る表示装置は、（９）において、
前記平面パネルが、対向する一対の基板と、前記一対の基板の間に封入された液晶と、を有する液晶パネルであり、
前記接続端子は前記一対の基板の少なくとも一方に形成されている。
【００４０】
（１１） 本発明に係る電子機器は、（９）または（１０）に記載の表示装置を表示手段として有する。
【００４１】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照しながら、さらに具体的に説明する。
【００４２】
１． ＜第１参考例＞
１．１ 回路基板
まず、本発明についての参考を示す、第１参考例にかかる回路基板における実装構造について説明する。図１は、この回路基板の一部を示す平面図であり、図２は、図１に描いたＡ−Ａ線に沿った位置における断面図である。これらの図において、配線基板としてのＦＰＣ（Flexible Printed Circuit）基板４００は、第１に、絶縁性および可撓性を有する基材としてのベースフィルム４１０の両面にスパッタや蒸着などによって銅薄膜を形成し、第２に、この銅薄膜を、既知のフォトリソグラフィ技術やエッチングなどによって、所定の形状にパターニングし、第３に、パターニングした銅薄膜の上に銅メッキをほどこしたものである。また、ＦＰＣ基板４００として、銅箔にポリイミドの前駆体であるポリアミック酸を塗布した後、これを加熱重合してポリイミド化し、このポリイミドをベースフィルム４１０として配線基板を形成したものを用いても良い。
【００４３】
なお、ＦＰＣ基板４００としては、ベースフィルム４１０の両面に銅箔を接着剤によってラミネートし、この後、所定の形状にパターニングしたものを用いても良いが、上述のように、ベースフィルム４１０に配線パターンを直接形成したものの方が、隣接する配線パターンにおいて接着剤による電流リークがなくなる点や、接着剤の膨潤が発生しない点、さらにはＦＰＣ基板４００の可撓性が向上する点などにおいて有利である。
【００４４】
また、基材であるベースフィルム４１０としては、ポリイミドのほかに、例えば、ポリエチレンテレフタレートやポリエステルなどの他の有機系フィルムを用いても良い。一方、ＦＰＣ基板４００に形成される配線パターンには、入力配線４２０ａや、出力配線４２０ｂ、ダミー配線層４２２などが含まれる。
【００４５】
一方、直方体形状のＩＣチップ４５０（半導体チップ）は、その一面の周縁部分に、半導体側端子としての、入力電極４５０ａおよび出力電極４５０ｂを複数備えるとともに、入力電極４５０ａおよび出力電極４５０ｂが形成された面を下側にしてＦＰＣ基板４００に実装される。各入力電極４５０ａおよび各出力電極４５０ｂは、例えばＡｕなどからなるバンプ（突起電極）を予め備えて形成されている。このＩＣチップ４５０とＦＰＣ基板４００への接合においては、まず、ＩＣチップ４５０がＦＰＣ基板４００の所定位置に、エポキシ等の接着用樹脂１９に導電性粒子２１を均一に分散させたフィルム状の異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ： ＡＣＦ）を挟んで載置される。その後、ＩＣチップ４５０は加熱された状態でＦＰＣ基板４００に押し付けられ、加圧、加熱された異方性導電膜を介してＦＰＣ基板４００に接合される。このようにして、配線基板としてのＦＰＣ基板４００に、半導体チップとしてのＩＣチップ４５０が実装された回路基板が形成される。
【００４６】
この実装においては、図２に示されるように、入力電極４５０ａは入力配線４２０ａ（基板側端子）に、出力電極４５０ｂは出力配線４２０ｂ（基板側端子）に、それぞれ、エポキシ樹脂や光硬化性樹脂等の接着用樹脂１９中に適切な割合で分散させた導電性粒子２１を介して電気的に接続されることとなる。なお、前記入力配線４２０ａ（基板側端子）や出力配線４２０ｂ（基板側端子）には、後述するようにその表面にメッキがなされている。ここで、接着用樹脂１９は、ＩＣチップ４５０において入力電極４５０ａおよび出力電極４５０ｂが形成された面を、湿気や、汚染、応力などから保護し、ＩＣチップ４５０をＦＰＣ基板４００に接合する、樹脂封止部を兼ねている。
【００４７】
このように異方性導電膜によってＩＣチップ４５０とＦＰＣ基板４００とを接合すると、従来のＴＡＢ実装における、接合工程とモールド工程とを、１つの工程として行うことができ、製造工程を短縮できる利点がある。
【００４８】
ところで、本参考例におけるダミー配線層４２２は、基板側端子である、入力配線４２０ａおよび出力配線４２０ｂのいずれにも接触しないように、ＩＣチップ４５０が実装される領域において形成され、図１および図２に示すように、１つの連続した形状に形成され、かつ複数の開口部４２２ａを備えて形成されている。このため、ＩＣチップ４５０が実装されている領域においては、表面が平滑なベースフィルム４１０が露出している面積が低減し、開口部４２２ａが複数存在するダミー配線層４２２が存在する。したがって、ベースフィルム４１０と接着用樹脂１９の接着強度に加えて、ドット状のダミー配線層４２２による機械的噛み合い構造による強度の向上がもたらされることによって、接着用樹脂１９と配線基板４００との接合強度は、格段に向上している。なお、前記ダミー配線層４２２は、後述するようにその表面にメッキがなされている。
【００４９】
また、ダミー配線層４２２の存在によって、ＩＣチップ４５０が実装される領域において、銅箔が存在しないことによってベースフィルム４１０が露出している面積が最小限となる。したがって、図２においてベースフィルム４１０の下側から浸透する湿気は、ダミー配線層４２２によって阻止されて、樹脂封止部である接着用樹脂１９にまでほとんど浸透しない。それによって、ＩＣチップ４５０の信頼性低下が防止される。また、湿気と同様に、図においてベースフィルム４１０の下側から侵入する光も、ダミー配線層４２２によってほとんど遮断されて、ＩＣチップ４５０の電極形成面（配線形成面）に侵入しないので、光電流リークによるＩＣチップ４５０の性能低下も防止される。
【００５０】
なお、上記参考例において、入力電極４５０ａと入力配線４２０ａとの接合、および、出力電極４５０ｂと出力配線４２０ｂとの接合は、それぞれ接着用樹脂１９中に分散する導電性粒子２１、すなわち異方性導電膜を介して行うこととしたが、他の接合形態でも良い。例えば、入力配線４２０ａおよび出力配線４２０ｂを形成する銅箔にＡｕメッキを施して、入力電極４５０ａおよび出力電極４５０ｂのＡｕバンプとの間でＡｕ−Ａｕ接合としても良い。また、入力配線４２０ａおよび出力配線４２０ｂを形成する銅箔に錫メッキをほどこし、これとＩＣチップ４５０の入力電極４５０ａおよび出力電極４５０ｂのＡｕバンプとを接触加熱することにより、Ａｕ-Ｓｎ共晶結合してもよい。さらに、入力配線４２０ａおよび出力配線４２０ｂを形成する銅箔を半田接合が可能なパターンとするとともに、ＩＣチップ４５０の入力電極４５０ａおよび出力電極４５０ｂにおけるバンプの材質を半田として、半田−半田接合としても良い。このような接合においては、樹脂封止部としての封止材を用いてＩＣチップ４５０をモールドすることになる。
【００５１】
また、ＦＰＣ基板４００に実装されるのはＩＣチップ４５０に限られない。例えば、ＦＰＣ基板４００に実装された場合に、ベースフィルム４１０を通して浸透してくる湿気や光による影響を受ける可能性のある素子であれば、他の能動素子や非能動素子でも良い。
【００５２】
さらに、導電性粒子２１を分散させた接着用樹脂１９を、ＩＣチップ４５０の入力電極４５０ａおよび出力電極４５０ｂに集中させて、入力電極４５０ａと入力配線４２０ａ、および、出力電極４５０ｂと出力配線４２０ｂをそれぞれ接合した後、これらの接合部分を樹脂封止部としての封止材によりモールドするようにしても良い。
【００５３】
くわえて、上記ダミー配線層４２２は、配線としては用いられていないため、その電位が定まっていないと、容量成分が発生して好ましくない。このため、実際には、接地レベルの配線に接続するのが望ましい。
【００５４】
１．２ 表示装置
上述のように、ＦＰＣ基板４００にＩＣチップ４５０を実装すると、その工程に要する時間は、ワイヤボンディングと比較して、ＩＣチップ４５０の接続電極の個数によらずに一定となる。このため、ＩＣチップ４５０の電極個数が極めて多数である場合に、その生産性が著しく向上する。ここで、電極個数が極めて多数であるＩＣチップとしては、例えば、表示装置におけるデータ線または走査線を駆動する駆動回路（ドライバ）が挙げられる。そこで、このような実装構造の応用例として、このようなドライバが実装されたＦＰＣ基板を用いた液晶装置について説明することとする。
【００５５】
図３に示されるように、この液晶装置１は、おもに、液晶パネル１００と、この液晶パネル１００に接合される２枚のＦＰＣ基板４００Ｘ、４００Ｙと、これらのＦＰＣ基板４００Ｘ、４００Ｙに接続される制御回路基板（図示せず）を含んで構成される。このうち、液晶パネル１００は、複数のデータ線等が形成された素子基板２００と、複数の走査線等が形成された対向基板３００とを、各端子領域２１６，３１６を外部に突出させ、かつ、互いに電極形成面を対向させた状態で貼り合わせた構造となっている。
【００５６】
詳細には、図４に示されるように、素子基板２００のうち、対向基板３００との対向面には、マトリクス状に配置された複数の画素電極２３４と、列方向に延在するデータ線（信号線）２１２とがそれぞれ形成されるとともに、１列分の画素電極２３４の各々が、１本のデータ線２１２にそれぞれＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）素子２２０を介して接続されている。ここで、ＴＦＤ素子２２０は、基板側からみると、第１金属膜２２２と、この第１金属膜２２２を陽極酸化した酸化膜２２４と、第２金属膜２２６とから構成されて、金属／絶縁体／金属のサンドイッチ構造となっている。このため、ＴＦＤ素子２２０は、正負双方向のダイオードとしてのスイッチング特性を有することになる。
【００５７】
一方、対向基板３００のうち、素子基板２００との対向面には、走査線３１２が、データ線２１２とは直交する行方向に延在し、かつ、画素電極２３４の対向電極となるように配列し、また、カラーフィルタは、図示が省略されているが、各画素電極２３４に対応して設けられている。このため、１つの画素に対応する液晶セルは、画素電極２３４と、対向電極である走査線３１２と、これら両基板の間に充填された液晶を含んで構成されることとなる。
【００５８】
そして、素子基板２００と対向基板３００とは、基板周辺に沿って塗布されるシール材と、適切に散布されたスペーサとによって、一定のギャップ（間隙）を保っており、この閉空間に、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶が封入されている。くわえて、素子基板２００および対向基板３００の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光板がそれぞれ設けられる（いずれも図示省略）。ただし、高分子中に液晶を微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる。また高分子分散型液晶を用いると、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００５９】
このような構成にあっては、データ線２１２と走査線３１２とは、その交差部分において、電気的に、液晶層とＴＦＤ素子２２０との直列接続を介して結合した状態となる。このため、走査線３１２に印加される走査信号とデータ線２１２に印加されるデータ信号とによって、ＴＦＤ素子２２０にしきい値以上の電圧が印加されると、当該素子がオン状態となって当該素子に接続された液晶層に所定の電荷が蓄積される。そして、電荷蓄積後、当該素子がオフ状態になっても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このようにＴＦＤ素子２２０をオンオフ駆動して、蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。この際、各液晶層毎に電荷を蓄積させるのは、一部の期間で良いため、各走査線３１２を時分割に選択することにより、データ線２１２および走査線３１２を複数の画素について共通化した時分割マルチプレックス駆動が可能となっている。なお、走査線およびデータ線の形成を逆にして、走査線を素子基板２００に、データ線を対向基板に形成しても良い。
【００６０】
さて、図３には示されないが、素子基板２００の端子領域２１６には、各データ線を外部に引き出すための接続端子であるデータ線端子が設けられている一方、対向基板３００の端子領域３１６には各走査線を外部に引き出すための接続端子である走査線端子が基板の下側に設けられている。
【００６１】
また、ＦＰＣ基板４００Ｘ、４００Ｙは、例えば、ＦＰＣ基板４００とＩＣチップ４５０とダミー配線層４２２とを含んで構成された前述の回路基板の構造を有するものである。このうち、ＦＰＣ基板４００Ｘでは、各データ線を駆動するドライバ４５０ＸがＩＣチップとして、図２とは上下を反転して実装される。このため、ＦＰＣ基板４００Ｘにおけるダミー配線層４２２Ｘは、図３において上側に設けられることになる。一方、ＦＰＣ基板４００Ｙでは、各走査線を駆動するドライバ４５０ＹがＩＣチップとして、図２の上下と同方向にして実装される。このため、ＦＰＣ基板４００Ｙにおけるダミー配線層４２２Ｙは、図３において下側に設けられることになる。
【００６２】
ここで、ＦＰＣ基板４００Ｘにあっては、その一端に位置し、かつ、入力配線をそれぞれ延長した端子が制御回路基板に接合される一方、その他端に位置し、かつ、出力配線をそれぞれ延長した端子が、素子基板２００の端子領域２１６に形成された接続端子であるデータ線端子に接合される。同様に、ＦＰＣ基板４００Ｙにあっては、その一端に位置し、かつ、入力配線をそれぞれ延長した端子が制御回路基板に接合される一方、その他端に位置し、かつ、出力配線をそれぞれ延長した端子が、対向基板３００の端子領域３１６に形成された接続端子である走査線端子に接合される。
【００６３】
このような構成により、ドライバ４５０Ｙは、制御回路基板から供給される制御信号にしたがって、走査信号を生成して、素子基板２００の各走査線に供給する。一方、ドライバ４５０Ｘは、制御回路基板から供給される制御信号にしたがったデータ信号を対向基板３００の各データ線に供給する。この際、ＦＰＣ基板４００Ｘ、４００Ｙのそれぞれに実装されたドライバ４５０Ｘ、４５０Ｙでは、実装領域に対応して設けられたダミー配線層４２２Ｘ，４２２Ｙによって、信頼性や性能の低下が防止されるのは、上述した通りである。
【００６４】
また、液晶パネルとしては、このほかに、ＴＦＤ素子を有しないパッシブマトリクス方式や、素子基板に走査線とデータ線とが設けられるとともに、その交差部分に、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）素子を介して画素電極が接続される液晶パネルでも適用可能である。
【００６５】
１．３ 電子機器
１．３．１ プロジェクタ
次に、上述した液晶装置１を電子機器の表示部に用いた例について説明する。図５は、この液晶パネルをライトバルブとして用いたプロジェクタの構成例を示す平面図である。
【００６６】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００６７】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇは、上述した液晶パネルであり、画像信号処理回路（図示省略）から、ＦＰＣ基板４００Ｘ、４００Ｙを介して供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００６８】
ここで、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、対向基板３００にカラーフィルタを設ける必要はない。
【００６９】
１．３．２ 携帯電話機
図６は、上述した液晶装置１を電子機器の表示部に用いた他の例である携帯電話機３０を示している。この携帯電話機３０は、アンテナ３１、スピーカ３２、液晶装置１、キースイッチ３３、マイクロホン３４等といった各種構成要素を、筐体としての外装ケース３６に格納することによって構成される。また、外装ケース３６の内部には、上記の各構成要素の動作を制御するための制御回路を搭載した制御回路基板３７が設けられる。液晶装置１は図３に示した液晶装置１によって構成される。
【００７０】
この携帯電話機３０では、キースイッチ３３及びマイクロホン３４を通して入力される信号や、アンテナ３１によって受信した受信データ等が制御回路基板３７上の制御回路へ入力される。そしてその制御回路は、入力した各種データに基づいて液晶装置１の表示面内に数字、文字、絵柄等といった像を表示し、さらに、アンテナ３１から送信データを送信する。
【００７１】
２． ＜第１実施形態＞
第１実施形態は、ダミー配線層の形状が第１参考例とは異なる。それ以外については、第１参考例と同様に構成されており、その説明を省略する。また、図面において、第１参考例と同様な各部には、第１参考例と同一の符号を付す。
【００７２】
図７は、本実施形態の配線基板における実装構造を示す平面図であり、図８は、図７に描いたＡ−Ａ線に沿った位置における断面図である。これらの図に示されるように、第１実施形態におけるＦＰＣ基板４０２に設けられたダミー配線層４２４には、銅箔が除去されて形成された複数の開口部としてのスリット４２４ａが、ＩＣチップ４５０の長手方向に設けられている。このため、ダミー配線層４２４が設けられた領域は、ＩＣチップ４５０からみて凹凸形状となるので、接着用樹脂１９によるＩＣチップ４５０の密着性が、第１参考例と同様に、向上することとなる。
【００７３】
なお、この第１実施形態にあっては、ダミー配線層４２４に設けられるスリット４２４ａをＩＣチップ４５０の長手方向としたが、短手方向でも良いし、また、長手および短手方向を合わせた十字状としても良いし、さらには、斜方向でも良い。
【００７４】
３． ＜第２実施形態＞
第２実施形態は、ダミー配線層の形状が第１参考例とは異なる。それ以外については、第１参考例と同様に構成されており、その説明を省略する。また、図面において、第１参考例と同様な各部には、第１参考例と同一の符号を付す。
【００７５】
上述した第１実施形態では、ＩＣチップ４５０の密着性は向上する反面、スリット４２４ａの存在によって、ＩＣチップ４５０が実装されている領域においてベースフィルム４１０が露出する面積は増加する。このため、ベースフィルム４１０を浸透する湿気や光量が増加する結果、第１参考例と比べると、ＩＣチップ４５０の信頼性や性能が低下する可能性があるという欠点がある。
【００７６】
そこで、ＩＣチップ４５０の信頼性や性能などを、第１参考例と同様なレベルに確保した上で、ＩＣチップ４５０の密着性を向上させた第２実施形態の回路基板における実装構造について説明する。図９は、この回路基板における実装構造を示す平面図であり、図１０は、図９に描いたＡ−Ａ線に沿った位置における断面図である。これらの図に示されるように、第２実施形態におけるＦＰＣ基板４０４に設けられたダミー配線層４２６には、第１実施形態と同様に、複数のスリット４２６ａが設けられているが、第１実施形態とは異なり、スリット４２６ａにおいて銅箔は除去されていない。すなわち、図１０から明らかなように、スリット４２６ａにおいて胴箔の厚さは薄くなっているが、除去はされていない。
このため、ＩＣチップ４５０が実装されている領域においてベースフィルム４１０が露出している面積は最小限となるので、ベースフィルム４１０を浸透する湿気や光は、ダミー配線層４２６によって、ほとんど阻止される。その結果、第１参考例と同様に、ＩＣチップ４５０の信頼性や性能の低下が防止される。さらに、ダミー配線層４２６が設けられた領域は、ＩＣチップ４５０からみて凹凸形状となるので、接着用樹脂１９によるＩＣチップ４５０の密着性が、第１参考例と同様に、向上することとなる。
【００７７】
なお、このようなダミー配線層４２６は、次のような方法によって形成可能である。例えば、図９においてダミー配線層４２６の領域とスリット４２６ａの領域とを加えた平面形状を持つ胴箔のパターンを形成した後に、スリット４２６ａに相当する部分についてライトエッチングする方法や、逆に、図９においてダミー配線層４２６の領域とスリット４２６ａの領域とを加えた平面形状を持つ胴箔のパターンを形成した後に、スリット４２６ａに相当する部分以外について、メッキによって銅を厚付けする方法などによって形成可能である。
【００７８】
４． ＜第２参考例＞
第２参考例も、本発明についての参考を示すもので、ダミー配線層の形状、半導体側端子および基板側端子の配列、および回路基板が接続される液晶パネルが、第１参考例とは異なる。それ以外については、第１参考例と同様に構成されており、その説明を省略する。また、図面において、第１参考例と同様な各部には、第１参考例と同一の符号を付す。
【００７９】
図１１は、本参考例に係る液晶装置１を示す分解斜視図である。この液晶装置１は、液晶パネル２に回路基板３を接続することによって形成される。また、必要に応じて、バックライト等といった照明装置、その他の付帯機器が液晶パネル２に付設される。
【００８０】
液晶パネル２は、シール材４によって接着された一対の基板６ａ及び６ｂを有し、それらの基板間に形成される間隙、いわゆるセルギャップに、例えばＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶が封入されて形成されている。基板６ａ及び６ｂは一般には透光性材料、例えばガラス、合成樹脂等によって形成される。基板６ａ及び６ｂの外側表面には偏光板８が貼着されている。
【００８１】
一方の基板６ａの内側表面には電極７ａが形成され、他方の基板６ｂの内側表面には電極７ｂが形成される。これらの電極はストライプ状または文字、数字、その他の適宜のパターン状に形成される。また、これらの電極７ａ及び７ｂは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等といった透光性導電材料によって形成される。
【００８２】
一方の基板６ａは他方の基板６ｂから張り出す張出し部を有し、その張出し部に複数の接続端子９が形成されている。これらの接続端子９は、基板６ａ上に電極７ａを形成するときにそれと同時に形成され、例えばＩＴＯによって形成される。
これらの接続端子９には、電極７ａから一体に延びるもの及び導通材（図示せず）を介して電極７ｂに接続されたものが含まれる。
【００８３】
なお、電極７ａ，７ｂ及び接続端子９は、実際には極めて狭い間隔で多数本が基板６ａ上及び基板６ｂ上に形成されるが、図１１では、構造を分かり易く示すためにそれらの間隔を拡大して模式的に示し、さらにそれらのうちの数本を図示することにして他の部分を省略してある。また、接続端子９と電極７ａとのつながり状態及び接続端子９と電極７ｂとのつながり状態も図１１では省略してある。
【００８４】
回路基板３は、配線基板１３上の所定位置に半導体チップとしての液晶駆動用ＩＣチップ１１を実装し、さらに配線基板１３上の他の所定位置にチップ部品１８を実装することによって形成される。配線基板１３は、例えばポリイミド等といった可撓性の基材としてのベース基板１５の上にＣｕ等によって配線パターン１６を形成することによって作製される。
【００８５】
この配線パターン１６は、接着剤層によってベース基板１５の上に固着しても良いし、スッパタリング法、ロールコート法等といった成膜法を用いてベース基板１５の上に直接に固着しても良い。なお、配線基板１３は、エポキシ基板のように比較的硬質で厚さの厚い基板の上にＣｕ等によって配線パターン１６を形成することによっても作製できる。
【００８６】
配線基板１３として可撓性の基材（ベース基板１５）を用いた配線基板１３の上に実装部品を実装すればＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式の回路基板が構成される。他方、配線基板１３として硬質の基材（ベース基板）を用いた配線基板の上に実装部品を実装すればＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）方式の回路基板が構成される。
【００８７】
図１１において、配線パターン１６には、回路基板３の１側辺部に形成される出力用端子１６ａ及びそれに対向する側辺部に形成される入力用端子１６ｂが含まれる。また、配線パターン１６のうち液晶駆動用ＩＣチップ１１を装着するための領域にある部分は基板側端子１７を構成する。
【００８８】
液晶駆動用ＩＣチップ１１は、その接合面すなわち能動面に、半導体側端子としての複数のバンプ１４を有する。この液晶駆動用ＩＣチップ１１は接合剤としての異方性導電膜１２によってベース基板１５上の所定位置に実装される。そして、チップ部品１８は半田付けによってベース基板１５上の他の所定位置に実装される。ここで、チップ部品１８としては、コンデンサ、抵抗等といった受動部品や、コネクタ等といった電子要素が考えられる。
【００８９】
異方性導電膜１２は、図１２に示すように、接着用樹脂１９の中に複数の導電性粒子２１を混合することによって形成される。液晶駆動用ＩＣチップ１１は異方性導電膜１２内の接着用樹脂１９によってベース基板１５に固着され、また、液晶駆動用ＩＣチップ１１のバンプ１４が異方性導電膜１２内の導電性粒子２１によって配線パターン１６の基板側端子１７に導電接続される。
【００９０】
図１２に示す回路基板３を作製する際には、まず、ベース基板１５の上に所定パターンの配線パターン１６を形成して配線基板１３を作製し、次に異方性導電膜１２を間に挟んで液晶駆動用ＩＣチップ１１を配線基板１３の所定位置に載せた状態でその液晶駆動用ＩＣチップ１１を加熱圧着して異方性導電膜１２中の接着用樹脂１９を溶融状態として、これにより、液晶駆動用ＩＣチップ１１を配線基板１３上に実装する。
【００９１】
その後、配線基板１３上においてチップ部品１８（図１１参照）を実装する位置に、印刷、ディスペンス等によって半田をパターニングし、さらにその半田パターンの上にチップ部品１８を載せ、そしてその状態の配線基板１３を２００℃〜２５０℃に加熱した高温炉の炉内へ短時間挿入して加熱し、さらにその炉から出して冷却する。
【００９２】
このときの挿入時間は、半田を溶融させるのに十分な、できるだけ短い時間である。半田に関する以上の一連の処理、いわゆる半田リフロー処理が終了すると、既に液晶駆動用ＩＣチップ１１が実装されている配線基板１３上の所定位置にチップ部品１８が半田付けによって実装された状態となる。
【００９３】
ここで、ＩＣチップ１１を配線基板１３に実装する工程と、チップ部品を配線基板１３に実装する工程とは、順番が逆になってもよい。すなわち、チップ部品１８を配線基板１３に実装した後に、ＩＣチップ１１を配線基板１３に実装するようにしてもよい。
【００９４】
以上のようにして構成された回路基板３は、図１２において、異方性導電膜２２によって液晶パネル２の基板６ａの張出し部に接続される。異方性導電膜２２は、異方性導電膜１２と同様に接着用樹脂及びそれに混入された導電性粒子によって形成されており、図１２に示すように、その接着用樹脂によって回路基板３と基板６ａとが固着され、そして、導電性粒子によって回路基板側の出力用端子１６ａと基板側の接続端子９とが導電接続される。
【００９５】
さらに、回路基板３においては、ベース基板１５の表面のうち液晶駆動用ＩＣチップ１１が実装される領域内であって基板側端子１７よりも内側部分にダミー配線層２３Ａが設けられている。これらのダミー配線層２３Ａは、図１３に示すように、左右の一方向に沿って互いに平行に並べられた独立した複数の線分パターン（ＩＣチップ１１の短辺に平行な複数の線分パターン）によって形成されている。これらの線分パターンの間には外側へ向けて開放された開放部２４が形成されている。
【００９６】
このダミー配線層２３Ａは、専用の工程を経て独自に形成することもできるが、本参考例では、基板側端子１７や配線パターン１６を周知のパターニング法、例えばフォトリソグラフィ−法によって形成する際に、同じ材料、例えばＣｕ等によって同時に形成する。また、Ｃｕ等によって形成される基板側端子１７の表面にはＮｉメッキ、Ａｕメッキ、Ｓｎメッキ、ハンダメッキ等が施されることがあるが、その場合には、ダミー配線層２３Ａの表面にも同じメッキが付けられる。
【００９７】
なお、上記のメッキ処理に際し、参考例としてのダミー配線層２３Ａは互いに電気的に絶縁された線分パターンによって形成されているので、電解メッキ処理を用いることは難しく、よってダミー配線層２３Ａに対するメッキ処理は電解メッキ処理でなく無電解メッキ処理によって行う必要がある。
【００９８】
ダミー配線層２３ＡはＣｕ等の金属をベースとしてその表面にＮｉメッキ、Ａｕメッキ等といったメッキが付けられた構造なので、ポリイミド等によって形成されるベース基板１５に比べて異方性導電膜１２内の接着用樹脂に対する接着性が高い。また、ダミー配線層を設けたことでベース基板側の接合剤の接着面積が大きくなったことによっても接着力が向上する。それに加えて、ダミー配線層はベース基板側からの湿度の浸入を防ぎ、経時変化による接合剤の接着力の低下を抑えることができる。したがって、ベース基板１５のうち液晶駆動用ＩＣチップ１１が実装される領域内にダミー配線層２３Ａを設ければ、異方性導電膜１２とベース基板１５との間の接着力、すなわち液晶駆動用ＩＣチップ１１とベース基板１５との間の接着力が強くなり、その結果、ベース基板１５に対する液晶駆動用ＩＣチップ１１の接続信頼性が向上する。
【００９９】
また、ダミー配線層２３Ａには開放部２４が形成されるので、異方性導電膜１２をベース基板１５へ加熱圧着したとき、押し付けられた異方性導電膜１２の一部はそれらの開放部２４を通して外側へ流れ出る。これにより、異方性導電膜１２に残留応力が生じることを低減でき、また、異方性導電膜１２の厚さを均一にすることができる。その結果、ベース基板１５の歪みも無くなりその残留応力も低減できる。
【０１００】
５． ＜第３参考例＞
第３参考例は、ダミー配線層の形状が第２参考例とは異なる。それ以外については、第２参考例と同様に構成されており、その説明を省略する。また、図面において、第２参考例と同様な各部には、第２参考例と同一の符号を付す。
【０１０１】
図１４は、本参考例の回路基板を液晶駆動用のＩＣチップ１１が実装される前の状態として示す部分平面図である。本参考例のダミー配線層２３Ｂは、蛇行しながら一方向（すなわち、図の左右方向）へ延びる１本の連続パターンによって形成される。このダミー配線層２３Ｂも、外側へ向けて開放される開放部２４を有する。このダミー配線層２３Ｂは１本のつながったパターンであるので、この表面にメッキを付ける場合は、電解メッキ処理を利用することができる。
【０１０２】
このダミー配線層２３Ｂによっても、異方性導電膜１２とベース基板１５との間の接着力、すなわち液晶駆動用ＩＣチップ１１とベース基板１５との間の接着力が強くなり、その結果、ベース基板１５に対する液晶駆動用ＩＣチップ１１の接続信頼性が向上する。
【０１０３】
また、ダミー配線層２３Ｂにも開放部２４が形成されるので、異方性導電膜１２をベース基板１５へ加熱圧着したとき、押し付けられた異方性導電膜１２は外側へ流れ出て異方性導電膜１２に残留応力が生じることを低減でき、また、異方性導電膜１２の厚さを均一にすることができる。その結果、ベース基板１５の歪みも無くなりその残留応力も低減できる。
【０１０４】
６． ＜第４参考例＞
第４参考例は、ダミー配線層の形状が第２参考例とは異なる。それ以外については、第２参考例と同様に構成されており、その説明を省略する。また、図面において、第２参考例と同様な各部には、第２参考例と同一の符号を付す。
【０１０５】
図１５は、本参考例の回路基板を液晶駆動用のＩＣチップ１１が実装される前の状態として示す部分平面図である。本参考例のダミー配線層２３Ｃは、一方向（すなわち、図の左右方向）に沿って互いに平行に並べられた複数の線分パターン２６（第１線分領域）と、それらの線分パターン２６を横切ってその一方向へ延びる直線パターン２７（第２線分領域）との組み合わせによる連続パターンとして形成される。このダミー配線層２３Ｃも、外側へ向けて開放する開放部２４を有する。このダミー配線層２３Ｃも１本のつながったパターンであるので、この表面にメッキを付ける場合は、電解メッキ処理を利用することができる。
【０１０６】
このダミー配線層２３Ｃによっても、異方性導電膜１２とベース基板１５との間の接着力、すなわち液晶駆動用ＩＣチップ１１とベース基板１５との間の接着力が強くなり、その結果、ベース基板１５に対する液晶駆動用ＩＣチップ１１の接続信頼性が向上する。
【０１０７】
また、ダミー配線層２３Ｃにも開放部２４が形成されるので、異方性導電膜１２をベース基板１５へ加熱圧着したとき、押し付けられた異方性導電膜１２は外側へ流れ出て異方性導電膜１２に残留応力が生じることを低減でき、また、異方性導電膜１２の厚さを均一にすることができる。その結果、ベース基板１５の歪みも無くなりその残留応力も低減できる。
【０１０８】
７． ＜変形例＞
ここで、前述した実施形態に適用可能な変形例について説明する。下記の各変形例においては前述した各実施形態と異なる点のみ記載して説明する。
【０１０９】
７．１ 前述した実施形態においては、液晶パネルとして、二端子型スイッチング素子であるＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）を用いたアクティブマトリクス型の駆動方式を用い電気光学特性がＴＮ型の液晶を封入した液晶パネル、および、単純マトリクス駆動を用い電気光学特性がＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶を封入した液晶パネルを示した。しかしながら、液晶パネルとしては、これに限らず、駆動方式で言えば、スタティック駆動型の液晶パネル、また、三端子型スイッチング素子例えばＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）あるいは二端子型スイッチング素子例えばＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）を用いたアクティブマトリックス型の液晶パネル、電気光学特性で言えば、ゲストホスト型、相転移型、強誘電型、メモリ性を有する双安定性のネマティック液晶を用いたＢＴＮ型など、種々のタイプの液晶パネルを用いることができる。
【０１１０】
７．２ さらに、本発明に用いられる平面表示パネルは液晶パネルに限らず、他の平面表示パネル、例えば、ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示パネルや、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）表示パネル、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）パネルなどであってもよい。
【０１１１】
７．３ また、前記各実施形態においては、回路基板に駆動回路としての半導体装置が実装され、その回路基板が平面表示パネルに接続された例を示した。しかしながら、平面表示パネルに接続される本発明の回路基板には、駆動回路の半導体装置、画像信号処理回路の半導体装置、または他の回路の半導体装置などの少なくともいずれかが実装された回路基板であってもよい。
【０１１２】
７．４ さらに、前記各実施形態においては、本発明に係る回路基板を液晶装置の構成要素として用いる場合を示したが、本発明に係る回路基板は液晶装置以外の任意の機器の構成要素として用いることができる。
【０１１３】
７．５ そして、上記各実施形態においては、本発明に係る回路基板を用いた表示装置を組み込んだ電子機器の例として、プロジェクタおよび携帯電話機を示した。しかしながら、本発明に係る回路基板を用いた表示装置を組み込んだ電子機器としては、それらの他に、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、ページャ、テレビ電話、ＰＯＳ（Ｐｏｉｎｔ ｏｆ Ｓａｌｅｓ）端末、タッチパネルを備えた装置等などが挙げられる。
【０１１４】
７．６ 本発明は前述した各実施形態に限定されるものではなく、本発明の要旨の範囲内または特許請求の範囲の均等範囲内で各種の変形実施が可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る回路基板を示す平面図である。
【図２】図１に描いたＡ−Ａ線に沿った位置における断面図である。
【図３】図１および図２に示した構造を持つ２枚のＦＰＣ基板と、液晶パネルとを示す分解斜視図である。
【図４】第１実施形態に係る液晶パネルの構成を示す部分破断斜視図である。
【図５】第１実施形態に係る液晶装置を適用した電子機器の一例である液晶プロジェクタの構成を示す断面図である。
【図６】第１実施形態に係る液晶装置を適用した電子機器の他の一例である携帯電話機を示す外観図である。
【図７】第２実施形態に係る回路基板を示す平面図である。
【図８】図７に描いたＡ−Ａ線に沿った位置における断面図である。
【図９】第３実施形態に係る回路基板を示す平面図である。
【図１０】図９に描いたＡ−Ａ線に沿った位置における断面図である。
【図１１】第４実施形態に係る液晶装置を示す分解斜視図である。
【図１２】第４実施形態に係る液晶装置を示す部分断面図である。
【図１３】第４実施形態の回路基板をＩＣチップ１１が実装される前の状態として示す部分平面図である。
【図１４】第５実施形態の回路基板をＩＣチップ１１が実装される前の状態として示す部分平面図である。
【図１５】第６実施形態の回路基板をＩＣチップ１１が実装される前の状態として示す部分平面図である。
【図１６】従来の回路基板を示す断面図である。
【符号の説明】
１ 液晶装置
２，１００ 液晶パネル
３ 回路基板
６ａ，６ｂ 基板
９ 接続端子
１０ 液晶装置 １１ 液晶駆動用ＩＣチップ（半導体チップ）
１２ 異方性導電膜
１３ 配線基板
１４ バンプ（半導体側端子）
１５ ベース基板（基材）
１７ 基板側端子
１９ 接着用樹脂（樹脂封止部）
２１ 導電性粒子
２３Ａ，２３Ｂ，２３Ｃ，４２２、４２４ ダミー配線層
２４ 開放部
２６ 線分パターン（第１線分領域）
２７ 直線パターン（第２線分領域）
３０ 携帯電話機（電子機器）
２００ 素子基板
２０６ 端子（接続端子）
３００ 対向基板
４００ ＦＰＣ基板（配線基板）
４１０ ベースフィルム（基材）
４２０ａ 入力配線（基板側端子）
４２０ｂ 出力配線（基板側端子）
４５０ ＩＣチップ（半導体チップ）
１１００ プロジェクタ（電子機器）
【発明の属する技術分野】
本発明は、半導体チップをベース基板上にフリップチップ実装し形成された回路基板ならびにこの回路基板を用いた表示装置および電子機器に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
近年、基板の小型薄型軽量化や、折り曲げ可能な構造への適応、ロール・トゥー・ロールによる高生産性の実現などの理由から、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）基板にＩＣチップなどの電子部品を直接実装する技術が用いられるようになってきた。しかも、この技術では、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術のようにインナーリードを必要としないので、銅箔が薄くて済み、配線の微細ピッチ化が容易である。
【０００３】
図１６は、ＦＰＣ基板に電子部品が実装された場合の従来構造を示す断面図である。この図に示されるように、ＩＣチップ４５０の入力電極４５０ａとベースフィルム４１０に予め形成された入力配線４２０ａとは接着用樹脂１９中に分散する導電性粒子２１を介して電気的に接合され、同様に、ＩＣチップ４５０の出力電極４５０ｂとベースフィルム４１０に予め形成された出力配線４２０ｂとは接着用樹脂１９中に分散する導電性粒子２１を介して電気的に接合されている。
【０００４】
しかしながら、ＦＰＣ基板の基材であるベースフィルム４１０には、一般的に水分が浸透しやすいＰＩ（ポリイミド）などの有機系フィルムが用いられるため、実装面の反対側（図において下側）からベースフィルム４１０を浸透してきた湿気がＩＣチップ４５０の配線形成面に到達し、これにより当該ＩＣチップの信頼性が低下したり、あるいは、ベースフィルム４１０を透過してきた光による光リークにより、ＩＣチップの性能が低下する、という欠点があった。そして、この欠点は、ベースフィルム４１０を薄くすると、より顕著となる。
【０００５】
また、ＦＰＣ基板の基材であるベースフィルム４１０には、表面濡れ性の低いポリイミドなどが用いられることが一般的であるため、接着用樹脂の接合強度が極めて弱い。
【０００６】
さらに、ベースフィルム４１０、ＩＣチップ４５０、および接着用樹脂１９の各材料の熱膨張係数の違い等の影響で、経時的に接着界面に応力が集中し更に接着力が低下し、ＩＣチップ４１０の電極とＦＰＣ基板の配線との間の接続不良が発生し易いという問題があった。特に、ベースフィルムがポリイミド等の可撓性を有する薄い材料の場合には、ベースフィルム側より湿度の浸入があり、より接着力の低下が生じ、ＩＣチップ４１０の電極とＦＰＣ基板の配線との接続不良が発生し易いという問題がより一層顕著であった。
【０００７】
本発明は、上記のような点に鑑みてなされたものであって、その目的は、接着用樹脂を用いて半導体チップをベース基板上に実装した構造の回路基板において、少なくとも下記のいずれかの課題を解決することができる回路基板ならびにそれを用いた表示装置および電子機器を提供することにある。
【０００８】
１） ベース基板に対する接着用樹脂の接着力を向上させる。
【０００９】
２） 半導体チップと配線基板との電気的な接続信頼性を向上させる。
【００１０】
３） 半導体チップの性能や信頼性の低下を防止する。
【００１１】
４） ベース基板側から接着領域への湿気の侵入を低減する。
【００１２】
【課題を解決するための手段】
（１） 本発明に係る回路基板は、
絶縁性を有する基材、および、前記基材上に設けられ表面がメッキされた複数の基板側端子を有する配線基板と、
複数の半導体側端子を備え、前記半導体側端子が前記基板側端子に電気的に接続され、前記配線基板に接着用樹脂により実装された半導体チップとを有し、
前記配線基板は、前記半導体チップが実装される領域内であって前記基板側端子より内側の領域に、前記基板側端子および前記半導体側端子とは絶縁されたダミー配線層を備えており、
前記ダミー配線層は表面がメッキされており、１つの連続した形状に形成されており、
前記配線基板は、前記半導体チップの辺に沿った方向に配列された前記複数の基板側端子を備えており、
前記ダミー配線層は、前記複数の基板側端子の配列方向に沿った方向に延びる複数のスリットを有し、
前記ダミー配線層及び前記複数のスリットは、前記半導体チップと重なる領域からその外側まで延在している。
【００１３】
本発明によれば、半導体チップの実装面とは反対側の面から、基材を通して浸透する湿気の少なくとも一部がダミー配線層によって阻止される。したがって、配線基板に半導体チップが実装された領域の基板側端子や半導体側端子などが、湿気によって信頼性の低下を起こす可能性が低減される。半導体チップを配線基板に実装する場合、その実装領域においては、基板側端子、半導体側端子、および配線パターンが狭いピッチになっていることが多く、湿気などの影響を受けてショートや疑似ショートの発生が起きがちである。本発明の回路基板においては、そのような問題の発生を低減することができる。
【００１４】
また、半導体チップにおいては、光の侵入によって電流リークが発生し得る。
しかしながら、ダミー配線層によって、基材を通して侵入する光量が削減されるので、そのような電流リークに伴う半導体チップの性能低下を抑制することができる。
また、ダミー配線層はその表面がメッキされていることにより、接着用樹脂に対する接着性が高くなる。また、特にこれを製造する際、基板側端子の表面に形成するメッキと同じメッキをダミー配線層に形成することができる。
さらに、前記ダミー配線層は１つの連続した形状に形成されているので、その表面にメッキをする際、電解メッキ処理を利用することができる。
【００１５】
（２） 本発明に係る回路基板は、前記半導体側端子と前記基板側端子とが電気的に接続された部分を封止し、前記半導体チップを前記配線基板に接合する、樹脂封止部をさらに有する。
【００１６】
本発明によれば、基材の表面のうち半導体チップが実装される領域内であって、基板側端子よりも内側部分に、ダミー配線層を設けることで配線基板に対する樹脂封止部の接着面積を大きくでき、それによって接着力を向上させることができる。その結果、配線基板に対する樹脂封止部の接着力が高くなり、半導体側端子と基板側端子との接続信頼性を向上することができる。さらに、ダミー配線層がベース基板側からの湿度の浸入を防ぐため、経時変化による樹脂封止部の接着力の低下を抑えることができる。さらにそのダミー配線層は樹脂封止部に対する接着性が基材よりも高い材料によって形成できるため、配線基板に対する樹脂封止部の接着力を高めることができる。
【００１７】
（３） 本発明に係る回路基板は、
前記樹脂封止部が、樹脂に導電性粒子が分散して混入された異方性導電膜により形成され、
前記半導体側端子と前記基板側端子とは、前記導電性粒子によって電気的に接続される。
【００１８】
このように異方性導電膜によって半導体チップと配線基板とを接合すると、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装における接合工程とモールド工程との２つの工程に相当する工程を、１つの工程として行うことができ、製造工程を短縮できる利点がある。
【００１９】
（４） 本発明に係る回路基板は、前記ダミー配線層が前記基板側端子と同じ材料によって形成されている。
【００２０】
例えば、基板側端子がＣｕ（銅）を用いて形成される場合には、その基板側端子と同時にダミー配線層をＣｕによって形成する。また、基板側端子が、Ｃｕの表面にＮｉメッキや、Ａｕメッキ等を施して形成される場合には、ダミー配線層もＣｕの表面に同じメッキ処理を施して形成する。
【００２１】
これによって、ダミー配線層と基板側端子とを同時に形成することが可能となり、回路基板の製造工程を単純化できる。
【００２２】
（５） 本発明に係る回路基板は、前記基材が可撓性を有する材料によって形成されている。
【００２３】
例えば、基材を、ポリイミド等のように可撓性を有する材料によって形成する。可撓性を有する薄い材料によって基材を形成する場合には、基材が外部応力によって変形し易い。そのため、樹脂封止部によって半導体チップを配線基板に接合した場合には、基材と樹脂封止部の接着界面に局部的に応力が集中して接着力が低下し、半導体側端子と基板側端子との接続不良が発生し易い。また、基材がポリイミド等の薄い材料である場合には、基材側からの湿気の浸入によって、接着力の低下が生じ、時間が経過するにしたがって電極端子間の接続不良が発生し易い。したがって、このような可撓性を有する基材を用いた配線回路に接合剤を用いて半導体チップを実装した回路基板において、本発明のように基材の表面のうち半導体チップが実装される領域内であって基板側端子よりも内側部分にダミー配線層を設ければ、基材に対する樹脂封止部の接着力が向上し、半導体側端子と基板側端子との接続信頼性を高めることができる。
【００２４】
（６） 本発明に係る回路基板は、前記基材と、前記ダミー配線層および前記基板側端子とが、接着層を介さずに直接接合されている。
【００２５】
このように接着層を介さないで、基材に直接、ダミー配線層および基板側端子を形成すると、接着剤による電流リークの減少や、接着剤の膨潤防止、配線基板の可撓性向上などを図ることが可能となる。
【００３１】
（７） 本発明に係る回路基板は、（１）ないし（６）のいずれかにおいて、前記ダミー配線層は、複数の開口部である前記複数のスリットを有する。
【００３２】
本発明によれば、半導体チップが実装される領域において、穴のあいたダミー配線層が基材の表面に形成されている。したがって、樹脂封止部によって半導体チップを配線基板に接合した場合には、配線基板と樹脂封止部の接合界面が凹凸状となり、樹脂封止部と配線基板の接合力に機械的噛み合いによる強度向上が加わるため、接合の信頼性が大幅に改善される。
【００３６】
（８） 本発明に係る回路基板は、（１）ないし（６）のいずれかにおいて、前記ダミー配線層は、該ダミー配線層の他の領域より配線層の厚さが薄い凹部である前記複数のスリットを有する。
【００３７】
本発明によれば、樹脂封止部によって半導体チップを配線基板に接合した場合には、配線基板と樹脂封止部の接合界面が凹凸状となり、樹脂封止部と配線基板の接合力に機械的噛み合いによる強度向上が加わるため、接合の信頼性が改善される。
【００３８】
（９） 本発明に係る表示装置は、絶縁性を有する基材、及び、前記基材上に設けられた複数の表面がメッキされた基板側端子を有する配線基板と、複数の半導体側端子を備え、前記半導体側端子が前記基板側端子に電気的に接続され、前記配線基板に接着用樹脂により実装された半導体チップとを有した回路基板と、
前記回路基板が電気的に接続された接続端子を備える平面パネルとを備え、
前記配線基板は、前記半導体チップが実装される領域内であって前記基板側端子より内側の領域に、前記基板側端子および前記半導体側端子とは絶縁されたダミー配線層を備えており、
前記ダミー配線層は表面がメッキされており、１つの連続した形状に形成されており、
前記配線基板は、前記半導体チップの辺に沿った方向に配列された前記複数の基板側端子を備えており、
前記ダミー配線層は、前記複数の基板側端子の配列方向に沿った方向に延びる複数のスリットを有し、
前記ダミー配線層及び前記複数のスリットは、前記半導体チップと重なる領域からその外側まで延在している。
【００３９】
（１０） 本発明に係る表示装置は、（９）において、
前記平面パネルが、対向する一対の基板と、前記一対の基板の間に封入された液晶と、を有する液晶パネルであり、
前記接続端子は前記一対の基板の少なくとも一方に形成されている。
【００４０】
（１１） 本発明に係る電子機器は、（９）または（１０）に記載の表示装置を表示手段として有する。
【００４１】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照しながら、さらに具体的に説明する。
【００４２】
１． ＜第１参考例＞
１．１ 回路基板
まず、本発明についての参考を示す、第１参考例にかかる回路基板における実装構造について説明する。図１は、この回路基板の一部を示す平面図であり、図２は、図１に描いたＡ−Ａ線に沿った位置における断面図である。これらの図において、配線基板としてのＦＰＣ（Flexible Printed Circuit）基板４００は、第１に、絶縁性および可撓性を有する基材としてのベースフィルム４１０の両面にスパッタや蒸着などによって銅薄膜を形成し、第２に、この銅薄膜を、既知のフォトリソグラフィ技術やエッチングなどによって、所定の形状にパターニングし、第３に、パターニングした銅薄膜の上に銅メッキをほどこしたものである。また、ＦＰＣ基板４００として、銅箔にポリイミドの前駆体であるポリアミック酸を塗布した後、これを加熱重合してポリイミド化し、このポリイミドをベースフィルム４１０として配線基板を形成したものを用いても良い。
【００４３】
なお、ＦＰＣ基板４００としては、ベースフィルム４１０の両面に銅箔を接着剤によってラミネートし、この後、所定の形状にパターニングしたものを用いても良いが、上述のように、ベースフィルム４１０に配線パターンを直接形成したものの方が、隣接する配線パターンにおいて接着剤による電流リークがなくなる点や、接着剤の膨潤が発生しない点、さらにはＦＰＣ基板４００の可撓性が向上する点などにおいて有利である。
【００４４】
また、基材であるベースフィルム４１０としては、ポリイミドのほかに、例えば、ポリエチレンテレフタレートやポリエステルなどの他の有機系フィルムを用いても良い。一方、ＦＰＣ基板４００に形成される配線パターンには、入力配線４２０ａや、出力配線４２０ｂ、ダミー配線層４２２などが含まれる。
【００４５】
一方、直方体形状のＩＣチップ４５０（半導体チップ）は、その一面の周縁部分に、半導体側端子としての、入力電極４５０ａおよび出力電極４５０ｂを複数備えるとともに、入力電極４５０ａおよび出力電極４５０ｂが形成された面を下側にしてＦＰＣ基板４００に実装される。各入力電極４５０ａおよび各出力電極４５０ｂは、例えばＡｕなどからなるバンプ（突起電極）を予め備えて形成されている。このＩＣチップ４５０とＦＰＣ基板４００への接合においては、まず、ＩＣチップ４５０がＦＰＣ基板４００の所定位置に、エポキシ等の接着用樹脂１９に導電性粒子２１を均一に分散させたフィルム状の異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ： ＡＣＦ）を挟んで載置される。その後、ＩＣチップ４５０は加熱された状態でＦＰＣ基板４００に押し付けられ、加圧、加熱された異方性導電膜を介してＦＰＣ基板４００に接合される。このようにして、配線基板としてのＦＰＣ基板４００に、半導体チップとしてのＩＣチップ４５０が実装された回路基板が形成される。
【００４６】
この実装においては、図２に示されるように、入力電極４５０ａは入力配線４２０ａ（基板側端子）に、出力電極４５０ｂは出力配線４２０ｂ（基板側端子）に、それぞれ、エポキシ樹脂や光硬化性樹脂等の接着用樹脂１９中に適切な割合で分散させた導電性粒子２１を介して電気的に接続されることとなる。なお、前記入力配線４２０ａ（基板側端子）や出力配線４２０ｂ（基板側端子）には、後述するようにその表面にメッキがなされている。ここで、接着用樹脂１９は、ＩＣチップ４５０において入力電極４５０ａおよび出力電極４５０ｂが形成された面を、湿気や、汚染、応力などから保護し、ＩＣチップ４５０をＦＰＣ基板４００に接合する、樹脂封止部を兼ねている。
【００４７】
このように異方性導電膜によってＩＣチップ４５０とＦＰＣ基板４００とを接合すると、従来のＴＡＢ実装における、接合工程とモールド工程とを、１つの工程として行うことができ、製造工程を短縮できる利点がある。
【００４８】
ところで、本参考例におけるダミー配線層４２２は、基板側端子である、入力配線４２０ａおよび出力配線４２０ｂのいずれにも接触しないように、ＩＣチップ４５０が実装される領域において形成され、図１および図２に示すように、１つの連続した形状に形成され、かつ複数の開口部４２２ａを備えて形成されている。このため、ＩＣチップ４５０が実装されている領域においては、表面が平滑なベースフィルム４１０が露出している面積が低減し、開口部４２２ａが複数存在するダミー配線層４２２が存在する。したがって、ベースフィルム４１０と接着用樹脂１９の接着強度に加えて、ドット状のダミー配線層４２２による機械的噛み合い構造による強度の向上がもたらされることによって、接着用樹脂１９と配線基板４００との接合強度は、格段に向上している。なお、前記ダミー配線層４２２は、後述するようにその表面にメッキがなされている。
【００４９】
また、ダミー配線層４２２の存在によって、ＩＣチップ４５０が実装される領域において、銅箔が存在しないことによってベースフィルム４１０が露出している面積が最小限となる。したがって、図２においてベースフィルム４１０の下側から浸透する湿気は、ダミー配線層４２２によって阻止されて、樹脂封止部である接着用樹脂１９にまでほとんど浸透しない。それによって、ＩＣチップ４５０の信頼性低下が防止される。また、湿気と同様に、図においてベースフィルム４１０の下側から侵入する光も、ダミー配線層４２２によってほとんど遮断されて、ＩＣチップ４５０の電極形成面（配線形成面）に侵入しないので、光電流リークによるＩＣチップ４５０の性能低下も防止される。
【００５０】
なお、上記参考例において、入力電極４５０ａと入力配線４２０ａとの接合、および、出力電極４５０ｂと出力配線４２０ｂとの接合は、それぞれ接着用樹脂１９中に分散する導電性粒子２１、すなわち異方性導電膜を介して行うこととしたが、他の接合形態でも良い。例えば、入力配線４２０ａおよび出力配線４２０ｂを形成する銅箔にＡｕメッキを施して、入力電極４５０ａおよび出力電極４５０ｂのＡｕバンプとの間でＡｕ−Ａｕ接合としても良い。また、入力配線４２０ａおよび出力配線４２０ｂを形成する銅箔に錫メッキをほどこし、これとＩＣチップ４５０の入力電極４５０ａおよび出力電極４５０ｂのＡｕバンプとを接触加熱することにより、Ａｕ-Ｓｎ共晶結合してもよい。さらに、入力配線４２０ａおよび出力配線４２０ｂを形成する銅箔を半田接合が可能なパターンとするとともに、ＩＣチップ４５０の入力電極４５０ａおよび出力電極４５０ｂにおけるバンプの材質を半田として、半田−半田接合としても良い。このような接合においては、樹脂封止部としての封止材を用いてＩＣチップ４５０をモールドすることになる。
【００５１】
また、ＦＰＣ基板４００に実装されるのはＩＣチップ４５０に限られない。例えば、ＦＰＣ基板４００に実装された場合に、ベースフィルム４１０を通して浸透してくる湿気や光による影響を受ける可能性のある素子であれば、他の能動素子や非能動素子でも良い。
【００５２】
さらに、導電性粒子２１を分散させた接着用樹脂１９を、ＩＣチップ４５０の入力電極４５０ａおよび出力電極４５０ｂに集中させて、入力電極４５０ａと入力配線４２０ａ、および、出力電極４５０ｂと出力配線４２０ｂをそれぞれ接合した後、これらの接合部分を樹脂封止部としての封止材によりモールドするようにしても良い。
【００５３】
くわえて、上記ダミー配線層４２２は、配線としては用いられていないため、その電位が定まっていないと、容量成分が発生して好ましくない。このため、実際には、接地レベルの配線に接続するのが望ましい。
【００５４】
１．２ 表示装置
上述のように、ＦＰＣ基板４００にＩＣチップ４５０を実装すると、その工程に要する時間は、ワイヤボンディングと比較して、ＩＣチップ４５０の接続電極の個数によらずに一定となる。このため、ＩＣチップ４５０の電極個数が極めて多数である場合に、その生産性が著しく向上する。ここで、電極個数が極めて多数であるＩＣチップとしては、例えば、表示装置におけるデータ線または走査線を駆動する駆動回路（ドライバ）が挙げられる。そこで、このような実装構造の応用例として、このようなドライバが実装されたＦＰＣ基板を用いた液晶装置について説明することとする。
【００５５】
図３に示されるように、この液晶装置１は、おもに、液晶パネル１００と、この液晶パネル１００に接合される２枚のＦＰＣ基板４００Ｘ、４００Ｙと、これらのＦＰＣ基板４００Ｘ、４００Ｙに接続される制御回路基板（図示せず）を含んで構成される。このうち、液晶パネル１００は、複数のデータ線等が形成された素子基板２００と、複数の走査線等が形成された対向基板３００とを、各端子領域２１６，３１６を外部に突出させ、かつ、互いに電極形成面を対向させた状態で貼り合わせた構造となっている。
【００５６】
詳細には、図４に示されるように、素子基板２００のうち、対向基板３００との対向面には、マトリクス状に配置された複数の画素電極２３４と、列方向に延在するデータ線（信号線）２１２とがそれぞれ形成されるとともに、１列分の画素電極２３４の各々が、１本のデータ線２１２にそれぞれＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）素子２２０を介して接続されている。ここで、ＴＦＤ素子２２０は、基板側からみると、第１金属膜２２２と、この第１金属膜２２２を陽極酸化した酸化膜２２４と、第２金属膜２２６とから構成されて、金属／絶縁体／金属のサンドイッチ構造となっている。このため、ＴＦＤ素子２２０は、正負双方向のダイオードとしてのスイッチング特性を有することになる。
【００５７】
一方、対向基板３００のうち、素子基板２００との対向面には、走査線３１２が、データ線２１２とは直交する行方向に延在し、かつ、画素電極２３４の対向電極となるように配列し、また、カラーフィルタは、図示が省略されているが、各画素電極２３４に対応して設けられている。このため、１つの画素に対応する液晶セルは、画素電極２３４と、対向電極である走査線３１２と、これら両基板の間に充填された液晶を含んで構成されることとなる。
【００５８】
そして、素子基板２００と対向基板３００とは、基板周辺に沿って塗布されるシール材と、適切に散布されたスペーサとによって、一定のギャップ（間隙）を保っており、この閉空間に、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶が封入されている。くわえて、素子基板２００および対向基板３００の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光板がそれぞれ設けられる（いずれも図示省略）。ただし、高分子中に液晶を微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる。また高分子分散型液晶を用いると、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００５９】
このような構成にあっては、データ線２１２と走査線３１２とは、その交差部分において、電気的に、液晶層とＴＦＤ素子２２０との直列接続を介して結合した状態となる。このため、走査線３１２に印加される走査信号とデータ線２１２に印加されるデータ信号とによって、ＴＦＤ素子２２０にしきい値以上の電圧が印加されると、当該素子がオン状態となって当該素子に接続された液晶層に所定の電荷が蓄積される。そして、電荷蓄積後、当該素子がオフ状態になっても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このようにＴＦＤ素子２２０をオンオフ駆動して、蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。この際、各液晶層毎に電荷を蓄積させるのは、一部の期間で良いため、各走査線３１２を時分割に選択することにより、データ線２１２および走査線３１２を複数の画素について共通化した時分割マルチプレックス駆動が可能となっている。なお、走査線およびデータ線の形成を逆にして、走査線を素子基板２００に、データ線を対向基板に形成しても良い。
【００６０】
さて、図３には示されないが、素子基板２００の端子領域２１６には、各データ線を外部に引き出すための接続端子であるデータ線端子が設けられている一方、対向基板３００の端子領域３１６には各走査線を外部に引き出すための接続端子である走査線端子が基板の下側に設けられている。
【００６１】
また、ＦＰＣ基板４００Ｘ、４００Ｙは、例えば、ＦＰＣ基板４００とＩＣチップ４５０とダミー配線層４２２とを含んで構成された前述の回路基板の構造を有するものである。このうち、ＦＰＣ基板４００Ｘでは、各データ線を駆動するドライバ４５０ＸがＩＣチップとして、図２とは上下を反転して実装される。このため、ＦＰＣ基板４００Ｘにおけるダミー配線層４２２Ｘは、図３において上側に設けられることになる。一方、ＦＰＣ基板４００Ｙでは、各走査線を駆動するドライバ４５０ＹがＩＣチップとして、図２の上下と同方向にして実装される。このため、ＦＰＣ基板４００Ｙにおけるダミー配線層４２２Ｙは、図３において下側に設けられることになる。
【００６２】
ここで、ＦＰＣ基板４００Ｘにあっては、その一端に位置し、かつ、入力配線をそれぞれ延長した端子が制御回路基板に接合される一方、その他端に位置し、かつ、出力配線をそれぞれ延長した端子が、素子基板２００の端子領域２１６に形成された接続端子であるデータ線端子に接合される。同様に、ＦＰＣ基板４００Ｙにあっては、その一端に位置し、かつ、入力配線をそれぞれ延長した端子が制御回路基板に接合される一方、その他端に位置し、かつ、出力配線をそれぞれ延長した端子が、対向基板３００の端子領域３１６に形成された接続端子である走査線端子に接合される。
【００６３】
このような構成により、ドライバ４５０Ｙは、制御回路基板から供給される制御信号にしたがって、走査信号を生成して、素子基板２００の各走査線に供給する。一方、ドライバ４５０Ｘは、制御回路基板から供給される制御信号にしたがったデータ信号を対向基板３００の各データ線に供給する。この際、ＦＰＣ基板４００Ｘ、４００Ｙのそれぞれに実装されたドライバ４５０Ｘ、４５０Ｙでは、実装領域に対応して設けられたダミー配線層４２２Ｘ，４２２Ｙによって、信頼性や性能の低下が防止されるのは、上述した通りである。
【００６４】
また、液晶パネルとしては、このほかに、ＴＦＤ素子を有しないパッシブマトリクス方式や、素子基板に走査線とデータ線とが設けられるとともに、その交差部分に、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）素子を介して画素電極が接続される液晶パネルでも適用可能である。
【００６５】
１．３ 電子機器
１．３．１ プロジェクタ
次に、上述した液晶装置１を電子機器の表示部に用いた例について説明する。図５は、この液晶パネルをライトバルブとして用いたプロジェクタの構成例を示す平面図である。
【００６６】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００６７】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇは、上述した液晶パネルであり、画像信号処理回路（図示省略）から、ＦＰＣ基板４００Ｘ、４００Ｙを介して供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００６８】
ここで、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、対向基板３００にカラーフィルタを設ける必要はない。
【００６９】
１．３．２ 携帯電話機
図６は、上述した液晶装置１を電子機器の表示部に用いた他の例である携帯電話機３０を示している。この携帯電話機３０は、アンテナ３１、スピーカ３２、液晶装置１、キースイッチ３３、マイクロホン３４等といった各種構成要素を、筐体としての外装ケース３６に格納することによって構成される。また、外装ケース３６の内部には、上記の各構成要素の動作を制御するための制御回路を搭載した制御回路基板３７が設けられる。液晶装置１は図３に示した液晶装置１によって構成される。
【００７０】
この携帯電話機３０では、キースイッチ３３及びマイクロホン３４を通して入力される信号や、アンテナ３１によって受信した受信データ等が制御回路基板３７上の制御回路へ入力される。そしてその制御回路は、入力した各種データに基づいて液晶装置１の表示面内に数字、文字、絵柄等といった像を表示し、さらに、アンテナ３１から送信データを送信する。
【００７１】
２． ＜第１実施形態＞
第１実施形態は、ダミー配線層の形状が第１参考例とは異なる。それ以外については、第１参考例と同様に構成されており、その説明を省略する。また、図面において、第１参考例と同様な各部には、第１参考例と同一の符号を付す。
【００７２】
図７は、本実施形態の配線基板における実装構造を示す平面図であり、図８は、図７に描いたＡ−Ａ線に沿った位置における断面図である。これらの図に示されるように、第１実施形態におけるＦＰＣ基板４０２に設けられたダミー配線層４２４には、銅箔が除去されて形成された複数の開口部としてのスリット４２４ａが、ＩＣチップ４５０の長手方向に設けられている。このため、ダミー配線層４２４が設けられた領域は、ＩＣチップ４５０からみて凹凸形状となるので、接着用樹脂１９によるＩＣチップ４５０の密着性が、第１参考例と同様に、向上することとなる。
【００７３】
なお、この第１実施形態にあっては、ダミー配線層４２４に設けられるスリット４２４ａをＩＣチップ４５０の長手方向としたが、短手方向でも良いし、また、長手および短手方向を合わせた十字状としても良いし、さらには、斜方向でも良い。
【００７４】
３． ＜第２実施形態＞
第２実施形態は、ダミー配線層の形状が第１参考例とは異なる。それ以外については、第１参考例と同様に構成されており、その説明を省略する。また、図面において、第１参考例と同様な各部には、第１参考例と同一の符号を付す。
【００７５】
上述した第１実施形態では、ＩＣチップ４５０の密着性は向上する反面、スリット４２４ａの存在によって、ＩＣチップ４５０が実装されている領域においてベースフィルム４１０が露出する面積は増加する。このため、ベースフィルム４１０を浸透する湿気や光量が増加する結果、第１参考例と比べると、ＩＣチップ４５０の信頼性や性能が低下する可能性があるという欠点がある。
【００７６】
そこで、ＩＣチップ４５０の信頼性や性能などを、第１参考例と同様なレベルに確保した上で、ＩＣチップ４５０の密着性を向上させた第２実施形態の回路基板における実装構造について説明する。図９は、この回路基板における実装構造を示す平面図であり、図１０は、図９に描いたＡ−Ａ線に沿った位置における断面図である。これらの図に示されるように、第２実施形態におけるＦＰＣ基板４０４に設けられたダミー配線層４２６には、第１実施形態と同様に、複数のスリット４２６ａが設けられているが、第１実施形態とは異なり、スリット４２６ａにおいて銅箔は除去されていない。すなわち、図１０から明らかなように、スリット４２６ａにおいて胴箔の厚さは薄くなっているが、除去はされていない。
このため、ＩＣチップ４５０が実装されている領域においてベースフィルム４１０が露出している面積は最小限となるので、ベースフィルム４１０を浸透する湿気や光は、ダミー配線層４２６によって、ほとんど阻止される。その結果、第１参考例と同様に、ＩＣチップ４５０の信頼性や性能の低下が防止される。さらに、ダミー配線層４２６が設けられた領域は、ＩＣチップ４５０からみて凹凸形状となるので、接着用樹脂１９によるＩＣチップ４５０の密着性が、第１参考例と同様に、向上することとなる。
【００７７】
なお、このようなダミー配線層４２６は、次のような方法によって形成可能である。例えば、図９においてダミー配線層４２６の領域とスリット４２６ａの領域とを加えた平面形状を持つ胴箔のパターンを形成した後に、スリット４２６ａに相当する部分についてライトエッチングする方法や、逆に、図９においてダミー配線層４２６の領域とスリット４２６ａの領域とを加えた平面形状を持つ胴箔のパターンを形成した後に、スリット４２６ａに相当する部分以外について、メッキによって銅を厚付けする方法などによって形成可能である。
【００７８】
４． ＜第２参考例＞
第２参考例も、本発明についての参考を示すもので、ダミー配線層の形状、半導体側端子および基板側端子の配列、および回路基板が接続される液晶パネルが、第１参考例とは異なる。それ以外については、第１参考例と同様に構成されており、その説明を省略する。また、図面において、第１参考例と同様な各部には、第１参考例と同一の符号を付す。
【００７９】
図１１は、本参考例に係る液晶装置１を示す分解斜視図である。この液晶装置１は、液晶パネル２に回路基板３を接続することによって形成される。また、必要に応じて、バックライト等といった照明装置、その他の付帯機器が液晶パネル２に付設される。
【００８０】
液晶パネル２は、シール材４によって接着された一対の基板６ａ及び６ｂを有し、それらの基板間に形成される間隙、いわゆるセルギャップに、例えばＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶が封入されて形成されている。基板６ａ及び６ｂは一般には透光性材料、例えばガラス、合成樹脂等によって形成される。基板６ａ及び６ｂの外側表面には偏光板８が貼着されている。
【００８１】
一方の基板６ａの内側表面には電極７ａが形成され、他方の基板６ｂの内側表面には電極７ｂが形成される。これらの電極はストライプ状または文字、数字、その他の適宜のパターン状に形成される。また、これらの電極７ａ及び７ｂは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等といった透光性導電材料によって形成される。
【００８２】
一方の基板６ａは他方の基板６ｂから張り出す張出し部を有し、その張出し部に複数の接続端子９が形成されている。これらの接続端子９は、基板６ａ上に電極７ａを形成するときにそれと同時に形成され、例えばＩＴＯによって形成される。
これらの接続端子９には、電極７ａから一体に延びるもの及び導通材（図示せず）を介して電極７ｂに接続されたものが含まれる。
【００８３】
なお、電極７ａ，７ｂ及び接続端子９は、実際には極めて狭い間隔で多数本が基板６ａ上及び基板６ｂ上に形成されるが、図１１では、構造を分かり易く示すためにそれらの間隔を拡大して模式的に示し、さらにそれらのうちの数本を図示することにして他の部分を省略してある。また、接続端子９と電極７ａとのつながり状態及び接続端子９と電極７ｂとのつながり状態も図１１では省略してある。
【００８４】
回路基板３は、配線基板１３上の所定位置に半導体チップとしての液晶駆動用ＩＣチップ１１を実装し、さらに配線基板１３上の他の所定位置にチップ部品１８を実装することによって形成される。配線基板１３は、例えばポリイミド等といった可撓性の基材としてのベース基板１５の上にＣｕ等によって配線パターン１６を形成することによって作製される。
【００８５】
この配線パターン１６は、接着剤層によってベース基板１５の上に固着しても良いし、スッパタリング法、ロールコート法等といった成膜法を用いてベース基板１５の上に直接に固着しても良い。なお、配線基板１３は、エポキシ基板のように比較的硬質で厚さの厚い基板の上にＣｕ等によって配線パターン１６を形成することによっても作製できる。
【００８６】
配線基板１３として可撓性の基材（ベース基板１５）を用いた配線基板１３の上に実装部品を実装すればＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式の回路基板が構成される。他方、配線基板１３として硬質の基材（ベース基板）を用いた配線基板の上に実装部品を実装すればＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）方式の回路基板が構成される。
【００８７】
図１１において、配線パターン１６には、回路基板３の１側辺部に形成される出力用端子１６ａ及びそれに対向する側辺部に形成される入力用端子１６ｂが含まれる。また、配線パターン１６のうち液晶駆動用ＩＣチップ１１を装着するための領域にある部分は基板側端子１７を構成する。
【００８８】
液晶駆動用ＩＣチップ１１は、その接合面すなわち能動面に、半導体側端子としての複数のバンプ１４を有する。この液晶駆動用ＩＣチップ１１は接合剤としての異方性導電膜１２によってベース基板１５上の所定位置に実装される。そして、チップ部品１８は半田付けによってベース基板１５上の他の所定位置に実装される。ここで、チップ部品１８としては、コンデンサ、抵抗等といった受動部品や、コネクタ等といった電子要素が考えられる。
【００８９】
異方性導電膜１２は、図１２に示すように、接着用樹脂１９の中に複数の導電性粒子２１を混合することによって形成される。液晶駆動用ＩＣチップ１１は異方性導電膜１２内の接着用樹脂１９によってベース基板１５に固着され、また、液晶駆動用ＩＣチップ１１のバンプ１４が異方性導電膜１２内の導電性粒子２１によって配線パターン１６の基板側端子１７に導電接続される。
【００９０】
図１２に示す回路基板３を作製する際には、まず、ベース基板１５の上に所定パターンの配線パターン１６を形成して配線基板１３を作製し、次に異方性導電膜１２を間に挟んで液晶駆動用ＩＣチップ１１を配線基板１３の所定位置に載せた状態でその液晶駆動用ＩＣチップ１１を加熱圧着して異方性導電膜１２中の接着用樹脂１９を溶融状態として、これにより、液晶駆動用ＩＣチップ１１を配線基板１３上に実装する。
【００９１】
その後、配線基板１３上においてチップ部品１８（図１１参照）を実装する位置に、印刷、ディスペンス等によって半田をパターニングし、さらにその半田パターンの上にチップ部品１８を載せ、そしてその状態の配線基板１３を２００℃〜２５０℃に加熱した高温炉の炉内へ短時間挿入して加熱し、さらにその炉から出して冷却する。
【００９２】
このときの挿入時間は、半田を溶融させるのに十分な、できるだけ短い時間である。半田に関する以上の一連の処理、いわゆる半田リフロー処理が終了すると、既に液晶駆動用ＩＣチップ１１が実装されている配線基板１３上の所定位置にチップ部品１８が半田付けによって実装された状態となる。
【００９３】
ここで、ＩＣチップ１１を配線基板１３に実装する工程と、チップ部品を配線基板１３に実装する工程とは、順番が逆になってもよい。すなわち、チップ部品１８を配線基板１３に実装した後に、ＩＣチップ１１を配線基板１３に実装するようにしてもよい。
【００９４】
以上のようにして構成された回路基板３は、図１２において、異方性導電膜２２によって液晶パネル２の基板６ａの張出し部に接続される。異方性導電膜２２は、異方性導電膜１２と同様に接着用樹脂及びそれに混入された導電性粒子によって形成されており、図１２に示すように、その接着用樹脂によって回路基板３と基板６ａとが固着され、そして、導電性粒子によって回路基板側の出力用端子１６ａと基板側の接続端子９とが導電接続される。
【００９５】
さらに、回路基板３においては、ベース基板１５の表面のうち液晶駆動用ＩＣチップ１１が実装される領域内であって基板側端子１７よりも内側部分にダミー配線層２３Ａが設けられている。これらのダミー配線層２３Ａは、図１３に示すように、左右の一方向に沿って互いに平行に並べられた独立した複数の線分パターン（ＩＣチップ１１の短辺に平行な複数の線分パターン）によって形成されている。これらの線分パターンの間には外側へ向けて開放された開放部２４が形成されている。
【００９６】
このダミー配線層２３Ａは、専用の工程を経て独自に形成することもできるが、本参考例では、基板側端子１７や配線パターン１６を周知のパターニング法、例えばフォトリソグラフィ−法によって形成する際に、同じ材料、例えばＣｕ等によって同時に形成する。また、Ｃｕ等によって形成される基板側端子１７の表面にはＮｉメッキ、Ａｕメッキ、Ｓｎメッキ、ハンダメッキ等が施されることがあるが、その場合には、ダミー配線層２３Ａの表面にも同じメッキが付けられる。
【００９７】
なお、上記のメッキ処理に際し、参考例としてのダミー配線層２３Ａは互いに電気的に絶縁された線分パターンによって形成されているので、電解メッキ処理を用いることは難しく、よってダミー配線層２３Ａに対するメッキ処理は電解メッキ処理でなく無電解メッキ処理によって行う必要がある。
【００９８】
ダミー配線層２３ＡはＣｕ等の金属をベースとしてその表面にＮｉメッキ、Ａｕメッキ等といったメッキが付けられた構造なので、ポリイミド等によって形成されるベース基板１５に比べて異方性導電膜１２内の接着用樹脂に対する接着性が高い。また、ダミー配線層を設けたことでベース基板側の接合剤の接着面積が大きくなったことによっても接着力が向上する。それに加えて、ダミー配線層はベース基板側からの湿度の浸入を防ぎ、経時変化による接合剤の接着力の低下を抑えることができる。したがって、ベース基板１５のうち液晶駆動用ＩＣチップ１１が実装される領域内にダミー配線層２３Ａを設ければ、異方性導電膜１２とベース基板１５との間の接着力、すなわち液晶駆動用ＩＣチップ１１とベース基板１５との間の接着力が強くなり、その結果、ベース基板１５に対する液晶駆動用ＩＣチップ１１の接続信頼性が向上する。
【００９９】
また、ダミー配線層２３Ａには開放部２４が形成されるので、異方性導電膜１２をベース基板１５へ加熱圧着したとき、押し付けられた異方性導電膜１２の一部はそれらの開放部２４を通して外側へ流れ出る。これにより、異方性導電膜１２に残留応力が生じることを低減でき、また、異方性導電膜１２の厚さを均一にすることができる。その結果、ベース基板１５の歪みも無くなりその残留応力も低減できる。
【０１００】
５． ＜第３参考例＞
第３参考例は、ダミー配線層の形状が第２参考例とは異なる。それ以外については、第２参考例と同様に構成されており、その説明を省略する。また、図面において、第２参考例と同様な各部には、第２参考例と同一の符号を付す。
【０１０１】
図１４は、本参考例の回路基板を液晶駆動用のＩＣチップ１１が実装される前の状態として示す部分平面図である。本参考例のダミー配線層２３Ｂは、蛇行しながら一方向（すなわち、図の左右方向）へ延びる１本の連続パターンによって形成される。このダミー配線層２３Ｂも、外側へ向けて開放される開放部２４を有する。このダミー配線層２３Ｂは１本のつながったパターンであるので、この表面にメッキを付ける場合は、電解メッキ処理を利用することができる。
【０１０２】
このダミー配線層２３Ｂによっても、異方性導電膜１２とベース基板１５との間の接着力、すなわち液晶駆動用ＩＣチップ１１とベース基板１５との間の接着力が強くなり、その結果、ベース基板１５に対する液晶駆動用ＩＣチップ１１の接続信頼性が向上する。
【０１０３】
また、ダミー配線層２３Ｂにも開放部２４が形成されるので、異方性導電膜１２をベース基板１５へ加熱圧着したとき、押し付けられた異方性導電膜１２は外側へ流れ出て異方性導電膜１２に残留応力が生じることを低減でき、また、異方性導電膜１２の厚さを均一にすることができる。その結果、ベース基板１５の歪みも無くなりその残留応力も低減できる。
【０１０４】
６． ＜第４参考例＞
第４参考例は、ダミー配線層の形状が第２参考例とは異なる。それ以外については、第２参考例と同様に構成されており、その説明を省略する。また、図面において、第２参考例と同様な各部には、第２参考例と同一の符号を付す。
【０１０５】
図１５は、本参考例の回路基板を液晶駆動用のＩＣチップ１１が実装される前の状態として示す部分平面図である。本参考例のダミー配線層２３Ｃは、一方向（すなわち、図の左右方向）に沿って互いに平行に並べられた複数の線分パターン２６（第１線分領域）と、それらの線分パターン２６を横切ってその一方向へ延びる直線パターン２７（第２線分領域）との組み合わせによる連続パターンとして形成される。このダミー配線層２３Ｃも、外側へ向けて開放する開放部２４を有する。このダミー配線層２３Ｃも１本のつながったパターンであるので、この表面にメッキを付ける場合は、電解メッキ処理を利用することができる。
【０１０６】
このダミー配線層２３Ｃによっても、異方性導電膜１２とベース基板１５との間の接着力、すなわち液晶駆動用ＩＣチップ１１とベース基板１５との間の接着力が強くなり、その結果、ベース基板１５に対する液晶駆動用ＩＣチップ１１の接続信頼性が向上する。
【０１０７】
また、ダミー配線層２３Ｃにも開放部２４が形成されるので、異方性導電膜１２をベース基板１５へ加熱圧着したとき、押し付けられた異方性導電膜１２は外側へ流れ出て異方性導電膜１２に残留応力が生じることを低減でき、また、異方性導電膜１２の厚さを均一にすることができる。その結果、ベース基板１５の歪みも無くなりその残留応力も低減できる。
【０１０８】
７． ＜変形例＞
ここで、前述した実施形態に適用可能な変形例について説明する。下記の各変形例においては前述した各実施形態と異なる点のみ記載して説明する。
【０１０９】
７．１ 前述した実施形態においては、液晶パネルとして、二端子型スイッチング素子であるＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）を用いたアクティブマトリクス型の駆動方式を用い電気光学特性がＴＮ型の液晶を封入した液晶パネル、および、単純マトリクス駆動を用い電気光学特性がＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶を封入した液晶パネルを示した。しかしながら、液晶パネルとしては、これに限らず、駆動方式で言えば、スタティック駆動型の液晶パネル、また、三端子型スイッチング素子例えばＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）あるいは二端子型スイッチング素子例えばＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）を用いたアクティブマトリックス型の液晶パネル、電気光学特性で言えば、ゲストホスト型、相転移型、強誘電型、メモリ性を有する双安定性のネマティック液晶を用いたＢＴＮ型など、種々のタイプの液晶パネルを用いることができる。
【０１１０】
７．２ さらに、本発明に用いられる平面表示パネルは液晶パネルに限らず、他の平面表示パネル、例えば、ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示パネルや、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）表示パネル、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）パネルなどであってもよい。
【０１１１】
７．３ また、前記各実施形態においては、回路基板に駆動回路としての半導体装置が実装され、その回路基板が平面表示パネルに接続された例を示した。しかしながら、平面表示パネルに接続される本発明の回路基板には、駆動回路の半導体装置、画像信号処理回路の半導体装置、または他の回路の半導体装置などの少なくともいずれかが実装された回路基板であってもよい。
【０１１２】
７．４ さらに、前記各実施形態においては、本発明に係る回路基板を液晶装置の構成要素として用いる場合を示したが、本発明に係る回路基板は液晶装置以外の任意の機器の構成要素として用いることができる。
【０１１３】
７．５ そして、上記各実施形態においては、本発明に係る回路基板を用いた表示装置を組み込んだ電子機器の例として、プロジェクタおよび携帯電話機を示した。しかしながら、本発明に係る回路基板を用いた表示装置を組み込んだ電子機器としては、それらの他に、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、ページャ、テレビ電話、ＰＯＳ（Ｐｏｉｎｔ ｏｆ Ｓａｌｅｓ）端末、タッチパネルを備えた装置等などが挙げられる。
【０１１４】
７．６ 本発明は前述した各実施形態に限定されるものではなく、本発明の要旨の範囲内または特許請求の範囲の均等範囲内で各種の変形実施が可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る回路基板を示す平面図である。
【図２】図１に描いたＡ−Ａ線に沿った位置における断面図である。
【図３】図１および図２に示した構造を持つ２枚のＦＰＣ基板と、液晶パネルとを示す分解斜視図である。
【図４】第１実施形態に係る液晶パネルの構成を示す部分破断斜視図である。
【図５】第１実施形態に係る液晶装置を適用した電子機器の一例である液晶プロジェクタの構成を示す断面図である。
【図６】第１実施形態に係る液晶装置を適用した電子機器の他の一例である携帯電話機を示す外観図である。
【図７】第２実施形態に係る回路基板を示す平面図である。
【図８】図７に描いたＡ−Ａ線に沿った位置における断面図である。
【図９】第３実施形態に係る回路基板を示す平面図である。
【図１０】図９に描いたＡ−Ａ線に沿った位置における断面図である。
【図１１】第４実施形態に係る液晶装置を示す分解斜視図である。
【図１２】第４実施形態に係る液晶装置を示す部分断面図である。
【図１３】第４実施形態の回路基板をＩＣチップ１１が実装される前の状態として示す部分平面図である。
【図１４】第５実施形態の回路基板をＩＣチップ１１が実装される前の状態として示す部分平面図である。
【図１５】第６実施形態の回路基板をＩＣチップ１１が実装される前の状態として示す部分平面図である。
【図１６】従来の回路基板を示す断面図である。
【符号の説明】
１ 液晶装置
２，１００ 液晶パネル
３ 回路基板
６ａ，６ｂ 基板
９ 接続端子
１０ 液晶装置 １１ 液晶駆動用ＩＣチップ（半導体チップ）
１２ 異方性導電膜
１３ 配線基板
１４ バンプ（半導体側端子）
１５ ベース基板（基材）
１７ 基板側端子
１９ 接着用樹脂（樹脂封止部）
２１ 導電性粒子
２３Ａ，２３Ｂ，２３Ｃ，４２２、４２４ ダミー配線層
２４ 開放部
２６ 線分パターン（第１線分領域）
２７ 直線パターン（第２線分領域）
３０ 携帯電話機（電子機器）
２００ 素子基板
２０６ 端子（接続端子）
３００ 対向基板
４００ ＦＰＣ基板（配線基板）
４１０ ベースフィルム（基材）
４２０ａ 入力配線（基板側端子）
４２０ｂ 出力配線（基板側端子）
４５０ ＩＣチップ（半導体チップ）
１１００ プロジェクタ（電子機器）
Claims (11)
- 絶縁性を有する基材、および、前記基材上に設けられ表面がメッキされた複数の基板側端子を有する配線基板と、
複数の半導体側端子を備え、前記半導体側端子が前記基板側端子に電気的に接続され、前記配線基板に接着用樹脂により実装された半導体チップとを有し、
前記配線基板は、前記半導体チップが実装される領域内であって前記基板側端子より内側の領域に、前記基板側端子および前記半導体側端子とは絶縁されたダミー配線層を備えており、
前記ダミー配線層は表面がメッキされており、１つの連続した形状に形成されており、
前記配線基板は、前記半導体チップの辺に沿った方向に配列された前記複数の基板側端子を備えており、
前記ダミー配線層は、前記複数の基板側端子の配列方向に沿った方向に延びる複数のスリットを有し、
前記ダミー配線層及び前記複数のスリットは、前記半導体チップと重なる領域からその外側まで延在している回路基板。 - 請求項１において、
前記半導体側端子と前記基板側端子とが電気的に接続された部分を封止し、前記半導体チップを前記配線基板に接合する、樹脂封止部をさらに有する回路基板。 - 請求項２において、
前記樹脂封止部は、樹脂に導電性粒子が分散して混入された異方性導電膜により形成され、
前記半導体側端子と前記基板側端子とは前記導電性粒子によって電気的に接続される回路基板。 - 請求項１ないし請求項３のいずれかにおいて、
前記ダミー配線層は、前記基板側端子と同じ材料によって形成されている回路基板。 - 請求項２ないし請求項４のいずれかにおいて、
前記基材は可撓性を有する材料によって形成された回路基板。 - 請求項１ないし請求項５のいずれかにおいて、
前記基材と、前記ダミー配線層および前記基板側端子とは、接着層を介さずに直接接合されている回路基板。 - 請求項１ないし請求項６のいずれかにおいて、
前記ダミー配線層は、複数の開口部である前記複数のスリットを有する回路基板。 - 請求項１ないし請求項６のいずれかにおいて、
前記ダミー配線層は、該ダミー配線層の他の領域より配線層の厚さが薄い凹部である前記複数のスリットを有する回路基板。 - 絶縁性を有する基材、及び、前記基材上に設けられた複数の表面がメッキされた基板側端子を有する配線基板と、複数の半導体側端子を備え、前記半導体側端子が前記基板側端子に電気的に接続され、前記配線基板に接着用樹脂により実装された半導体チップとを有した回路基板と、
前記回路基板が電気的に接続された接続端子を備える平面パネルとを備え、
前記配線基板は、前記半導体チップが実装される領域内であって前記基板側端子より内側の領域に、前記基板側端子および前記半導体側端子とは絶縁されたダミー配線層を備えており、
前記ダミー配線層は表面がメッキされており、１つの連続した形状に形成されており、
前記配線基板は、前記半導体チップの辺に沿った方向に配列された前記複数の基板側端子を備えており、
前記ダミー配線層は、前記複数の基板側端子の配列方向に沿った方向に延びる複数のスリットを有し、
前記ダミー配線層及び前記複数のスリットは、前記半導体チップと重なる領域からその外側まで延在している表示装置。 - 請求項９において、
前記平面パネルは、対向する一対の基板と、前記一対の基板の間に封入された液晶と、を有する液晶パネルであり、
前記接続端子は前記一対の基板の少なくとも一方に形成されている表示装置。 - 請求項９または請求項１０に記載の表示装置を表示手段として有する電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33585499A JP3613098B2 (ja) | 1998-12-21 | 1999-11-26 | 回路基板ならびにそれを用いた表示装置および電子機器 |
| TW088121813A TW448550B (en) | 1998-12-21 | 1999-12-13 | Circuit board and display apparatus and electronic equipment using the same |
| CNB991278119A CN1199534C (zh) | 1998-12-21 | 1999-12-20 | 电路基板及使用它的显示装置、以及电子设备 |
| US09/467,805 US6617521B1 (en) | 1998-12-21 | 1999-12-20 | Circuit board and display device using the same and electronic equipment |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36258698 | 1998-12-21 | ||
| JP10-362586 | 1998-12-21 | ||
| JP2501299 | 1999-02-02 | ||
| JP11-25012 | 1999-02-02 | ||
| JP33585499A JP3613098B2 (ja) | 1998-12-21 | 1999-11-26 | 回路基板ならびにそれを用いた表示装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294896A JP2000294896A (ja) | 2000-10-20 |
| JP3613098B2 true JP3613098B2 (ja) | 2005-01-26 |
Family
ID=27284868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33585499A Expired - Lifetime JP3613098B2 (ja) | 1998-12-21 | 1999-11-26 | 回路基板ならびにそれを用いた表示装置および電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6617521B1 (ja) |
| JP (1) | JP3613098B2 (ja) |
| CN (1) | CN1199534C (ja) |
| TW (1) | TW448550B (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169135A (ja) | 2000-09-07 | 2002-06-14 | Seiko Epson Corp | セルギャップ調整装置、加圧封止装置及び液晶表示装置の製造方法 |
| JP3741005B2 (ja) | 2000-09-13 | 2006-02-01 | セイコーエプソン株式会社 | 配線基板、その製造方法、表示装置および電子機器 |
| US6847747B2 (en) | 2001-04-30 | 2005-01-25 | Intel Corporation | Optical and electrical interconnect |
| JP3866058B2 (ja) * | 2001-07-05 | 2007-01-10 | シャープ株式会社 | 半導体装置、配線基板及びテープキャリア |
| DE10135393B4 (de) * | 2001-07-25 | 2004-02-05 | Infineon Technologies Ag | Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte |
| TW586091B (en) | 2001-12-07 | 2004-05-01 | Sharp Kk | Display device comprising bidirectional two-terminal element and method of fabricating the same |
| US7173322B2 (en) * | 2002-03-13 | 2007-02-06 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
| JP3889700B2 (ja) * | 2002-03-13 | 2007-03-07 | 三井金属鉱業株式会社 | Ｃｏｆフィルムキャリアテープの製造方法 |
| US20050205972A1 (en) * | 2002-03-13 | 2005-09-22 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and semiconductor device |
| JP3963843B2 (ja) * | 2002-03-22 | 2007-08-22 | シャープ株式会社 | 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置 |
| JP3726961B2 (ja) * | 2002-06-26 | 2005-12-14 | 三井金属鉱業株式会社 | Ｃｏｆフィルムキャリアテープ及びその製造方法 |
| TWM243783U (en) * | 2003-06-30 | 2004-09-11 | Innolux Display Corp | Structure of chip on glass |
| US7768405B2 (en) * | 2003-12-12 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
| TWI278795B (en) * | 2004-04-20 | 2007-04-11 | Fujitsu Hitachi Plasma Display | Display device |
| JP2006148072A (ja) * | 2004-10-18 | 2006-06-08 | Hitachi Chem Co Ltd | 配線板 |
| WO2006062195A1 (ja) * | 2004-12-09 | 2006-06-15 | Matsushita Electric Industrial Co., Ltd. | 半導体実装基板 |
| JP4485460B2 (ja) * | 2004-12-16 | 2010-06-23 | 三井金属鉱業株式会社 | フレキシブルプリント配線板 |
| US7425684B2 (en) * | 2005-02-03 | 2008-09-16 | Sang Henry Ta | Universal systems printed circuit board for interconnections |
| US20060172614A1 (en) * | 2005-02-03 | 2006-08-03 | Ta Sang H | Universal systems printed circuit blocks and method for interconnecting the same |
| TWI285523B (en) * | 2005-08-19 | 2007-08-11 | Chipmos Technologies Inc | Flexible substrate capable of preventing lead thereon from fracturing |
| KR100827317B1 (ko) * | 2005-09-07 | 2008-05-06 | 삼성전기주식회사 | 연성 기판을 이용한 초소형 광 변조기 모듈 |
| EP1770610A3 (en) * | 2005-09-29 | 2010-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4312766B2 (ja) * | 2006-01-27 | 2009-08-12 | シャープ株式会社 | 半導体装置 |
| JP2009527121A (ja) * | 2006-02-15 | 2009-07-23 | エヌエックスピー ビー ヴィ | 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス |
| TW200735317A (en) * | 2006-03-14 | 2007-09-16 | Novatek Microelectronics Corp | Tape |
| JP4901332B2 (ja) * | 2006-06-30 | 2012-03-21 | 日本メクトロン株式会社 | フレキシブルプリント配線板 |
| JP2008141026A (ja) * | 2006-12-04 | 2008-06-19 | Sony Corp | 電子機器及びその製造方法、並びに、発光ダイオード表示装置及びその製造方法 |
| JP5273333B2 (ja) * | 2006-12-28 | 2013-08-28 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2008177351A (ja) * | 2007-01-18 | 2008-07-31 | Fujitsu Ltd | 電子装置および電子装置の製造方法 |
| JP4287882B2 (ja) * | 2007-01-22 | 2009-07-01 | シャープ株式会社 | フレキシブル基板及び半導体装置 |
| JP4378387B2 (ja) * | 2007-02-27 | 2009-12-02 | Ｏｋｉセミコンダクタ株式会社 | 半導体パッケージ及びその製造方法 |
| JP2009141170A (ja) * | 2007-12-07 | 2009-06-25 | Fujitsu Component Ltd | 基板のパッド構造 |
| JP4980960B2 (ja) * | 2008-03-14 | 2012-07-18 | ラピスセミコンダクタ株式会社 | テープ配線基板及び半導体チップパッケージ |
| KR101535223B1 (ko) * | 2008-08-18 | 2015-07-09 | 삼성전자주식회사 | 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리 |
| WO2010035557A1 (ja) * | 2008-09-29 | 2010-04-01 | シャープ株式会社 | 表示パネル |
| JP2010141110A (ja) * | 2008-12-11 | 2010-06-24 | Sharp Corp | 半導体装置 |
| JP2012113216A (ja) * | 2010-11-26 | 2012-06-14 | Mitsubishi Electric Corp | 表示装置及びその製造方法並びにディスプレイ |
| KR101166069B1 (ko) | 2011-01-28 | 2012-07-19 | 주식회사 루셈 | 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판 |
| KR101403865B1 (ko) * | 2011-12-16 | 2014-06-10 | 제일모직주식회사 | 이방성 도전 필름용 조성물, 이방성 도전 필름 및 반도체 장치 |
| KR20140000084A (ko) * | 2012-06-22 | 2014-01-02 | 삼성전기주식회사 | 터치패널 |
| JP5962285B2 (ja) * | 2012-07-19 | 2016-08-03 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
| CN103865061A (zh) * | 2012-12-11 | 2014-06-18 | 富葵精密组件(深圳)有限公司 | 聚酰亚胺材料、覆铜基板、挠性电路板及其制作方法 |
| KR102251231B1 (ko) * | 2014-09-16 | 2021-05-12 | 엘지디스플레이 주식회사 | 구동 칩 패키지 및 이를 포함하는 표시장치 |
| KR102345612B1 (ko) * | 2015-07-08 | 2022-01-03 | 삼성디스플레이 주식회사 | 표시장치 |
| CN107920751B (zh) * | 2015-09-04 | 2020-09-22 | 国立研究开发法人科学技术振兴机构 | 连接器基板、传感器系统以及可穿戴的传感器系统 |
| KR101751407B1 (ko) * | 2016-02-16 | 2017-07-11 | 단국대학교 산학협력단 | 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치 |
| KR20180074264A (ko) | 2016-12-23 | 2018-07-03 | 엘지디스플레이 주식회사 | 전자 장치 및 이를 포함하는 표시 장치 |
| CN108574158B (zh) * | 2017-03-14 | 2020-10-09 | 群创光电股份有限公司 | 显示装置及其制造方法 |
| CN109102772B (zh) * | 2017-06-20 | 2023-11-21 | 昆山国显光电有限公司 | 驱动电路板和显示装置 |
| KR102059478B1 (ko) | 2017-09-15 | 2019-12-26 | 스템코 주식회사 | 회로 기판 및 그 제조 방법 |
| KR102088920B1 (ko) * | 2017-12-13 | 2020-03-13 | 주식회사 엘비루셈 | 2층 패턴형 ｃｏｆ 패키지용 필름 |
| EP3588478B1 (en) * | 2018-06-29 | 2022-03-23 | GIO Optoelectronics Corp. | Electronic device |
| TWI712136B (zh) | 2020-02-26 | 2020-12-01 | 頎邦科技股份有限公司 | 覆晶接合結構及其線路基板 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4010488A (en) * | 1975-11-21 | 1977-03-01 | Western Electric Company, Inc. | Electronic apparatus with optional coupling |
| JPS61156239A (ja) | 1984-12-28 | 1986-07-15 | Canon Inc | 閃光撮影装置 |
| JPS63157430A (ja) | 1986-12-22 | 1988-06-30 | Matsushita Electronics Corp | 半導体装置のダイボンデイング方法 |
| JPH01153640A (ja) | 1987-12-10 | 1989-06-15 | Lion Corp | 放射線障害防護剤 |
| JPH025375A (ja) * | 1988-06-24 | 1990-01-10 | Toshiba Corp | 電子部品の実装方法 |
| JP2574510B2 (ja) | 1989-04-17 | 1997-01-22 | 松下電器産業株式会社 | 高周波半導体装置 |
| JPH03244140A (ja) | 1990-02-22 | 1991-10-30 | Sony Corp | 半導体装置 |
| JP2956199B2 (ja) | 1990-11-06 | 1999-10-04 | セイコーエプソン株式会社 | 半導体装置の構造 |
| JP2990968B2 (ja) | 1992-09-17 | 1999-12-13 | 富士通株式会社 | 半導体チップの実装構造 |
| JPH07161771A (ja) * | 1993-12-02 | 1995-06-23 | Toshiba Corp | フィルムキャリア、電子部品および離型紙剥離方法 |
| JPH08201841A (ja) * | 1994-11-24 | 1996-08-09 | Toshiba Electron Eng Corp | 表示装置及びその検査方法 |
| JP3140330B2 (ja) | 1995-06-08 | 2001-03-05 | 松下電子工業株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-11-26 JP JP33585499A patent/JP3613098B2/ja not_active Expired - Lifetime
- 1999-12-13 TW TW088121813A patent/TW448550B/zh not_active IP Right Cessation
- 1999-12-20 CN CNB991278119A patent/CN1199534C/zh not_active Expired - Lifetime
- 1999-12-20 US US09/467,805 patent/US6617521B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000294896A (ja) | 2000-10-20 |
| CN1199534C (zh) | 2005-04-27 |
| CN1259008A (zh) | 2000-07-05 |
| TW448550B (en) | 2001-08-01 |
| US6617521B1 (en) | 2003-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3613098B2 (ja) | 回路基板ならびにそれを用いた表示装置および電子機器 | |
| US6542374B1 (en) | Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board | |
| KR100457900B1 (ko) | 전기 광학 장치의 제조 방법 및 전기 광학 장치 | |
| EP1039331B1 (en) | Display device and electronic apparatus | |
| US6657696B2 (en) | Flexible substrate, electro-optical device and electronic equipment | |
| JP2000171818A (ja) | 液晶表示装置 | |
| US20090044967A1 (en) | Circuit board, electronic circuit device, and display device | |
| JP2001156418A (ja) | 複合フレキシブル配線基板およびその製造方法、電気光学装置、電子機器 | |
| CN101160020A (zh) | 柔性基板、具备其的电光装置以及电子设备 | |
| JP2000294897A (ja) | 回路基板ならびにそれを用いた表示装置および電子機器 | |
| JP3721999B2 (ja) | 液晶装置及び電子機器 | |
| US20090066871A1 (en) | Display panel, display panel module and electronic apparatus | |
| JP2000294895A (ja) | 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器 | |
| US7936570B2 (en) | Liquid crystal display device | |
| US6741315B1 (en) | Liquid crystal device and electronic apparatus | |
| JP2006210809A (ja) | 配線基板および実装構造体、電気光学装置および電子機器 | |
| KR100498848B1 (ko) | 회로 기판 및 회로 기판을 사용한 표시 장치 및 전자 기기 | |
| JP2002323865A (ja) | 電気光学装置及び電子機器 | |
| JP2002032030A (ja) | 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器 | |
| JP4158351B2 (ja) | 電気光学装置及び電子機器 | |
| JP2000111939A (ja) | 液晶表示素子 | |
| JP3674424B2 (ja) | 実装構造体、電気光学装置および電子機器 | |
| KR20000048249A (ko) | 회로 기판 및 그 제조 방법과, 이 회로 기판을 사용한표시 장치 및 전자 기기 | |
| JP3482881B2 (ja) | 半導体実装構造、液晶装置及び電子機器 | |
| JP2001083898A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040820 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3613098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |