JPH03244140A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03244140A
JPH03244140A JP2042064A JP4206490A JPH03244140A JP H03244140 A JPH03244140 A JP H03244140A JP 2042064 A JP2042064 A JP 2042064A JP 4206490 A JP4206490 A JP 4206490A JP H03244140 A JPH03244140 A JP H03244140A
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating layer
electrode
wiring pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2042064A
Other languages
English (en)
Inventor
Yuji Ozaki
裕司 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2042064A priority Critical patent/JPH03244140A/ja
Publication of JPH03244140A publication Critical patent/JPH03244140A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置特に例えばモータ駆動用の半導体集
積回路などの高電流半導体集積回路を有する半導体チッ
プの回路基板への実装部に適用して好適な半導体装置に
係わる。
〔発明の概要〕
本発明は、半導体チップが異方性導電膜を介して、この
半導体チップの一主面上に設けられた電極に対応して設
けられた配線パターンを有する回路基板上にフェイスダ
ウンボンドされ、半導体チップの上記主面上には上記電
極上に開口を有し上記半導体チップの周縁部を外部に露
呈する欠除部を有する第1の絶縁層が被覆され、回路基
板上には、上記配線パターンの上記電極との接続部に開
口が形成された第2の絶縁層が被覆されてなる半導体装
置において、特にその異方性導電膜は、絶縁性バインダ
ー中に塑性もしくは弾性を有する導電性粒子が分散され
てなり、更にこの導電性粒子が上記電極とこれに対応す
る上記配線パンータとの間に圧潰されて介在されるよう
になされるものであり、この圧潰介在された上記導電性
粒子の電極及び配線パターンの面方向に沿う方向の直径
をa、とじ、これと直交する方向の直径をav とし、
上記第1の絶縁層の厚さをbとし、上記第2の絶縁層の
厚さをCとし上記電極の外端からこれに跨る上記第1の
絶縁層の外端までの距離をdとし、上記第2の絶縁層の
上記半導体チップ下の内端縁から上記第■の絶縁層の外
端縁までの距離をfとするとき、 d > f > aH> av> b + Cとするも
のであり、このようにすることによって半導体チップの
回路基板への電気的及び熱的結合を確実に行うことがで
きるとともに短絡事故等の信頼性の低下を確実に回避す
ることができるようにする。
〔従来の技術〕
半導体集積回路を有する半導体チップの回路基板上への
接続態様としては、例えば半導体チップをパッケージ内
に収容してパッケージ化したものをはんだ付けするとか
、いわゆるCOB (チップ・オン・ボード:Chip
 on Board)におけるようにワイヤボンディン
グをなすとか、あるいはいわゆるTAB (テープ・オ
ートメイテッド・ボンディング:Tape Autom
ated Bonding)  すなわちフレキシブル
基板上に形成したリードを半導体チップの電極上に例え
ば半導体チップ側に設けたバンブ(突起電極〉あるいは
リード上に設けたバンブを介して接続するという方法、
更にあるいは半導体チップそのものすなわちいわゆるペ
アチップを基板に直接接続する方法などが行われている
。これらの接続態様の中でその半導体チップを直接的に
フェイスダウンで回路基板に接続実装する方法は、その
実装面積が最小となり半導体素子の実装の小型化におい
て有力なものの1つとみられる。
このようなフェイスダウンボンドによる半導体チップの
回路基板への取付は態様をとる半導体装置の例としては
、例えば第2図Aに示すように半導体チップが電気的及
び機械的に被着されるべき配線パターン(1)を有する
回路基板(2)に関して半導体チップ(3)の−主面上
にこの配線パターン(])と接続されるべき部分に例え
ばはんだ球よりなる突起電極(バンブ)(4)を設けて
、この突起電極(4)を配線パターン(1)に融着する
ことによってその実装がなされる。この場合そのフェイ
スダウンボンディング部に封止樹脂(5)が配されて、
その機械的、化学的、電気的保護がなされる。
ところが、このような態様による場合、突起電極(4)
を形成する工程が煩雑でコスト高を招来し、またその製
造が繁雑であることから歩留りの低下を来す。さらに、
半導体チップ(3)の表面と回路基板(2)との間に例
えは100μm程度の間隔が生じ、ここに一般に熱伝導
率が金属より低い封止樹脂(5)が充填されているため
に、半導体チップ(3)の回路基板(2)への熱伝導す
なわち放熱効果が悪いという問題がある。さらに、また
突起電極(4)をはんだ球によって構成する場合、半導
体チップ(3)の再使用あるいは取換え等のいわゆるリ
ペアに際してこの半導体チップ(3)を配線パターン(
1)から取外す作業が難しく再利用やりペアが困難であ
るという問題点がある。
さらに、また他の態様としては、例えば第2図Bに示す
様に絶縁性樹脂バインダー中に導電性粒子が分散された
異方性導電膜(6)を介して半導体チップ(3)を回路
基板(2)の配線パターン(1)上にフェイスダウンボ
ンドするものがある。第2図Bにおいて第2図Aと対応
する部分には同一符号を付して重複説明を省略するが、
この場合においても突起電極(4)を設けることによる
コスト高、歩留りの低下、放熱性の低さ等の問題点があ
る。
さらにまた他の態様として第2図Cに示すように回路基
板(2)における配線パターン(1)側に突起電極(4
)を設けて半導体チップ(3)を異方性導電膜を介して
回路基板(2)の配線パターン(1)上にフェイスダウ
ンボンドする態様をとるものがある。しかしながら、こ
の場合においても突起電極(4)と異方性導電膜(6)
中の導電性粒子(7)が半導体チップの絶縁膜(図示せ
ず)に亀裂を入れてしまうなどの不都合がある。また、
実際上のこの半導体チップ(3)は、大面積の半導体ウ
ェファ−上に同時に多数形成した例えば半導体集積回路
に関して、それぞれ破断、いわゆるペレッタイズして多
数個同時に得るという方法がとられることから、この破
断部分いわゆるペレッタイズのスクライブラインとなる
部分には絶縁保護膜が被着されず、半導体が外部に露出
した形態がとられるものであり、さらに回路基板(2)
としてフレキシブル基板が用いられる場合、例えば第3
図に模式的に示すように回路基板(2)の撓曲状態にお
いて異方性導電膜(6)中の導電性粒子(7)が配線パ
ターン(1)と半導体チップ(3)の外部の露出縁部と
を短絡させてしまうという不良品の発生、したがって歩
留りの低下、信頼性の低下を生じるという問題がある。
〔発明が解決しようとする課題〕
本発明は、上述したように回路基板の配線パターン上に
直接的に半導体チップをフェイスダウンボンドによって
実装した構成を採る半導体装置において、その上述した
ような製造の煩雑さによるコスト高、歩留り及び信頼性
の低下、放熱性の低下、半導体チップのりペアの困難性
等の問題の解決をはかることをその目的とするものであ
る。
〔課題を解決するための手段〕
本発明は、第1図にその路線的拡大断面図を示すように
、半導体チップ(11)が異方性導電膜(工2)を介し
て、この半導体チップ(11)の−主面上(lla)に
設けられた電極(13)に対応して設けられた配線パタ
ーン(14)を有する回路基板(15)上にフェイスダ
ウンボンドされ、半導体チップ(11)の主面(lla
)上には電極(13)上に開口(16a)  を有し半
導体チップ(11)の周縁部を外部に露呈する欠除部(
16b)  を有する第1の絶縁層(16)が被覆され
、回路基板(15)上に、配線パターン(14)の電極
(工3〉との接続部に開口(17a)  が形成された
第2の絶縁層(17)が被覆されてなる半導体装置にお
いて、異方性導電膜(12)が、絶縁性バインダー(1
8)中に塑性もしくは弾性を有する導電性粒子(19)
が分散されてなり、この導電性粒子(19〉が電極(1
3)とこれに対応する配線パターン(14)との間に圧
潰されて介在される。
そして、この圧潰介在する導電性粒子(19)の電極(
13)及び配線パターン(14)の面方向に沿う方向の
直径をaHとし、これと直交する方向の直径をa、とし
、第1の絶縁層(16)の厚さをbとし、第2の絶縁層
(17)の厚さをCとし、電極(13)の外端からこれ
に跨る第1の絶縁層(16)の外端までの距離をdとし
、第2の絶縁層(17)の半導体チップ(11)下の内
端縁から第1の絶縁層(16)の外端縁までの距離をf
とするとき、 d>f>aH>aV>b+c  ・・・・・・(1)に
選定する。
〔作用〕
上述した本発明の構成によれば、突起電極の配設を回避
したことによって、その製造が簡易化され、またこれに
伴うコストの問題、歩留りの問題等が改善される。さら
に異方性導電膜中の導電性粒子〈19〉として、塑性な
いしは弾性を有する導電性粒子が用いられ、これが半導
体チップ(11)の電極(13)と回路基板(15)の
配線パターン(14)との間で圧潰された状態で、すな
わち犬なる接触面積をもって介在されるようにしたので
、半導体チップ(11)の配線パターン(14)を通じ
ての放熱効果が高められると共に電気的及び機械的連結
が強固に行われる。
また、前記(1)式の関係に選定したことによって、す
なわち、av>b十〇としたことによって第1及び第2
の絶縁層(16)及び(17)の存在(厚さ)によって
、電極(13)と配線パターン(14)との導電性粒子
(19)による接続が阻害されることが回避される。ま
た、a、、>aV としたことによって、つまり導電性
粒子(19)を塑性ないしは弾性を有する導電性粒子と
したことによって構成し、これが電極(13)と配線パ
ターン(14)との間に挟み込まれた状態での面方向の
直径aHを垂直方向のそれav より大にしたことによ
って、その電極(13)と配線パターン(14)への接
触面積の増大化をはかることができ、これによって電気
的及び機械的強度の増大化、更には放熱効果を高めるこ
とができる。更に、d>f>a□としたことによって、
異方性導電膜(12)中の導電性粒子(19)によって
半導体チップ(11)の周Ha出部と配線パターン(1
4)とを短絡させる事故を、回路基板(15〉がフレキ
シブルである場合においても回避でき、信頼性の向上を
はかることができる。
〔実施例〕
第1図を参照して、さらに本発明の一実施例を詳細に説
明する。
半導体チップ(11)は、例えばモータ駆動用半導体集
積回路等の高電流半導体集積回路を有する半導体チップ
で、その−主面(lla)  に、例えば第1図におい
て、紙面と直交する方向に沿って2列に、各列に関して
複数個(図においては各列1個が示されている)の例え
ばMより威る電極(13〉が配列されてなる。
本発明においては、これら電極(13)の形式と同時に
例えばこれら2列の電極〈13)間に、放熱効果を向上
するためのダミー電極(擬電極)(20>を被着形成す
る。そして、これら電極(13)及び(20〉上にそれ
ぞれ開口(16a)  及び(16C)  が形成され
た保護膜としての例えばSi口2+ SiNその他ポリ
イミド系樹脂等の第1の絶縁層(16)が所要の厚さb
をもって被覆される。この場合、この絶縁層(16)は
半導体チップ(11)の周縁部においては、これが排除
され欠除部(16b)  とされて半導体チップの分断
のためのスクライブが容易になされるようにされている
。これら開口(16a) (16c)、欠除部(16b
)  ノ形成1 はフォトリングラフィによるエツチングによって形成で
きる。
一方、この半導体チップ(11)が実装される回路基板
(15)が設けられる。この回基板(15)は例えば鉄
等の金属基板に例えばガラス繊維にエポキシが含浸され
てなるガラスエポキシ等の絶縁層(21)を介して銅箔
等が接着されてこれが所要のパターンにエツチングされ
て例えば電極(13)及びダミー電極(20)にそれぞ
れ対応する配線パターン(14)及びダミーパターン(
22)が形成される。配線パターン(14)、更に成る
場合はダミーパターン(22)は、半導体チップ(11
)の載置部外に延在して形成される。
また、基板(15)上には配線パターン(14)を含ん
でいわゆるソルダーレジスト等の第2の絶縁層(17)
が所要の厚さCをもって、かつ配線パターン(14〉及
びダミーパターン(22)の、半導体チップ(11)の
電極(13)及び(20)と接続すべき部分に開口(1
7a>  が生ずるように被覆されてなる。
ここに回路基板(15)としては上述したような熱伝導
度の高い金属基板であることが望ましいが、2 これに限られることなく、熱伝導性にすぐれたことが、
好ましい各種絶縁基板や、更に剛性基板に限らず、例え
ばポリエチレンテレフタレイト等のフレキシブル基板上
にCu箔等よりなる配線パターン(14)及びダミーパ
ターン(22)が形成されたフレキシブル配線回路基板
によって構成することもできる。
一方、例えば熱硬化性エポキシ樹脂によるバインダー(
18)中にはんだ粒子等の塑性に富む粒子、あるいは弾
性を有する導電性粒子例えば樹脂等の弾性粒子表面に導
電層が被着されてなる弾性粒子等の導電性粒子(19)
が分散された異方性導電膜(12)・が用意される。
そして、この異方性導電膜(12)を介して半導体チッ
プ(1■)を、各電極(14)及びダミー電極(20)
がそれぞれ回避基板(15)の対応する配線パターン(
14)及びダミーパターン(22)に対応するようにフ
ェイスダウン状態で異方性導電膜(12)を介して例え
ば加熱圧着する。このようにして各電極(13)及び(
20)と、これに対応する配線パターン(14)及び(
22)との間に導電性粒子(19)が介在されてそれぞ
れが電気的及び熱的に密に結合するようになされる。
そして、この場合異方性導電膜(12)中の導電性粒子
(19)の粒子径及び半導体チップ(11)の各電極(
13) (20)、回路基板の配線パターン(14) 
(22)等の配置関係は、この実装状態において、電極
(13)及びダミー電極(20)とこれに対応する配線
パターン(14)及びダミーパターン(22)との間に
圧潰介在された導電性粒子(19)の電極及び配線パタ
ーンの面方向に沿う方向の直径をaHとし、これと直交
する方向の直径をa、とし、第1の絶縁層(16)の厚
さをbとし、第2の絶縁層(17)の厚さをCとし、電
極(13)の外端からこれに跨る第1の絶縁層(16)
の外端までの距離をdとし、第2の絶縁層(17)の半
導体チップ(↓↓)下の内端縁から第1の絶縁層(16
)の外端縁までの距離をfとするとき、d > f >
 a、、> av> b+ c   ==・・(1)と
する。
ここにb−fは、例えばb=1〜2μm、c=5〜10
μm とし、d 〜50〜100 μm、 f 〜40
〜90 μm。
としてalllaVが(1)式を満たすように導電性粒
子の初期の径が選定される。
〔発明の効果〕
上述した本発明の構成によれば、突起電極の配設を回避
したことによって、その製造が簡易化され、またこれに
伴うコストの問題、歩留りの問題等が改善される。さら
に異方性導電膜中の導電性粒子(19)として、塑性な
いしは弾性を有する導電性粒子が用いられ、これが半導
体チップ(11)の電極(13)と回路基板(15)の
配線パターン(14)との間で圧潰された状態で、すな
わち大なる接触面積をもって介在されるようにしたので
、半導体チップ(11)の配線パターン(14)を通じ
ての放熱効果が高められると共に電気的及び機械的連結
が強固に行われる。
また、前記(1)式の関係に選定したことによって、す
なわち、av>b十〇としたことによって第1及び第2
の絶縁層(16)及び(17)の存在(厚さ)に5 よって、電極(13)と配線パターン(14)との導電
性粒子〈19)による接続が阻害されることが回避され
る。また、aII>aV としたことによって、つまり
導電性粒子(↓9)を塑性ないしは弾性を有する導電性
粒子としたことによって構成し、これが電極(王3)と
配線パターン(14)との間に挟み込まれた状態での面
方向の直径aHを垂直方向のそれav より大にしたこ
とによって、その電極(13)と配線パターン(14)
への接触面積の増大化をはかることができ、これによっ
て電気的及び機械的強度の増大化、更には放熱効果を高
めることができる。更に、d>f>aHとしたことによ
って、異方性導電膜(12)中の導電性粒子(19)に
よって半導体チップ(11)の周縁露出部と配線パター
ン(14)とを短絡させる事故を、回路基板(15)が
フレキシブルである場合においても回避でき、信頼性の
向上をはかることができる。
そして、半導体チップ(11)のりペアに当っては異方
性導電膜(12)中のバインダー(18)としてエポキ
シ系樹脂を用いるときは200〜250℃程度の加6 熱で半導体チップ(11〉を回路基板(15)から剪断
剥離することができる。
【図面の簡単な説明】
第1図は本発明装置の一例の路線的拡大断面図、第2図
A−Cはそれぞれ従来装置の各側の断面図、第3図は第
2図Cに示す従来装置の問題点の説明図である。 (11)は半導体チップ、(12)は異方性導電膜、り
14)は配線パターン、(15)は回路基板、り16)
及び(17)は第1及び第2の絶縁層である。 代  理  人 松  隈  秀  盛 べ 悶

Claims (1)

  1. 【特許請求の範囲】 半導体チップが異方性導電膜を介して、この半導体チッ
    プの一主面上に設けられた電極に対応して設けられた配
    線パターンを有する回路基板上にフェイスダウンボンド
    され、上記半導体チップの上記主面上には上記電極上に
    開口を有し上記半導体チップの周縁部を外部に露呈する
    欠除部を有する第1の絶縁層が被覆され、上記回路基板
    上に、上記配線パターンの上記電極との接続部に開口が
    形成された第2の絶縁層が被覆されてなる半導体装置に
    おいて、 上記異方性導電膜は、絶縁性バインダー中に塑性もしく
    は弾性を有する導電性粒子が分散されてなり、 この導電性粒子が上記電極とこれに対応する上記配線パ
    ンータとの間に圧潰されて介在されるようになされ、 この圧潰介在された上記導電性粒子の電極及び配線パタ
    ーンの面方向に沿う方向の直径をa_Hとし、これと直
    交する方向の直径をa_Vとし、上記第1の絶縁層の厚
    さをbとし、上記第2の絶縁層の厚さをcとし、上記電
    極の外端からこれに跨る上記第1の絶縁層の外端までの
    距離をdとし、上記第2の絶縁層の上記半導体チップ下
    の内端縁から上記第1の絶縁層の外端縁までの距離をf
    とするとき、 d>f>a_H>a_V>b+c にしたことを特徴とする半導体装置。
JP2042064A 1990-02-22 1990-02-22 半導体装置 Pending JPH03244140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2042064A JPH03244140A (ja) 1990-02-22 1990-02-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042064A JPH03244140A (ja) 1990-02-22 1990-02-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH03244140A true JPH03244140A (ja) 1991-10-30

Family

ID=12625671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042064A Pending JPH03244140A (ja) 1990-02-22 1990-02-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH03244140A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0734065A2 (en) * 1995-03-24 1996-09-25 Shinko Electric Industries Co. Ltd. Chip sized semiconductor device
US6486412B2 (en) 2000-09-13 2002-11-26 Seiko Epson Corporation Wiring board, method for producing same, display device, and electronic device
US6617521B1 (en) 1998-12-21 2003-09-09 Seiko Epson Corporation Circuit board and display device using the same and electronic equipment
JP2010129472A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 導電性粒子、異方性導電性接着剤、導電性粒子の製造方法
CN108388053A (zh) * 2017-02-02 2018-08-10 精工爱普生株式会社 电光装置、电子设备以及安装结构体
JP2020016818A (ja) * 2018-07-27 2020-01-30 セイコーエプソン株式会社 電気光学装置、電子機器、および実装構造体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0734065A2 (en) * 1995-03-24 1996-09-25 Shinko Electric Industries Co. Ltd. Chip sized semiconductor device
EP0734065A3 (en) * 1995-03-24 1997-03-05 Shinko Electric Ind Co Semiconductor device having a chip size
US6617521B1 (en) 1998-12-21 2003-09-09 Seiko Epson Corporation Circuit board and display device using the same and electronic equipment
US6486412B2 (en) 2000-09-13 2002-11-26 Seiko Epson Corporation Wiring board, method for producing same, display device, and electronic device
JP2010129472A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 導電性粒子、異方性導電性接着剤、導電性粒子の製造方法
CN108388053A (zh) * 2017-02-02 2018-08-10 精工爱普生株式会社 电光装置、电子设备以及安装结构体
CN108388053B (zh) * 2017-02-02 2021-11-16 精工爱普生株式会社 电光装置、电子设备以及安装结构体
JP2020016818A (ja) * 2018-07-27 2020-01-30 セイコーエプソン株式会社 電気光学装置、電子機器、および実装構造体

Similar Documents

Publication Publication Date Title
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP3238004B2 (ja) 半導体装置の製造方法
JPH11340359A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3565090B2 (ja) 半導体装置の製造方法
JPH03244140A (ja) 半導体装置
JP2003142523A (ja) 電子部品装置およびその製造方法
JP4324773B2 (ja) 半導体装置の製造方法
KR20040069827A (ko) 반도체 장치 및 반도체 장치의 패키지 방법
JPH10270499A (ja) Icチップ搭載基板
JP2685039B2 (ja) 半導体装置
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPS6347943A (ja) 電子部品の接続方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
JP2008103739A (ja) 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JPH0526747Y2 (ja)
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3033541B2 (ja) Tabテープ、半導体装置及び半導体装置の製造方法
JPH06203642A (ja) 異方導電性フィルム及びフィルム状配線体
JPH1140605A (ja) テープキャリアパッケージ
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005019817A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH02231737A (ja) 電極の接続方法
JP2008004954A (ja) 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器