JPH02231737A - 電極の接続方法 - Google Patents
電極の接続方法Info
- Publication number
- JPH02231737A JPH02231737A JP5262289A JP5262289A JPH02231737A JP H02231737 A JPH02231737 A JP H02231737A JP 5262289 A JP5262289 A JP 5262289A JP 5262289 A JP5262289 A JP 5262289A JP H02231737 A JPH02231737 A JP H02231737A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrodes
- substrate
- electrode
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000008018 melting Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 7
- 239000007769 metal material Substances 0.000 description 4
- 230000002301 combined effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、配線基板同士の間や、配線基板と半導体部品
の基板の間での電極の接続方法に1関する.従来の技術 I C (Inte[rrated Circuit>
などの半導体素子が直接形成された半導体回路基板と、
この半導体回路基板が実装される配線基板との間での各
電極の接続には、通常、W B ( Wire Bon
ding)方式、T A B ( Tape Auto
mated Bonding)方式、FC(Flip
Chip bonclinB)方式なとが用いられてい
る.そのうち、FC方式は実装面積の縮小化、接続時間
の短縮化、接続長の縮小化などの点において有利である
ため、近年注目されている. 上記FC方式の代表例は、たとえば「新電子材料に関す
る調査研究報告書X■一実装材料調査報告1−」 (日
本電子工業振興協会Jig@,19877ページ)に示
されているように、半導体回路基板上に電極として形成
された半田バンプを加熱溶融させて別の配線基板上の電
極に接続するとき、半田のセルフ・アラインメント作用
つまり溶融した半田の表面張力による電極相互の位置き
わせ作用によってその接続を容易に行おうとするもので
ある. このほか、Q F P ( Quad Flat Pa
ckage)などのトランスファモールドバッゲージに
封入されたICを印刷配線基板上に実装する方法として
、印刷配線基板の電極上に予め形成した半田層を加熱溶
融させてIC側の電極と接続するとき、半田のセルフ・
アラインメント作用によって電極間の位置きわせを行う
方法が周知である. 允明が解決しようとする課題 しかしながら、上述した従来の接続方法においては、接
続する電極間の位置合わせを半田のセルフ・アラインメ
ント作用つまり溶融半田の表面張力だけに頼っているた
めに、半田を加熱溶融する前の1!極間の対向配置の精
度が悪いと、t極間を充分に位置整合させることができ
ず、一部の電極が位置ずれした状態のまま接続されてし
まうという問題点があった. したがって、本発明の目的は、位置ずれを起こすことな
く正確かつ容易に電極間を電気的に接続することのでき
る電極の接続方法を提供することである, 課題を解決するための手段 本発明は、第1の基板上に形成され、接続領域が設けら
れる電極と、第2の基板に形成され、前記第1の基板上
の電極の接続領域に対応する位置に接続領域を有する電
掻とを電気的に接続する方法において、 少なくとも一方の基板の電極の接続領域に半田バンプま
たは半田層を形成してから、 第1の基板および第2の基板を各電極の対応する接続領
域同士が対向し接触するように配置した状態のもとで、
前記半田バンプまたは半田層を加熱溶融させるとともに
、 少なくとも一方の基板に超音波振動を加えることによっ
て電極間を接続することを特徴とする電極の接続方法で
ある. 作 用 本発明に従えば、加熱溶融した半田の表面張力によるセ
ルフ・アラインメント作用と、基板に加えられる超音波
振動との複合作用によって、対向し合う電極間の位置整
合が行われるため、半田が加熱溶融される前の電極間の
対向配置精度が多少悪くても電掻間は精度よく位置かわ
せされて接続される. 実施例 第1図(a).(b)は、本発明の一実施例である電極
の接続方法の各工程を示す断面図である.この実施例の
接続方法は、FC方式によってICチップ1を印刷配線
基板2上に実装する場合に適用したものであって、IC
チップ1の回路基板3表面にはAZSiからなる電極4
と、SiNからなり電極4上の定められた棲続領域を除
く他の表面を被覆する表面保護膜5と、電極4の接続領
域の上には接続時に回路基板3内に金属が拡散するのを
防止するために設けられ、T i , T i W ,
Crなどからなるバリアメタル層6と、Ni,Cu,A
uなど半田に対して親和性を有する金属材料からなる中
間層7とが、これらの順序で真空蒸着、スパッタリング
などの方法によって積層して形成されている.さらに中
間層7上には、電解メッキなど周知の方法によって半田
バンプ8が形成されている. 一方、上記ICチップ1が実装される印刷配線基板2上
にも、半田に対して親和性を有する金属材料からなりI
Cチップ1の電!4に対応する位置に電極9が形成され
ており、この電極9の定められた接続領域に上記半田バ
ンプ8が第1IN (a)に示すようにほぼ対向するよ
うに、印刷配線基板2上に}Cチップ1が重ね合わせて
配置される.次に、ICチップ1および印刷配線基板2
は、上記配線状態を保ったまま、たとえば輻射熱を利用
したりフロー炉に入れられて加熱され、これと並行して
B a T i O sなどの図示しない電歪振動子に
よって第1図(a)に矢印Pで示すように印刷配線基板
2に対し超音波振動が加えられる.この結果、溶融した
半田8a(加熱溶融後の半田バンプ8)の表面張力の作
用と、超音波振動との複合作用によって、セルフ・アラ
インメント作用、つまりICチップ1側電極4の接続領
域と印刷配線基板2側電s9の接続領域とが自己整合す
る作用が促進され、第1図(b)に示すように半田8a
を介して印刷配線基板2の電極9とICチップ1の電極
4とが精度よく位置合わせされて接続される. 第2図(a).(b)は、本発明の他の実施例である電
極の接続方法の各工程を示す断面図である. この実施例の接続方法は、Q F P ( Quid
FlatPackage) 1 0にIC基板を封入し
て形成されたQFP半導体装置11を印刷配線基板12
上に実装する場合に適用したものである,QFP半導体
装置11のQFPIOの側部周面には、QFPIO内部
の図示しないIC基板の各電極にそれぞれ接続された複
数の接続用リード13が形成される.これら複数のりー
ド13は、半田に対して親和性を有する金属材料からな
り、その定められた接続領域を水平姿勢に折り曲げて形
成されている.一方、上記QFP半導体装置11が実装
される印刷配線基板12上にも、半田に対して親和性を
有する金属材料からなり、QFP半導体装置11の接続
用リード13に対応する複数の電極14が形成され、さ
らにこれらの電極14上には印刷、メッキなどの方法に
よって半田層15がそれぞれ形成されており、これらの
半田層15に対応する上記接続用リード13の接続領域
が第2図(a)に示すようにほぼ対向するように、印刷
配線基板12上にQFP半導体装置11が重ね合わせて
配置される. 以下は、第1の実施例の場合と同様に、半田の加熱溶融
と並行して超音波振動(第2図(a)に矢印Pで示す)
が印刷配線基板12に加えられる.この結果、第2図(
b)に示すように溶融した半田15a(加熱溶融後の半
田層15)の表面張力と、超音波振動との複き作用によ
って、QFP半導体装置11側の各接続用リード13と
印刷配線基板12側の対応する各電極14との自己整自
作用が促進されて、これらの間が半田15aを介して精
度よく位置きわせされて接続される.なお、上記各実施
例では印刷配線基板2とICチップ1の回路基板3との
間、および印刷配線基板12とQFP半導体装置11の
IC基板との問での電極の接続について説明したが、こ
れらの基板に限定することなく、フレキシブル基板、セ
ラミック基板など種々の基板相互の間での電極の接続に
も同様に適用することができる. 発明の効果 以上のように、本発明の電極の接続方法によれば、加熱
溶融した半田の表面張力と基板に加えられる超音波振動
との複合作用によって、対向し合う電極間の位置11き
を図るようにしているので、半田が加熱溶融される前の
電極間の対向配置精度が多少悪くても電極間を正確に位
置合わせして接続でき、接続作業が容易になる.
の基板の間での電極の接続方法に1関する.従来の技術 I C (Inte[rrated Circuit>
などの半導体素子が直接形成された半導体回路基板と、
この半導体回路基板が実装される配線基板との間での各
電極の接続には、通常、W B ( Wire Bon
ding)方式、T A B ( Tape Auto
mated Bonding)方式、FC(Flip
Chip bonclinB)方式なとが用いられてい
る.そのうち、FC方式は実装面積の縮小化、接続時間
の短縮化、接続長の縮小化などの点において有利である
ため、近年注目されている. 上記FC方式の代表例は、たとえば「新電子材料に関す
る調査研究報告書X■一実装材料調査報告1−」 (日
本電子工業振興協会Jig@,19877ページ)に示
されているように、半導体回路基板上に電極として形成
された半田バンプを加熱溶融させて別の配線基板上の電
極に接続するとき、半田のセルフ・アラインメント作用
つまり溶融した半田の表面張力による電極相互の位置き
わせ作用によってその接続を容易に行おうとするもので
ある. このほか、Q F P ( Quad Flat Pa
ckage)などのトランスファモールドバッゲージに
封入されたICを印刷配線基板上に実装する方法として
、印刷配線基板の電極上に予め形成した半田層を加熱溶
融させてIC側の電極と接続するとき、半田のセルフ・
アラインメント作用によって電極間の位置きわせを行う
方法が周知である. 允明が解決しようとする課題 しかしながら、上述した従来の接続方法においては、接
続する電極間の位置合わせを半田のセルフ・アラインメ
ント作用つまり溶融半田の表面張力だけに頼っているた
めに、半田を加熱溶融する前の1!極間の対向配置の精
度が悪いと、t極間を充分に位置整合させることができ
ず、一部の電極が位置ずれした状態のまま接続されてし
まうという問題点があった. したがって、本発明の目的は、位置ずれを起こすことな
く正確かつ容易に電極間を電気的に接続することのでき
る電極の接続方法を提供することである, 課題を解決するための手段 本発明は、第1の基板上に形成され、接続領域が設けら
れる電極と、第2の基板に形成され、前記第1の基板上
の電極の接続領域に対応する位置に接続領域を有する電
掻とを電気的に接続する方法において、 少なくとも一方の基板の電極の接続領域に半田バンプま
たは半田層を形成してから、 第1の基板および第2の基板を各電極の対応する接続領
域同士が対向し接触するように配置した状態のもとで、
前記半田バンプまたは半田層を加熱溶融させるとともに
、 少なくとも一方の基板に超音波振動を加えることによっ
て電極間を接続することを特徴とする電極の接続方法で
ある. 作 用 本発明に従えば、加熱溶融した半田の表面張力によるセ
ルフ・アラインメント作用と、基板に加えられる超音波
振動との複合作用によって、対向し合う電極間の位置整
合が行われるため、半田が加熱溶融される前の電極間の
対向配置精度が多少悪くても電掻間は精度よく位置かわ
せされて接続される. 実施例 第1図(a).(b)は、本発明の一実施例である電極
の接続方法の各工程を示す断面図である.この実施例の
接続方法は、FC方式によってICチップ1を印刷配線
基板2上に実装する場合に適用したものであって、IC
チップ1の回路基板3表面にはAZSiからなる電極4
と、SiNからなり電極4上の定められた棲続領域を除
く他の表面を被覆する表面保護膜5と、電極4の接続領
域の上には接続時に回路基板3内に金属が拡散するのを
防止するために設けられ、T i , T i W ,
Crなどからなるバリアメタル層6と、Ni,Cu,A
uなど半田に対して親和性を有する金属材料からなる中
間層7とが、これらの順序で真空蒸着、スパッタリング
などの方法によって積層して形成されている.さらに中
間層7上には、電解メッキなど周知の方法によって半田
バンプ8が形成されている. 一方、上記ICチップ1が実装される印刷配線基板2上
にも、半田に対して親和性を有する金属材料からなりI
Cチップ1の電!4に対応する位置に電極9が形成され
ており、この電極9の定められた接続領域に上記半田バ
ンプ8が第1IN (a)に示すようにほぼ対向するよ
うに、印刷配線基板2上に}Cチップ1が重ね合わせて
配置される.次に、ICチップ1および印刷配線基板2
は、上記配線状態を保ったまま、たとえば輻射熱を利用
したりフロー炉に入れられて加熱され、これと並行して
B a T i O sなどの図示しない電歪振動子に
よって第1図(a)に矢印Pで示すように印刷配線基板
2に対し超音波振動が加えられる.この結果、溶融した
半田8a(加熱溶融後の半田バンプ8)の表面張力の作
用と、超音波振動との複合作用によって、セルフ・アラ
インメント作用、つまりICチップ1側電極4の接続領
域と印刷配線基板2側電s9の接続領域とが自己整合す
る作用が促進され、第1図(b)に示すように半田8a
を介して印刷配線基板2の電極9とICチップ1の電極
4とが精度よく位置合わせされて接続される. 第2図(a).(b)は、本発明の他の実施例である電
極の接続方法の各工程を示す断面図である. この実施例の接続方法は、Q F P ( Quid
FlatPackage) 1 0にIC基板を封入し
て形成されたQFP半導体装置11を印刷配線基板12
上に実装する場合に適用したものである,QFP半導体
装置11のQFPIOの側部周面には、QFPIO内部
の図示しないIC基板の各電極にそれぞれ接続された複
数の接続用リード13が形成される.これら複数のりー
ド13は、半田に対して親和性を有する金属材料からな
り、その定められた接続領域を水平姿勢に折り曲げて形
成されている.一方、上記QFP半導体装置11が実装
される印刷配線基板12上にも、半田に対して親和性を
有する金属材料からなり、QFP半導体装置11の接続
用リード13に対応する複数の電極14が形成され、さ
らにこれらの電極14上には印刷、メッキなどの方法に
よって半田層15がそれぞれ形成されており、これらの
半田層15に対応する上記接続用リード13の接続領域
が第2図(a)に示すようにほぼ対向するように、印刷
配線基板12上にQFP半導体装置11が重ね合わせて
配置される. 以下は、第1の実施例の場合と同様に、半田の加熱溶融
と並行して超音波振動(第2図(a)に矢印Pで示す)
が印刷配線基板12に加えられる.この結果、第2図(
b)に示すように溶融した半田15a(加熱溶融後の半
田層15)の表面張力と、超音波振動との複き作用によ
って、QFP半導体装置11側の各接続用リード13と
印刷配線基板12側の対応する各電極14との自己整自
作用が促進されて、これらの間が半田15aを介して精
度よく位置きわせされて接続される.なお、上記各実施
例では印刷配線基板2とICチップ1の回路基板3との
間、および印刷配線基板12とQFP半導体装置11の
IC基板との問での電極の接続について説明したが、こ
れらの基板に限定することなく、フレキシブル基板、セ
ラミック基板など種々の基板相互の間での電極の接続に
も同様に適用することができる. 発明の効果 以上のように、本発明の電極の接続方法によれば、加熱
溶融した半田の表面張力と基板に加えられる超音波振動
との複合作用によって、対向し合う電極間の位置11き
を図るようにしているので、半田が加熱溶融される前の
電極間の対向配置精度が多少悪くても電極間を正確に位
置合わせして接続でき、接続作業が容易になる.
第1図は本発明の一実施例である電極の接続方法の工程
を示す断面図、第2図は本発明の他の実施例である電極
の接続方法の工程を示す断面図である. 1・・・ICチップ、2.12・・・印断配線基板、3
・・・回路基板、4,9.14・・・電極、8・・・半
田バンプ、8a,15a・・・半田、 11・・・QFP半導体装 置、13・・・接続用リード、15・・・半田層代理人
弁理士 西教 圭一郎 7.P 7−p
を示す断面図、第2図は本発明の他の実施例である電極
の接続方法の工程を示す断面図である. 1・・・ICチップ、2.12・・・印断配線基板、3
・・・回路基板、4,9.14・・・電極、8・・・半
田バンプ、8a,15a・・・半田、 11・・・QFP半導体装 置、13・・・接続用リード、15・・・半田層代理人
弁理士 西教 圭一郎 7.P 7−p
Claims (1)
- 【特許請求の範囲】 第1の基板上に形成され、接続領域が設けられる電極と
、第2の基板に形成され、前記第1の基板上の電極の接
続領域に対応する位置に接続領域を有する電極とを電気
的に接続する方法において、少なくとも一方の基板の電
極の接続領域に半田バンプまたは半田層を形成してから
、 第1の基板および第2の基板を各電極の対応する接続領
域同士が対向し接触するように配置した状態のもとで、
前記半田バンプまたは半田層を加熱溶融させるとともに
、 少なくとも一方の基板に超音波振動を加えるととによつ
て電極間を接続することを特徴とする電極の接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5262289A JPH02231737A (ja) | 1989-03-03 | 1989-03-03 | 電極の接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5262289A JPH02231737A (ja) | 1989-03-03 | 1989-03-03 | 電極の接続方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02231737A true JPH02231737A (ja) | 1990-09-13 |
Family
ID=12919907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5262289A Pending JPH02231737A (ja) | 1989-03-03 | 1989-03-03 | 電極の接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02231737A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06260744A (ja) * | 1992-07-09 | 1994-09-16 | Tsuda Seisakusho:Yugen | プリント回路板の製造方法およびその装置 |
US5500787A (en) * | 1989-10-09 | 1996-03-19 | Sharp Kabushiki Kaisha | Electrodes on a mounting substrate and a liquid crystal display apparatus including same |
-
1989
- 1989-03-03 JP JP5262289A patent/JPH02231737A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5500787A (en) * | 1989-10-09 | 1996-03-19 | Sharp Kabushiki Kaisha | Electrodes on a mounting substrate and a liquid crystal display apparatus including same |
JPH06260744A (ja) * | 1992-07-09 | 1994-09-16 | Tsuda Seisakusho:Yugen | プリント回路板の製造方法およびその装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6710437B2 (en) | Semiconductor device having a chip-size package | |
TW512498B (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JPS60262430A (ja) | 半導体装置の製造方法 | |
JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
JPS63160352A (ja) | 半導体装置の実装方法 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
JPH02231737A (ja) | 電極の接続方法 | |
JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
JP4324773B2 (ja) | 半導体装置の製造方法 | |
WO2000057469A1 (fr) | Structure et procédé de montage de semi-conducteur | |
JPH0529363A (ja) | 配線基板 | |
JPS63168028A (ja) | 微細接続構造 | |
JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
JPH07273146A (ja) | 半導体装置の実装方法 | |
JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
JPH02103944A (ja) | 半導体チップの実装方法 | |
JPH0391990A (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
JP3676591B2 (ja) | 半導体装置 | |
JPH0677285A (ja) | Ic素子の実装方法 | |
JPH11330154A (ja) | フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法 | |
JPH04127547A (ja) | Lsi実装構造体 |