JPS6347943A - 電子部品の接続方法 - Google Patents

電子部品の接続方法

Info

Publication number
JPS6347943A
JPS6347943A JP19238086A JP19238086A JPS6347943A JP S6347943 A JPS6347943 A JP S6347943A JP 19238086 A JP19238086 A JP 19238086A JP 19238086 A JP19238086 A JP 19238086A JP S6347943 A JPS6347943 A JP S6347943A
Authority
JP
Japan
Prior art keywords
microcapsules
adhesive
substrate
chip
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19238086A
Other languages
English (en)
Inventor
Hironori Murakami
裕紀 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP19238086A priority Critical patent/JPS6347943A/ja
Publication of JPS6347943A publication Critical patent/JPS6347943A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ICチップ等の半導体装1等をセラミック
基板、ガラス基板、プリント基板、フレキシブルプリン
ト基板等に実装する際の実装方法に係り、特に異方導電
マイクロ・カプセルを用いた電子部品の実装方法に関す
る。
〔従来の技術〕
ICチップ、トランジスタ等の半導体装置を配線基板等
に実装する方法は、従来より種々提案されている。例え
ば、リード配線が形成されたセラミック基板にICチッ
プを載置固定した後、リード配線とICチップのパッド
部分を金線等によって接続するワイヤポンディング方式
、その先端部にバンブが形成されたインナーリードを有
するテープ状ポリイミドフィルムの前記バンプ部をIC
チップのパッド部分と接続するテープ・オートメイテッ
ド・ボンディング(T A B )方式、ICチップの
パッド部分にバンプを形成しておき、このバンプ部を、
リード配線が形成された基板上に接続するフリップチッ
プ方式などがある。これらの方式は、それぞれ長所を有
しており、従来より多用されているところであるが、い
ずれも修正が困難である、バンブの形成等二次加工を要
する、高密度の電極に対応できない、歩留りが低い、ト
ータルコストが高くなる等の欠点を有していた。
そこで、最近、異方導電マイクロ・カプセル(FX式)
を用いた方式が提案されている。異方導電マイクロ・カ
プセル方式とは、第3図(イ)に示すようなマイクロ・
カプセルを使用する方法である。第3図(イ)において
、マイクロ・カプセル30は、金属等の導電性球状粒子
32を熱可塑性樹脂31で包み込んだものであり、寸法
範囲は導電性球状粒子32の直径d=l〜50μm程度
であり、その外側の熱可塑性樹脂31の厚さl−1〜2
5μm程度のものが望ましい。上記範囲で目的とする分
解能、電流容量等に応じ各々の直径、厚さおよびその精
度を適宜選択すればよい。
導電性球状粒子32は、例えばPd粉末等球形になり易
い金属を用い、適時分級した後使用する。
(なお均一の粒子を得ることを記載した公知文献として
「金属」2月号(1985)第50頁〜第51頁参照) 熱可塑性樹脂31には種々の樹脂が用いられるが、例え
ば、スチレン/アクリロニトリル熱可塑性ポリマー、ポ
リブチレンテレフタレート、ポリ(4−メチルペンテン
−1)等が好適である。
その外扉電性球状粒子32は、金属体粒子でなくとも、
良く、例えば、微小のポリマー粒子に、Ni等のメツキ
を施したものであっても良い。
このようなマイクロ・カプセル30を、第3図(ロ)に
示すようにICチップ33と、実装基板34の間に塗布
し、上下の電極を合わせたのち、熱圧着すれば良い。即
ち、ICチップ33のA/電極等のパッド部35と、実
装基板34のAu電極部36を位置合わせした後熱圧着
する。このようにすると、マイクロ・カプセル30の熱
可塑性樹脂31が溶融し、パッド部35と電極部36の
間の導電性球状粒子32が、それぞれ縦方向に接触して
並び、前記パッド部35と電極部36の間を導電的に接
続する。同時に、前記パッド部35と電極部36以外の
個所では、縦方向に加圧されているため、熱可塑性樹脂
が溶けても導電性球状粒子32相互が接触することはな
い。したがって、パッド部35と電極部36のみが電気
的に接続され、その他の隣接バンド間は導通されない。
このようにマイクロ・カプセルによる方法では、加熱し
たときの圧着方向のみが導電性となり、その直角方向は
絶縁性を保つので、きわめて容易にICチップを基板等
に実装可能となる。
この方法による従来の一実施例として、平均粒径1.1
9μmのPd粉に膜厚0.5μmのスチレン/アクリロ
ニトリル熱可塑性ポリマーを施した異方導電マイクロ・
カプセルを用いたものでは、約10層の粒子が積層され
たように塗布された場合でも、分解能約20本/mu(
ラインスペース25μm)以上の異方導電性が得られた
。なお、加熱は170℃〜240°C程度である。
〔発明が解決しようとする問題点0 以上に述べた例の場合、異方性は満足すべきものであっ
たが、マイクロ・カプセルを単に塗布した場合、どうし
ても、約10層の粒子が積層した形となってしまう。そ
して、この場合、各粒子間での接触抵抗が積分されるこ
とにより、パッド−電極間の抵抗は、どうしても高いも
のとなり、この欠点を補・うためには、どうしでも、接
続バンド部分の面積を広いものとしなければならないと
いう問題点を有することになる。例えば、接続パッド面
積1.9 Xl0−’an! (138X138μm 
Z )では、5〜10Ω/パツドにもなってしまい、分
解能では充分満足できても、抵抗値から使用重罪が制約
されてしまう。
この発明は、上記問題点を解決するためになささたもの
であり、十分な分解能を保ちながら、抵抗値の低い、異
方導電マイクロ・カプセルによる接続を可能としたIC
チップ等電子部品接続方法を提供することを目的とする
なお、以下の説明では、ICチップの実装方法として説
明するが、他の電子部品に対しても、本願発明の実装方
法が使用できることは明らかであり、ICチップの実装
に限られないことはいうまでもない。
〔問題点を解決するための手段および作用]上述の問題
点を解決するため、この発明においては、電気的に接続
される電極パッド領域に対応する基板配線パターン上の
領域のみに接着剤層を設けておき、この接着剤層部分に
、マイクロ・カプセルを設け、余分のマイクロ・カプセ
ルヲ除去した後、加熱圧着することを特徴とする。
上述のような方法によって、マイクロ・カプセルを設け
ると、マイクロ・カプセルの層は、はぼ単層、又は多く
ても2〜3層程度となり、マイクロ・カプセルの導電性
粒子相互の接触抵抗を大巾に減することが可能となる。
〔実施例〕
以下、この発明を、第1図に示す1実施例と共に説明す
る。
第1図は、この発明による実装方法を示す図であり、(
イ)〜(ホ)と順次工程順に記載している。
まず、第3図(イ)に示すようにICチップを搭載する
基板1の表面に設けられた、ICチップのパッドと対応
した電極2の部分に、接着剤3を設ける。接着剤3を設
けるには、スクリーン印刷を利用した方法、或いは、全
面に設けた接着剤3をフォトリソグラフィ技術によりバ
ターニングする方法、等が利用できる。接着剤としては
、第3図(イ)で説明した、マイクロ・カプセル被膜と
同様で、融点が杓10’c以上低い熱可塑性接着剤が用
いられる外、各種接着剤が用いられる。接着剤の厚さは
、電極パッドの面積にもよるが、0.1〜数μmが好ま
しい。
電極パッド部のみに、接着剤が設けられることになるの
で、接着剤としては、導電接着剤を用いることができ、
この場合、実装後の砥抗値は一層低いものとなる。
次に、第1図(ロ)に示すように、第3図(イ)に示し
たと同様のマイクロ・カプセル10を基板1の表面に吹
きつけ等によって塗布する。なおこの塗布したときの、
マイクロ・カプセル10の充填密度を上げるには、基板
大のAl製板に適宜窓開けしたものを圧着し、そ後マイ
クロ・カプセルをふりかけ、ドクターブレード法で軽く
圧力をかけながらスキャンすることが効果的である。
次に、第1図(ハ)に示すように、接着剤3が設けられ
た個所以外のマイクロ・カプセルを除去するが、このた
めには、単に基板を逆さにして軽くたたくだけでも良い
が、エアブロ−、ハケあるいは超音波等を併用すると、
さらに効果的である。
余分のマイクロ・カプセルは回収再使用でき、コスト低
減が可能である。
このようなマイクロ・カプセル10が塗布された基板1
に対し、電極パッド部分4を有するICチップ5をその
パッド部分4と電極2部分が対応するように重ね合わせ
、加熱圧着する。(第1図(ニ)及び(ホ)参照)。第
1図(ニ)では、マイクロ・カプセル10を、第3図(
イ)で説明したような断面構造で示している。第1図(
ニ)から理解されるように、マイクロ・カプセル10を
I基板1上に塗布した場合、それぞれ、外側の絶縁l被
膜を介して並んでおり、中心の導電性粒子11 lは互
いに独立していることがわかる。これを加熱Iすると、
絶縁被膜の部分は溶け、さらに加圧され1でいるので、
結局、ICチップ5の心ド部分4 硼と、基板1上の電
極2とは、マイクロ・カプセル110を構成していた導
電性粒子11によって互い1に電気接続されることとな
る。なお、このとき、導電性粒子11の横方向では接触
が起こらないので、横方向の導電性はない。
平均粒径1.19μmの球形Pd粉に膜厚0.5μmの
ポリ−4−メチル−1−ペンテン熱可塑性ポリマーを被
覆して形成したマイクロ・カプセルを用いた前述の例で
は、この方法によれば接続砥抗値が0.16〜0.36
Ω/パツドとなり、充分に実用可能となった(パッド面
積約1.9 Xl0−’、ffl、 138X138μ
m 2 )。
この実装方法を、イメージセンサ、サーマルヘッドに適
用した時の試験結果は、下記表のとおりであった。
また、温度サイクル試験(−30〜+70°Cの温度範
囲に対し100サイクル繰返すこと)、恒温恒温動作試
験(60℃、90%RH11000時間)、高温貯蔵試
験(+70℃、1ooo時間)、低温貯蔵試験(−30
°C11000時間)、振動試験(振幅1.5能をx−
y−z方向に、101+z 1分間−55Hz1分間−
10Hz 1分間と計2時間加える)の各試験後でも、
通常の動作に支障をきたすような性能の劣化はなかった
なお、接着剤として、絶縁性のものを用いた場合、接着
剤を電極部のみに残すパターニングを行うことなく、全
面に設けたままにしておき、その後加熱加圧することに
よっても、マイクロ・カプセルによる異方性から、必要
部分のみの充分な導電性が得られるが、ICチップを実
装する場合には、以下に述べる理由から、パターニング
を行うことが好ましい。
第2図(イ)において、5はICチップであり、その一
部を拡大して示している。ICチップ5には、多数のバ
ンド部分4が設けられているが、その他の部分は、通常
シリコン酸化膜から成るパッシベーション膜6によって
覆われている。そして、このパッシベーション膜は、通
常の製法による場合、パッド部分4より1〜3μm程度
高くなる。
この場合、基板2の表面の全面に接着剤を塗布して、マ
イクロ・カプセルを散布すると、第2図(イ)に模式的
に示すように、マイクロ・カプセル10−1.10−2
.10−3が接着する。
この状態で、加熱加圧すると、マイクロ・カプセル10
−1の部分が他の部分より高くなっていることから、こ
の部分のみで接触が起こり、パッド部分4での導通が不
完全ないし、不可能となってしまう。
また、マイクロ・カプセル10−1の個所のパッシベー
ション膜にクランクが生ずる場合もあり、最終的な歩留
りを低下させる原因の1つとなっていた。
これを防ぐためには、接着剤を前述のとおりバンド部分
4のみに設ければ良いことがわかる。
第2図(ロ)は、この場合のさらに他の実施例を示すも
ので、特に、パッシベーション膜にクランク等の破損を
起こさせないようにしたものである。第2図(ロ)にお
いて、接着剤3は、ICチップ5のパッド部分4に対応
した個所からさらに、α+γだけ内側になる領域にのみ
設けている。
ここでγは、マイクロ・カプセル10の平均粒径であり
、αは位置合わせ精度、マイクロ・カプセル10の粒径
のバラツキ等を考慮して決められる数値である。−例と
して、γ=5±0.1 μmのときは、α#1〜5μm
とするのが良い。
このように構成しておくと、マイクロ・カプセル10は
、接着剤3の部分のみに附着することになるが、第2図
(ロ)の図面からも解るように、接着剤3の最外部に附
着したマイクロ・カプセルでも、αの予裕をもってパッ
ド部分4の内側に位置することとなる。したがって、後
の工程で、加熱加圧された場合でも、パッシベーション
膜6を破損することはない。
第2図(ロ)に示すような構成とした場合には、フリッ
プ・チップやペデスタルの様に、ICチップのパッド部
分4にバンプを形成する必要がなく、−FYji−のI
Cの設計変更なしで容易にIC実装が可能となるため、
きわめてはん用性が高(なる。
なお、実施例では、ICチップの実装を例として示した
が、他の電子部品の実装にも適用可能なことは勿論であ
る。
〔発明の効果〕
以上、述べたように、この発明によれば、きわめて容易
な操作によって、ICチップ等を充分満足すべき低抵抗
で実装できる。特に、接着剤を、パッド部分よりも、所
定量だけ狭くして設けた場合にはICチップのバンシベ
ーションffI ヲ破tft することもなくなり、そ
のはん用性が一層高いものとなる。
そして、この実装方法によったものでは、抵抗値等が満
足すべき値であると同時に、きわめて厳しい条件下での
試験によっても、その電気的接続の性能が劣化されるこ
とがな(、安定確実な実装構造が得られる。
【図面の簡単な説明】
第1図は、この発明の実装方法を示す図、第2図は、こ
の発明の他の実施例を示す図、第3図は従来の実装方法
を示す図である。 1−・−・−・基板     2−・・電極3−・−・
接着剤    4−・・・・パッド部分5−・−・−I
Cチップ  6 ・−・−・パッシベーション膜10 
・−マイクロ・カプセル 11 ・−・・・導電性粒子 特許出願人   富士ゼロックス株式会社代理人弁理士
    山 谷 晧 榮 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)電気的に接続される電子部品の電極パッド領域に
    対応する基板配線パターン上の領域のみに接着剤を設け
    た後、導電性球状粒子を絶縁性高分子で被覆したマイク
    ロ・カプセルを散布し、次いで不要個所のマイクロ・カ
    プセルを除去し、その後電子部品を位置合わせして、加
    熱加圧し、前記電子部品を接着固定することを特徴とす
    る電子部品の接続方法。
  2. (2)接着剤を、電子部品の電極パッド領域より所定値
    小さく塗布することを特徴とする特許請求の範囲第1項
    記載の電子部品の接続方法。
JP19238086A 1986-08-18 1986-08-18 電子部品の接続方法 Pending JPS6347943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19238086A JPS6347943A (ja) 1986-08-18 1986-08-18 電子部品の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19238086A JPS6347943A (ja) 1986-08-18 1986-08-18 電子部品の接続方法

Publications (1)

Publication Number Publication Date
JPS6347943A true JPS6347943A (ja) 1988-02-29

Family

ID=16290332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19238086A Pending JPS6347943A (ja) 1986-08-18 1986-08-18 電子部品の接続方法

Country Status (1)

Country Link
JP (1) JPS6347943A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
US5499963A (en) * 1992-01-29 1996-03-19 Fanuc Ltd. Automatic tool changer
JPH08159233A (ja) * 1994-12-02 1996-06-21 Kamo Seiko Kk カムによる間欠回転装置
JPH11214420A (ja) * 1998-01-28 1999-08-06 Citizen Watch Co Ltd 半導体装置とその製造方法およびその実装構造
JP2000288771A (ja) * 1999-04-09 2000-10-17 Senju Metal Ind Co Ltd はんだボールおよびはんだボールの被覆方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
US5499963A (en) * 1992-01-29 1996-03-19 Fanuc Ltd. Automatic tool changer
JPH08159233A (ja) * 1994-12-02 1996-06-21 Kamo Seiko Kk カムによる間欠回転装置
JPH11214420A (ja) * 1998-01-28 1999-08-06 Citizen Watch Co Ltd 半導体装置とその製造方法およびその実装構造
JP2000288771A (ja) * 1999-04-09 2000-10-17 Senju Metal Ind Co Ltd はんだボールおよびはんだボールの被覆方法

Similar Documents

Publication Publication Date Title
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2570628B2 (ja) 半導体パッケージおよびその製造方法
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7638876B2 (en) Bumpless semiconductor device
JPH0855938A (ja) 半導体装置及びその製造方法
JPH1070362A (ja) 基板を結合する方法および構造
JP3029398B2 (ja) 半導体のチップと基板間の電気的連結構造
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0432541B2 (ja)
JPS6347943A (ja) 電子部品の接続方法
JPH0669278A (ja) 半導体素子の接続方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002231765A (ja) 半導体装置
JPH03244140A (ja) 半導体装置
JPH10233401A (ja) 半導体装置
JP2001168268A (ja) 半導体モジュールおよび電子回路装置
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000315855A (ja) フェイスダウン実装基板及びフェイスダウン実装方法
JPH09246326A (ja) フリップチップ実装方法
JP3553246B2 (ja) Icカード用icモジュールの製造方法、icモジュールの製造方法
JP3604250B2 (ja) 半導体装置実装体
JPH04242721A (ja) 液晶表示装置
JPH01136344A (ja) 半導体チップの実装構造
JP2004281899A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0547839A (ja) 半導体集積回路素子実装方法