JPH01136344A - 半導体チップの実装構造 - Google Patents

半導体チップの実装構造

Info

Publication number
JPH01136344A
JPH01136344A JP29574187A JP29574187A JPH01136344A JP H01136344 A JPH01136344 A JP H01136344A JP 29574187 A JP29574187 A JP 29574187A JP 29574187 A JP29574187 A JP 29574187A JP H01136344 A JPH01136344 A JP H01136344A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
conductive resin
conductive
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29574187A
Other languages
English (en)
Inventor
Jun Takeuchi
順 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP29574187A priority Critical patent/JPH01136344A/ja
Publication of JPH01136344A publication Critical patent/JPH01136344A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップの配線基板上への実装方法に関
する。
〔従来の技術〕
近年液晶表示体やICカード等一定面積の配線基板内に
、i数の半導体チップを高密度かつ薄型に実装する需要
が強まっている。これらの要求に対応した 半導体チッ
プを配線基板上へ直接実装する方法として、以下の3つ
の方法が知られている。
■ 半導体チップに半田バンプを形成し、配線基板との
接続を半田付けにより得る半田バンプ方式。
■ 半導体チップに金バンプを形成し、フィルム上に形
成した金属線との間で加熱を行い共晶合金法により、金
属線との接続を行ったTABを、金属線より切断し、金
属線と配線パターン間で半田付けを行うTAB方式。
■ 金属パッドを上面にして半導体チップをグイボンデ
ィングした後熱や超音波によりパッドと配線パターン間
を金属ワイヤーで接続するワイヤーボンディング方式が
ある。
〔発明が解決しようとする問題点〕 しかしながら従来の方式のいずれも金属パッドピッチ1
00μm以下の細密接続が困難であり今後の高密度実装
の要求を実現できない。
また、半田バンプ方式においては、温度変化による応力
が接続部に集中して発生するため半導体チップもしくは
、配線基板にクラックが発生しやすいと言う欠点を持つ
その他、半導体チップにバンプ形成が必要な半田バンプ
方式とTAB方式は、バンプ形成のためコスト高となり
、汎用的なパッド仕様の半導体チップは使用できない。
さらに半田接続時200℃以上の加熱が必要なため、耐
熱性が低い基板や部品は、使用できない。
また、TAB方式は金属線、ワイヤーボンディング方式
ではワイヤーの分実装面積が増加し高密度実装に適さな
い。
さらにワイヤーボンディングは、半導体チップに不良が
発見されたとき、リペアするのが困難であり、かつ端子
1本ごとワイヤーを張るため接続に時間がかかり実装コ
ストが増加する。
以上の様にいずれの方式も多くの問題があった。
そ二で本発明は、これらの問題を解決する物で金属バン
プを有する半導体チップを用いる事無く最少の実装面積
で、100μm以下のピッチの接続を全端子−括に行い
、かつ不良半導体チップのりペアが可能であり、さらに
材料の選択により実装工程に加熱工程を無くし1、実装
後に温度変化等による接続部の応力集中を最少限に抑え
る事が可能な、−半導体チップと配線パターンとの接続
構造を提供するところにある。       ゛〔問題
点を解決するための手段〕 本発明の半導体チップの実装構造は、半導体チップ上の
金属パッドと、当該金属パッドに対応する配線パターン
を持つ配線基板において、位置合わせを行った半導体チ
ップと配線基板間に、導電粒子を硬化性樹脂中に含んだ
導電性樹脂を少なくとも金属パッドに対応する配線パタ
ーン部に配置し、かつ金属パッドに対応する配線パター
ンの近傍以外には導電性樹脂を配置せず、導電性樹脂が
配置されていない半導体チップと配線基板間に硬化性樹
脂を配置せしめ、硬化性樹脂を各々の条件により硬化さ
せた事を特徴とする。
また、導電性樹脂の配置構造として、隣接する金属パッ
ドにまたがらずに導電性樹脂を配置したり、導電性樹脂
に異方性の導電性を付与する事により、金属パッド間に
またがり導電性樹脂を配置する事を可能にしたり、金属
パッドにまたがる部分に導電性粒子を配置した後生なく
とも金属パッド間に対応する導電性樹脂中の導電性粒子
を除去した事を特徴とする。
さらに必要に応じ、半導体チップと配線基板間に硬化性
樹脂を配置しない事も特徴とする。
〔実施例〕
本発明の作用を図面に基き、詳細に説明する。
セラミックス、ガラス、エポキシ等により形成された配
線基板1上に、半導体チップの金属パッドに対応させ配
線パターン2を形成する。
次に導電性樹脂3として、導電性粒子を混入した硬化性
樹脂を少なくとも金属パッドに対応する配線基板上へ塗
布する。塗布形状として、導電性樹脂に異方性の導電性
を持たせ、金属パッドにまたがる部分にも塗布を行った
印刷形状(第1図)、及び、金属パッドに対応した配線
パターン近傍にしか導電性樹脂を塗布しない形状(第2
図)及び、導電性樹脂を金属パッド間にまたがり塗布し
た後、不要な箇所をレーザー、赤外線加熱等により除去
し、配線パターン周辺にしか導電性樹脂を残さない形状
の3種類がある。その他導電性樹脂を半導体チップ側に
塗布する事が可能なのは言うまでもない。
導電性樹脂塗布後、導電性樹脂が塗布された配線パター
ンと半導体チップ4の金属パッド5の位置合せを行い、
半導体チップを加圧しながら、導電性樹脂をそれぞれの
硬化条件により硬化させ、導電粒子を介し、配線パター
ンと金属パッドの導通を得た状態で、半導体チップを固
定する(第3図)。導電性樹脂中の硬化性樹脂の接着力
が十分に強い・場合はこの状態で半導体チップの実装を
完了するが、導電性樹脂のみでは、半導体チップを保持
できない場合以下の方法により、半導体チップと配線基
板間に硬化性樹脂60層を設け、半導体チップの保持を
行いかつモールドを兼ねさせる(第4図)。低粘度の硬
化性樹脂を使用する場合は、半導体チップを導電性樹脂
を用い固定した後、半導体チップ周辺に硬化性樹脂を塗
布し、毛細管現象により半導体チップと配線基板との間
に硬化性樹脂を充填させる。十分に進入した後、硬化性
樹脂を各々の条件により硬化させる。
また、高粘度の硬化性樹脂を使用する場合は、半導体チ
ップの位置合せ前に、導電性接着剤を硬化させ、配線基
板もしくは半導体チップの能動面へ硬化性樹脂を塗布す
る。その後半導体チップの位置合せを行い、硬化性樹脂
層を形成した後、半導体チップに加圧を行いながら硬化
性樹脂層を各々の条件により硬化させる。なお、この方
式では、あらかじめ導電性樹脂を硬化させた後半導体チ
ップの位置合せを行うため、導電性粒子の表面に硬化性
樹脂が被膜された状態になる場合がある。この場合金属
パッドと配線パターン間の電気的接続続が困難になるた
め、 (1)導電性樹脂の硬化性樹脂に低粘度の物を使用し導
電性粒子上の被膜層を薄くする。
(2)導電性樹脂の硬化性樹脂に低硬度の物を使用する
(3)半導体チップ位置合わせ後の加圧時に加熱も併用
し、被膜層の硬度を下げる。
等の処置を施し、半導体チップへの加圧時に被膜層を破
壊させ導電粒子を介し、配線パターンと金属パッド間の
接続を得るようにする。
表1に本発明に使用する材料を示す。
以下に具体例を揚げる。
表  1 (1)導電性樹脂 (a)導電粒子材料例(直径3μm〜20μm)(b)
硬化性樹脂例 熱硬化、紫外線硬化、嫌気性硬化、 常温硬化、紫外線・熱併用硬化、等 (C)導電性樹脂除去方法例 (2)硬化性樹脂層例 (1)導電性樹脂(b)硬化性樹脂例と同様。
〔実施例1〕 ITO膜上の一部へニッケルメッキを施した配線パター
ンを持つ液晶表示体へ、直径5〜15μmの樹脂ボール
の表面に500〜2000人のニッケルメッキを施した
導電性粒子を、室温硬化タイプの硬度ショアーD15の
シリコン系接着剤へ重量比で20〜35%混入した導電
性樹脂を、転写印刷により80〜120μmの巾で、ア
ルミパッドに対応する配線パターン上へ塗布した。
次に出力100〜500μmのYAGレーザーをアルミ
バット間の導電性樹脂へ照射し、アルミパッドとの接続
に不要な導電性粒子の除去を行った。
そのまま室温に放置し、シリコン系接着剤の硬化を終え
た後、半導体チップ表面へ光硬化型のアクリル系接着剤
を塗布し配線パターンとアルミパッドとの位置合せを行
い10〜30kg/cI11で加圧しながら配線基板下
部より4000mj/cdの紫外線を照射し、アクリル
系接着剤の硬化を行った。以上の方法は、加熱工程を含
まないため液晶表示体への熱ストレスを与えずに半導体
チップの接続を行う事ができた。また導電性樹脂の除去
に、レーザーを使用したため、100μmピッチ以下の
アルミパッドに対応した接続が可能となった。またアク
リル系接着剤を使用した事により秒単位の短い時間で接
続を得る事ができた。
〔実施例2〕 ガラスエポキシ基板上に銅配線パターンを形成した後、
アクリル系接着剤へ15〜20μmの粒度分布を持つニ
ッケル粒子を重量比20〜40%混入し、異方性の導電
性を持つ硬化性樹脂を製作し、スクリーン印刷を用い、
半導体チップのアルミパッドに対応する配線パターン上
へ200μm幅で枠状に塗布した。次に、紫外線を30
00mj/atで照射し導電性樹脂を硬化させた後、デ
イスペンサーを用い配線基板へエポキシ系接着剤を塗布
し、配線パターンとアルミパッドの位置合わせを行い、
120℃1時間の間15〜25kg/antの圧力を加
えエポキシ系接着剤を硬化させた。以上の方法により低
コストで、パッドピッチ300μmの半導体チップの接
続を行う事ができた。また半導体チップとガラスエポキ
シ基板間にエポキシ系接着剤層を施けた事により信頼性
が向上した。
〔実施例3〕 セラミック基板上に、配線パターンを形成した後、エポ
キシ系接着剤へ平均粒径5〜15μmの銅粒子を重量比
30〜60%混入した導電性樹脂を、配線パターン上へ
半導体チップのアルミパッドにまたがり導電性樹脂が配
置できる様200μm幅で枠状に塗布した。その後、集
光式赤外線加熱装置を用い、アルミパッド間の導電粒子
が不要な部分に配置される銅粒子を除去した。次に、銅
粒子が印刷されている配線パターンと半導体チップのア
ルミパッドとの位置合せを行い、上部より5〜15kg
/ crdの圧力を加えながら、120℃に1時間放置
し、エポキシ系樹脂の硬化を終えた。以上の方法で、パ
ッドピッチ200μmの半導体の接続を最少の実装面積
で行う事ができた。また半導体チップ接続における最高
温度も120℃と半田付けや共晶方式の接続と比較し、
低温で行う事ができた。
〔発明の効果〕
以上述べた様に、本発明によれば次の様な効果が与えら
れる。
■金属バットと配線パターン間の接続を、導電粒子を介
して行うすこめ、−船釣な金属パッド仕様の半導体チッ
プが使用できる。このためバンプ仕様と比較し、低コス
ト化が可能となり半導体チップ選択の幅が広がる。
■電気的接続は導電粒子を介し圧接により得ているため
、半田付けや合金の形成が困難であるITo等との接続
も可能である。さらに導電性粒子を選択する事により、
接続部の温度変化時の熱膨張に追従して電気的接続を維
持させ半導体チップへストレスを与える事無く高い信頼
性を得る事ができる。
■フェイスダウン方式の実装であるため、ワイヤーボン
ディングやTABと比較し、実装面積が最少に押さえら
れる。
■半導体チップの固定に硬化性樹脂を使用しているため
、−括接続が行え接続時間の短縮が可能である。また樹
脂を選択する事により、秒単位の短時間接続、常温接続
、嫌気性硬化による接続等配線基板や半導体チップの特
性に合わせ、最適な接続条件を得る事ができる。また、
−度接続を行った半導体チップに不良が生じても300
℃程度の熱を半導体チップへ数秒加え硬化樹脂を加熱分
解する事により容易に剥離が可能となり、半導体チップ
の交換が行える。
■導電性粒子に5μmφ以下の物を使用したり、レーザ
ーにより不要部分の導電性粒子を除去する事により、従
来の方式では困難な100μm以下の金属パッドピッチ
の接続が可能となり、配線基板の小型高密度化が促進さ
れる。
■半導体チップ、配線基板間に硬化性樹脂層を設ける事
により、接続部の温度差による応力の集中を防ぎ、耐湿
性も向上し、高い信頼性が得られる。
【図面の簡単な説明】 第1.2図は、本発明における導電性樹脂の塗布形状を
表した図である。 1・・・配線基板 2・・・配線パターン 3・・・導電性樹脂 第3.4図は、本発明における半導体チップと配線基板
との接続後の断面図である。 4・・・金属パッド 5・・・半導体チップ 6・・・硬化性樹脂 以  上 出願人 セイコーエプソン株式会社 代理人弁理士 最 上 務 他1名 第件図

Claims (5)

    【特許請求の範囲】
  1. (1)半導体チップ上の金属パッドと、当該金属パッド
    に対応する配線パターンを持つ配線基板において、位置
    合せを行った半導体チップと配線基板間に、導電性粒子
    を硬化性樹脂中に含んだ導電性樹脂を少なくとも金属パ
    ッドに対応する配線パターン部に配置し、かつ金属パッ
    ドに対応する配線パターン近傍以外には導電性樹脂を配
    置せず、導電性樹脂が配置されていない半導体チップと
    配線基板間に硬化性樹脂を配置せしめ、硬化性樹脂を各
    々の条件により硬化させた事を特徴とする半導体チップ
    の実装構造。
  2. (2)前記導電性樹脂を前記金属パッドに対応する前記
    配線パターン近傍のみに配置し、隣接する金属パッド間
    にまたがり導電性樹脂が配置される事のない事を特徴と
    する特許請求の範囲第1項に記載の半導体チップの実装
    構造。
  3. (3)前記導電性樹脂に異方性の導電性を付与し、隣接
    する前記金属パッド間にまたがり異方性の導電性樹脂を
    配置した事を特徴とする特許請求の範囲第1項に記載の
    半導体チップの実装構造。
  4. (4)前記導電性樹脂を隣接する前記金属パッドにまた
    がる部分に配置した後、少くとも金属パッド間に対応す
    る導電性樹脂中の導電性粒子を除去した事を特徴とする
    特許請求の範囲第1項及び第3項に記載の半導体チップ
    の実装構造。
  5. (5)前記半導体チップと前記配線基板間に前記硬化性
    樹脂を配置しない事を特徴とする特許請求の範囲第1項
    、第2項、第3項及び第4項に記載の半導体チップの実
    装構造。
JP29574187A 1987-11-24 1987-11-24 半導体チップの実装構造 Pending JPH01136344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29574187A JPH01136344A (ja) 1987-11-24 1987-11-24 半導体チップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29574187A JPH01136344A (ja) 1987-11-24 1987-11-24 半導体チップの実装構造

Publications (1)

Publication Number Publication Date
JPH01136344A true JPH01136344A (ja) 1989-05-29

Family

ID=17824568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29574187A Pending JPH01136344A (ja) 1987-11-24 1987-11-24 半導体チップの実装構造

Country Status (1)

Country Link
JP (1) JPH01136344A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382048A (ja) * 1989-08-24 1991-04-08 Canon Inc 半導体素子の接続方法
JPH0766286A (ja) * 1991-07-01 1995-03-10 At & T Corp 集積回路と基板との電気的接続方法及び集積回路組立体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382048A (ja) * 1989-08-24 1991-04-08 Canon Inc 半導体素子の接続方法
JPH0766286A (ja) * 1991-07-01 1995-03-10 At & T Corp 集積回路と基板との電気的接続方法及び集積回路組立体

Similar Documents

Publication Publication Date Title
JP3927759B2 (ja) 回路基板への電子部品の実装方法
US7703657B2 (en) Device for mounting electric component
JP2001176924A (ja) 半導体装置の接合方法、半導体装置、電子機器、接合材料
JP3269390B2 (ja) 半導体装置
JPH0266953A (ja) 半導体素子の実装構造およびその製造方法
JPH01136344A (ja) 半導体チップの実装構造
JPH06168982A (ja) フリップチップ実装構造
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH10270499A (ja) Icチップ搭載基板
JP2002026250A (ja) 積層回路モジュールの製造方法
JP3644189B2 (ja) バンプ構造及びその製造方法
JPH08111437A (ja) 半導体装置の実装方法
JP2541284B2 (ja) 半導体チップの実装方法
JP2959215B2 (ja) 電子部品およびその実装方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JP2000277566A (ja) 電子部品ユニットおよび電子部品ユニット製造方法
JPH0327542A (ja) 半導体装置の実装構造
JP2000208907A (ja) 電子部品の実装方法
JPH04317347A (ja) 集積回路素子の接続方法
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP2002299810A (ja) 電子部品の実装方法
JPH0472644A (ja) 半導体素子の実装方法
JPH0437147A (ja) 半導体チップの実装方法