JP2541284B2 - 半導体チップの実装方法 - Google Patents

半導体チップの実装方法

Info

Publication number
JP2541284B2
JP2541284B2 JP63142181A JP14218188A JP2541284B2 JP 2541284 B2 JP2541284 B2 JP 2541284B2 JP 63142181 A JP63142181 A JP 63142181A JP 14218188 A JP14218188 A JP 14218188A JP 2541284 B2 JP2541284 B2 JP 2541284B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal
resin paste
connection
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63142181A
Other languages
English (en)
Other versions
JPH0228340A (ja
Inventor
壽夫 松崎
博彰 戸島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63142181A priority Critical patent/JP2541284B2/ja
Publication of JPH0228340A publication Critical patent/JPH0228340A/ja
Application granted granted Critical
Publication of JP2541284B2 publication Critical patent/JP2541284B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は、接続用電極パッドを有する半導体チップ
を、フェースダウンで直接耐熱絶縁基板に載置、接続す
る実装方法に関し、 従来のような接続用金属突起(以下「バンプ」とい
う。)を形成することなく、Al(アルミニウム)電極パ
ッドを有する大多数の半導体チップでのフェースダウン
実装を実現することを目的とし、 半導体チップを載置するための耐熱絶縁基板の表面に
設けた該半導体チップとの接続用金属パターン表面に、
樹脂ペーストを印刷形成する工程と、 該樹脂ペーストを未硬化としたまま、金属球を該樹脂
ペーストに付着固定させる工程と、 該樹脂ペーストを硬化させた後、該半導体チップの接
続用電極パッド面を該耐熱絶縁基板の表面に対向させる
工程と、 該金属球の位置と該半導体チップの接続用電極パッド
位置とを互いに合わせる工程と、 該接続用電極パッドと該金属球とを、加圧及び加熱に
よって互いに接続する工程と によって構成する。
〔産業上の利用分野〕
本発明は、ハイブリッドIC、サーマルヘッド等に応用
される半導体チップの実装方法に関する。
近年、半導体製造技術は急速に進歩を遂げ、半導体チ
ップはより大規模化、かつより高密度化しつつある。
技術の高度化に伴った前述のような変化が、半導体チ
ップが小型化しつつあるにもかかわらず、外部接続用の
電極パッドを増加させた。
上述のような多数の電極パッドを有する半導体チップ
を用い、かつ量産技術的見地から従来の例に劣るところ
のない実装方法が求められ、既存の技術を根本的に改良
する必要が生じてきた。
〔従来の技術〕
従来、最も一般的に用いられている方法としてワイヤ
ボンディング実装法がある。
この方法は第4図(a)及び第4図(b)に示すよう
に、耐熱絶縁基板1表面に載置した半導体チップ7上の
接続用電極パッド21と該耐熱絶縁基板1表面に具備した
接続用金属パターン22との間をボンディングワイヤ41に
より接続するものである。
ところがこの方法は、前述の技術的進展を背景に改良
がなされ、第5図(a)および第5図(b)のフェース
ダウンによる新しい方法が開発された。
フェースダウンにより半導体チップを直接基板に載
置、接続する方法としては、「フリップチップ実装法」
が最も一般的に採られてきた。
この方法は、フェースダウンにより載置すべき半導体
チップ7に予めバンプ42を設け、半導体チップ側バンプ
42位置と耐熱絶縁基板1面の接続用金属パターン22位置
とを互いに合わせた後、加圧及び加熱によって実装する
ものであった。
しかし最近は、 1)基板面の半導体チップの接続用電極パッド位置にあ
らかじめ透孔を設け、半導体チップを載置して後透孔に
導電性樹脂を流し込み固化させるもの(特開昭59−1889
55号公報記載の発明)、 2)バンプを、半導体チップを載置すべき回路基板とは
異なる絶縁体基板上に形成し、これをツールで半導体チ
ップ側に移し取るもの(特開昭61−50339号公報記載の
発明)及び、 3)回路基板面の接続用金属パターン上の半導体チップ
を載置すべき位置に予めバンプを印刷形成し、さらにバ
ンプ上に導電性樹脂層を設けて半導体チップを実装する
もの(特開昭61−94330号公報記載の発明) 等、種々の方法で改良がなされてきている。
〔発明が解決しようとする課題〕
バンプを形成する従来のフリップチップ実装法には以
下に掲げる利点がある。
1)第4図のように、ボンディングワイヤに比べて実装
エリア9が小さくて済む。
2)基板上の接続用金属パターン22を設けるべき位置
は、半導体チップ7の外周に限定されることなく該半導
体チップ7の占める領域なら自由に選択しうる。
3)1回の位置合わせで同時に全ての結線ができ、より
作業の能率化が見込める。
4)ワイヤボンディングに比べて機械的接続の信頼性に
優れている。
ところが、 1)接続用電極パッドを有する大多数の半導体チップは
利用できないという欠点 があり、かつ 2)バンプを半導体チップ側に予め設けなければならな
い という技術的困難が生じていた。
一方で、バンプ形成を改良しようとした公知の三者に
は、共通した欠点として、量産技術として実地に応用す
る際の技術的困難を挙げることができる。
個別に説明を加える。
まず、特開昭59−188955号公報記載の発明では、基板
の接続用金属パターンと接続用電極パッド両者に接触し
ているのは、導電性樹脂である。
ところで導電性樹脂は、樹脂自体には導電性はなく、
樹脂中に金属微粒子を混入することによって導電性を得
ているものであるために、接続部の電気抵抗が大きくな
る。
それだけでなく、接続用電極パッドを有する半導体チ
ップの大多数は、接続用電極パッド母材としてAl(アル
ミニウム)を用いており、空気中の酸素によりAl電極パ
ッド表面に酸化膜の自然形成が不可避となる。
この為に、接続用電極パッドとの接続は、実際には酸
化膜を通してであり、安定した接触は得られない。
つまり、 3)電気的接続の信頼性に問題がある。
加えて導電性樹脂自体の粘性の為に封止せねばならな
い部分に気泡が入るという不具合が生じる。
また特開昭61−50339号公報の発明では、バンプの形
成が著しく困難である。
すなわち、別に用意した絶縁体基板上に設けた 4)金属突起の形成が面倒である上、転写する工程が技
術的に著しく困難である。
詳述すれば、該公知例では金属突起の形成には電解メ
ッキ法を用いている。
このとき、メッキ用電極をなす金属膜を形成した後、
絶縁膜を該金属膜上に形成する手段によっている。
しかし、該金属膜は金属突起形成後、剥離し易いもの
であるとともにある程度の強度を有しておらねばならな
い。
この条件を満足するように均衡をとることは、極めて
困難である。
また、金属突起の形成はフォトリソグラフィの複雑な
工程、すなわち洗浄〜蒸着〜レジスト塗布〜マスクパタ
ーン形成〜現像という一連の工程によらねばならないた
め、なおさら面倒になる。
以上のように、原理的あるいは実験的には利用可能で
あっても、量産に実地に応用する上では極めて問題が多
い。
一方、特開昭61−94330号公報記載の発明では、バン
プを印刷等の方法で回路基板上に形成し、更にこのバン
プ上の極小範囲に導電性樹脂を少量形成せねばならな
い。
つまり、この方法を利用すれば、 5)二つの印刷を重ねて正確に行なうことが必須要件に
なるが、これは現状では、印刷技術的に極めて困難な課
題である。
本発明は、以上述べてきた類似の公知例の欠点1)〜
5)すべての克服を課題としている。
すなわち、フリップチップ実装の有している最大の利
点としてすでに述べてきた「省スペース、高密度な実装
を、能率よく可能ならしめる。」という点を承継した上
で、従来利用できなかった大多数の半導体チップを利用
した技術的容易なフェースダウンボンディングを、電気
的接続の信頼性を向上させつつ実現しようとするもので
ある。
〔課題を解決するための手段〕
第1図(a)〜(d)参照。
このような課題を解決するために、半導体チップを載
置するための絶縁基板の表面に設けた半導体チップとの
接続用金属パターン表面に、樹脂ペーストを印刷形成す
る工程と、 樹脂ペーストを未硬化としたまま、金属球を樹脂ペー
ストに付着固定させる工程と、 樹脂ペーストを硬化させた後、半導体チップの接続用
電極パッドと金属球とを位置合わせし、接続用電極パッ
ドと金属球とを互いに接続する工程と、 によって半導体チップを実装する。
〔作用〕
本発明では、半導体チップを載置するための耐熱絶縁
基板の表面に設けた該半導体チップとの接続用金属パタ
ーン上に樹脂ペーストを印刷形成する。
該樹脂ペースト上に付着した金属球は、後にその高さ
を一定とし、更に後には基板面の接続用金属パターンと
半導体チップ側電極パッド両者に直に接触し、加圧及び
加熱によって、金属相互を実質的に接続するものであ
る。
従って導電性樹脂に起因する接続の問題は解消される
こととなる。
一方実際の製造工程を考えても、面倒なフォトリソグ
ラフィの工程によらずとも、バンプの代わりを成す物を
極めて容易に形成でき、しかも、従来の方法の利点を損
なう所がない。
〔実施例〕
以下、図面に従って本発明の一実施例について説明す
る。
第1図(a)参照。
99.5%のアルミナを素材とした耐熱絶縁基板1を用
い、Ta−N抵抗膜、NiCr/Au導体膜を、DCマグネトロン
スパッタにより全面形成する。
次に、フォトリソプロセスを用いて、Ta−N抵抗膜、
NiCr/Au導体パターンを形成する。この時半導体の載置
される部分は、半導体ペアチップパターンに対応した接
続用金属パターン22として形成する。
第1図(b)参照。
この後、該耐熱絶縁基板1上の半導体チップ7側電極
パッド21に接続すべき位置に樹脂ペースト3としてポリ
イミドベースのAg(銀)導電性樹脂ペーストを325メッ
シユのステンレスマスクを用いて印刷形成する。
第1図(c)参照。
接続部材をなす金属球4には、Al(アルミニウム)と
の親和を考え、Au(金)を用いた。
50〜60μmφのAu(金)を素材として用いた金属球4
を該耐熱絶縁基板1上に散布し導電性樹脂ペースト3上
に付着させた後、不要な金属球4を揺動落下させる。
金属球4自体の重量は極めて軽いものであり、しかも
導電性樹脂ペースト3の粘度は、多少の揺れで金属球4
が落下しない程度に十分である。
ゆえに、付着させた金属球4を残しつつ余分な球を除
去することは、揺動の程度で調和をとれば容易に可能で
ある。
また、導電性樹脂ペースト3の印刷面積は、金属球4
一個分しか付着しえない程度に形成が十分可能である。
よって、金属球4は必要分だけ所定の位置に付着する
こととなる。
こうして第1図(c)のようになった該耐熱絶縁基板
1を、金属球4が付着した状態で、導電性樹脂ペースト
3を硬化させるべく150℃で1時間、300℃で1時間加熱
する。
第2図参照。
該耐熱絶縁基板1上導電性樹脂ペースト3を用いて付
着した金属球4の高さを一定にするために、平行調整用
ツール8により金属球4表面を±5μmの精度で該耐熱
絶縁基板1上の接続用金属パターン22表面と平行調整用
ツール8との接続用電極パッド21との間隔51が約50μm
になるように加圧する。
第1図(d)、及びその部分拡大図である第3図参
照。
間隔51が一定となった金属球4の付着した耐熱絶縁基
板1をホットプレート6上で350℃〜400℃に加熱する。
一方、圧着ツール5も350℃〜400℃に加熱しておく。
該耐熱絶縁基板1面上の接続用金属パターン22と半導
体チップ7側接続用電極パッド21パターンにて両者別個
に位置合わせを行い、位置合わせ終了後に互いに対向さ
せた耐熱絶縁基板1と半導体チップ7とを、該半導体チ
ップ7の平行度±5μmを保ったまま、接続用電極パッ
ド21一箇所について100g〜300gの圧力にて加圧接着す
る。
以上本発明を実施例により説明したが、本発明の方法
によれば、バンプを具備せねばフリップチップ実装でき
ないという従来法の欠点を克服でき、加えて従来のフリ
ップチップ実装法が有していた利点を何等損なう事もな
い上、電気的接続の信頼性も十分に向上できる。
なお、本発明は本発明の趣旨に従い、特に該金属球4
の付着に関して種々の変形が可能である。
例えば、金属球4の材質をAu(金)以外のものとして
もよいし、樹脂ペースト3として銅ペースト、銀ペース
ト、金ペースト等自由に選んで利用しうる。
さらに、上記実施例では、樹脂ペースト3として導電
性樹脂ペーストを用いたが、本発明はこれに限定され
ず、例えば樹脂ペースト3により金属球4が接続用電極
パッド21と直に接触することが確実ならば、該樹脂ペー
スト3は絶縁性のペーストを用いてもよい。
同様に、耐熱絶縁基板1にはガラス等の他の耐熱絶縁
素材を用いてもよい。
また、半導体チップ7の実装に際し、超音波を併用し
ても良い。
〔発明の効果〕
以上説明したように本発明によれば、従来のフリップ
チップ実装を改良しようとした方法に比べて、電気的接
続の信頼性も十分である。
つまり本発明では、本質的に接続部材をなすのは金属
球であり、樹脂は金属球を付着させる糊料として利用す
るにすぎない。
よって、導電性樹脂ペーストに起因した電気抵抗や電
気的接続の不具合の問題は解消された。
また金属球と接続用電極パッド及び接続用金属パター
ンとは、加熱と加圧によって金属の拡散を起こさせ本質
的な金属相互の接続を得る構成になっている。
一方、製造工程を見ても、従来例でバンプ、またはそ
の代わりをなす物を形成するために用いていたフォトリ
ソグラフィの複雑な工程、すなわち洗浄〜蒸着〜レジス
ト塗布〜マスクパターン形成〜現像という一連の工程は
一切不要となる。
それとともに、バンプを正確に印刷したうえ、さらに
バンプ上に正確に導電性樹脂ペーストを印刷しなければ
ならないという面倒もない。
以上考え合わせ、本発明は極めて容易にフェースダウ
ンボンディング法による半導体の実装を可能にし、フリ
ップチップ実装の応用範囲が拡大する。
よって製造コスト面でも利益が大きい。
しかも従来使用できなかった大多数の半導体チップが
従来法の利点を損なうことなくまた、何等特別な事前処
理を施さずとも容易な製造工程を通じて利用できること
となった。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の実施例に則した工程
説明図(側面図)、 第2図は、平行調整工程の拡大説明図(側面図)、 第3図は、基板と半導体チップとの接続部の拡大説明図
(側面図)、 第4図(a)〜(b)は、ワイヤボンディング実装法の
説明図(上面図(a)及び側面図(b))、 第5図(a)〜(b)は、フリップチップ実装法の説明
図(上面図(a)及び側面図(b))である。 図中、1……耐熱絶縁基板 21……接続用電極パッド 22……接続用金属パターン 3……樹脂ペースト(導電性) 4……金属球 41……ボンディングワイヤ 42……バンプ(接続用金属突起) 5……圧着ツール 6……ホットプレート 7……半導体チップ 8……平行調整用ツール 9……実装エリア である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】接続用電極パッド(21)を有する半導体チ
    ップ(7)を、絶縁基板(1)の表面に、フェースダウ
    ンで直接載置する実装方法において、 半導体チップ(7)を載置するための絶縁基板(1)の
    表面に設けた該半導体チップ(7)との接続用金属パタ
    ーン(22)表面に、樹脂ペースト(3)を印刷形成する
    工程と、 該樹脂ペースト(3)を未硬化としたまま、金属球
    (4)を該樹脂ペースト(3)に付着固定させる工程
    と、 該樹脂ペースト(3)を硬化させた後、該半導体チップ
    (7)の接続用電極パッド(21)と該金属球(4)とを
    位置合わせし、該接続用電極パッド(21)と該金属球
    (4)とを互いに接続する工程と、 を有する半導体チップの実装方法。
JP63142181A 1988-06-09 1988-06-09 半導体チップの実装方法 Expired - Lifetime JP2541284B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63142181A JP2541284B2 (ja) 1988-06-09 1988-06-09 半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63142181A JP2541284B2 (ja) 1988-06-09 1988-06-09 半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JPH0228340A JPH0228340A (ja) 1990-01-30
JP2541284B2 true JP2541284B2 (ja) 1996-10-09

Family

ID=15309259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63142181A Expired - Lifetime JP2541284B2 (ja) 1988-06-09 1988-06-09 半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP2541284B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP2006031336A (ja) 2004-07-15 2006-02-02 Fujitsu Ltd Rfidタグの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154746A (ja) * 1985-12-27 1987-07-09 Casio Comput Co Ltd 電子部品の接合方法

Also Published As

Publication number Publication date
JPH0228340A (ja) 1990-01-30

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US6150717A (en) Direct die contact (DDC) semiconductor package
US6221691B1 (en) Method and system for attaching semiconductor dice to substrates
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2003007921A (ja) 回路装置およびその製造方法
JP2003007918A (ja) 回路装置の製造方法
JP2002373967A (ja) 半導体装置およびその製造方法
US7141509B2 (en) Method for fabricating a circuit device
JP2003007916A (ja) 回路装置の製造方法
JPH0521523A (ja) 半導体装置実装用基板
JP2003007922A (ja) 回路装置の製造方法
JP2541284B2 (ja) 半導体チップの実装方法
KR20030016167A (ko) 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법
JPH04264731A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JPH04263434A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH063821B2 (ja) 両面保護コート型tab用テープキャリア
JP2003188212A (ja) 半導体装置及びその製造方法
JPS63168028A (ja) 微細接続構造
JPH10116927A (ja) 接続端子及びその形成方法
JP3553246B2 (ja) Icカード用icモジュールの製造方法、icモジュールの製造方法
JP3664140B2 (ja) 電子部品の実装方法
JP2000100868A (ja) 半導体装置およびその製造方法
JPH06103701B2 (ja) 半導体装置の実装体
JPH0883799A (ja) はんだバンプの形成方法