JPH0521523A - 半導体装置実装用基板 - Google Patents

半導体装置実装用基板

Info

Publication number
JPH0521523A
JPH0521523A JP3175650A JP17565091A JPH0521523A JP H0521523 A JPH0521523 A JP H0521523A JP 3175650 A JP3175650 A JP 3175650A JP 17565091 A JP17565091 A JP 17565091A JP H0521523 A JPH0521523 A JP H0521523A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting substrate
device mounting
bump
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3175650A
Other languages
English (en)
Inventor
Hiroshi Saito
宏 齊藤
Jiro Hashizume
二郎 橋爪
Kazunari Kuzuhara
一功 葛原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP3175650A priority Critical patent/JPH0521523A/ja
Publication of JPH0521523A publication Critical patent/JPH0521523A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 信頼性の高い半導体装置の実装を得る。 【構成】 一面側に導体４を具備し、ボールボンディン
グ用ワイヤボンダにより一端が切断されて形成されたバ
ンプ電極２を具備した半導体装置１が、フェースダウン
ボンディングされる半導体装置実装用基板３において、
半導体装置実装用基板３の導体４上であって前記バンプ
電極２に対向する部分に、前記バンプ電極２の外径より
も小さく、前記バンプ電極２の先端のワイヤ残り部２ａ
がおさまる凹部４ａを形成し、その凹部４ａに、導電性
樹脂５を塗布し、半導体装置１を実装した。 【効果】 ワイヤ残り部２ａが凹部４ａに挿入されて実
装されるため、半導体装置１と半導体装置実装用基板３
が略平行に保て、各バンプ電極２と導体４が、ばらつき
の大きいワイヤ残り部２ａに無関係に極めて安定して略
均等の強さで接合でき、機械的、熱的ストレスに対して
強くなり、実装の信頼性が向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置実装用基板
に係り、特にバンプ電極を具備してなる半導体装置が、
フェースダウンボンディングされる半導体装置実装用基
板に関するものである。
【０００２】
【従来の技術】半導体装置を突起状接続電極であるバン
プ電極を介して半導体装置実装用基板にフェースダウン
ボンディングする実装構造は、ワイヤボンディングによ
る実装構造に比べて、高密度実装が可能であり、ギャン
グ（一括）ボンディングができるため実装に要する時間
が短い等の優れた特徴がある。
【０００３】図８乃至図１１は、バンプ電極を具備して
なる半導体装置と、従来の半導体装置実装用基板を示す
ものであり、同図における半導体装置１は、バンプ電極
である金属バンプ２（Auバンプ、Cuバンプ等）を具備し
てなるフリップチップを示すものである。この半導体装
置１のバンプ電極である金属バンプ２の形成には、メッ
キによる方法、又は、ワイヤボンダによる方法がある
が、メッキによる方法では、歩留りが低く、さらにはフ
ォトリソグラフィ工程を必要とし、レジスト材料費、設
備費及び人件費等でコストがかさむため、一般にはワイ
ヤボンダによる方法が多くとられている。
【０００４】このワイヤボンダによる金属バンプ２（一
般にはスタッドバンプ又はボールバンプと呼ばれている
が、以下スタッドバンプと言う）の形成は、ワイヤボン
ダのキャピラリーの先端から突出する電極材料、たとえ
ばAuワイヤ（他にCu、半田等)の先端を、トーチ等によ
り加熱してAuワイヤのボールを形成し、そのAuワイヤの
ボールを半導体装置１上のAlパッドに熱圧着後、キャピ
ラリーの動作（たとえば横方向に移動させる）によりAu
ワイヤをボールの根元から切断して（引きちぎって）形
成するという方法がとられていた。このため、スタッド
バンプ２の形状は、その一端側である切断された側にボ
ールアップ時のボールからの熱によりAuワイヤ内部のAu
結晶粒が成長し、およそ数十μｍ程（図９においてｈ１
−ｈ２に相当）のワイヤ残り部２ａが生ずる（図９参
照）。
【０００５】スタッドバンプ２は、このような方法によ
り形成されているため、半導体装置１のAlパッドからワ
イヤ残り部２ａ先端までのバンプ総高さｈ１、肩部２ｂ
までの高さｈ２、ワイヤ残り部２ａの外径φ１、及びバ
ンプの外径φ２等は、それぞれ以下の表１に示すばらつ
きを有している。つまり、バンプ総高さh1のばらつき
は、ワイヤ残り部２ａがAuワイヤを引きちぎって形成さ
れるため大きく（σ＝5.4mm ）、これに対して肩部２ｂ
のばらつきは小さい（σ＝2.0mm ）。
【０００６】
【表１】
【０００７】また、半導体装置実装用基板３は、ガラス
基材エポキシ板等の基材３ａ上にCu等の導体４により回
路パターンが形成されてなるもので、その導体４の表面
は平坦に形成されている。
【０００８】このように構成された半導体装置１は、均
一な厚みで導電性樹脂５が塗布された平坦なトレイ
（皿）６に、そのスタッドバンプ２側を対向させて置
き、スタッドバンプ２の表面に導電性樹脂５、たとえば
Agペースト等を転写して付着させた後、半導体装置１を
その導電性樹脂５を介して半導体装置実装用基板３に実
装されていた。
【０００９】
【発明が解決しようとする課題】ところが、このように
構成された従来の半導体装置実装用基板３においては、
半導体装置１のバンプ電極であるスタッドバンプ２の先
端にワイヤ残り部２ａが存在し、このワイヤ残り部２ａ
にはばらつきが大きいために、スタッドバンプ２に導電
性樹脂５が均一な厚みには付着しにくく、導体４の表面
が平坦であるために、バンプ総高さｈ１の低いものは導
体４に当接しにくく、このため、スタッドバンプ２と導
体４の接合が各スタッドパンプ間で均等な強さとなら
ず、また、スタッドバンプ２に付着させた導電性樹脂５
がスタッドバンプ２上からずり落ち（図１１参照）、そ
の量が多い場合には半導体装置１の表面に付着して短絡
不良を発生させる恐れがあるという問題点があり、さら
には、各スタッドバンプ２に付着させる導電性樹脂５の
量に過不足が生ずることによってもスタッドバンプ２と
導体４の接合が各スタッドパンプ間で均等な強さとなら
ず、半導体装置実装用基板３と半導体装置１との熱膨張
率の差による応力、及び機械的応力が接着力の最も弱い
箇所に集中し、断線不良を発生させる等、実装の信頼性
に欠けるという問題点があった。
【００１０】また、導電性樹脂５を均一に付着させるた
めに、スタッドバンプ２のワイヤ残り部２ａを、その一
端側から平坦な当接部を具備した加圧ツールを用いて加
圧し、スタンピングにより均一な高さとする試みもなさ
れてはいるが、この方法は、スタッドバンプ２の高さ制
御が難しく、工程が増えてコストアップの大きな要因と
なり実用化されていない。また、たとえワイヤ残り部２
ａの高さが一定にできたとしても、導電性樹脂５の塗布
には、その転写工程において半導体装置１とトレイ６を
平行に保つ必要があり、かつ適当な加圧及び押し込み量
（距離）が必要で、さらにはトレイ６上にもスピナー等
により均一に導電性樹脂５を塗布する必要がある等、そ
の工程が煩雑で高度な技術を要し、コストアップの要因
となるという問題点があった。
【００１１】本発明は、前記背景に鑑みてなされたもの
であり、その目的とするところは、信頼性の高い半導体
装置の実装が可能な半導体装置実装用基板を提供するこ
とにある。
【００１２】
【課題を解決するための手段】上記課題を解決するため
本発明は、少なくとも一面側に導体４を具備し、ボール
ボンディング用ワイヤボンダにより一端が切断されて形
成されたバンプ電極２を具備してなる半導体装置１が、
フェースダウンボンディングされる半導体装置実装用基
板３において、該半導体装置実装用基板３の導体４上で
あって前記バンプ電極２に対向する部分に、前記バンプ
電極２の外径よりも小さく、少なくとも前記バンプ電極
２の一端端のワイヤ残り部２ａがおさまる凹部４ａを形
成したことを特徴とするものである。
【００１３】また、前記凹部４ａに、導電性樹脂５又は
半田が塗布されたことを特徴とするものである。
【００１４】
【作用】このように構成されているため、本発明におけ
る半導体装置実装用基板３においては、ボールボンディ
ング用ワイヤボンダにより一端が切断されて形成された
バンプ電極２を有する半導体装置１は、半導体装置実装
用基板３の導体４上であって半導体装置１のバンプ電極
２に対向する位置に設けられた凹部４ａに、バンプ電極
２のワイヤ残り部２ａが納められ、かつバンプ電極２の
肩部２ｂが導体４に略当接するように実装される。した
がって、半導体装置１と半導体装置実装用基板３の間隔
は、バンプ電極２の肩部２ｂまでの高さｈ２と略等しく
なり、また、その肩部２ｂまでの高さｈ２は、前記ワイ
ヤ残り部２ａを含めたバンプ総高さｈ１と比べてばらつ
きが少ないため、半導体装置１と半導体装置実装用基板
３が略平行に保て、各バンプ電極２と導体４が、ばらつ
きの大きいワイヤ残り部２ａに無関係に極めて安定して
略均等の強さで接合でき、機械的、熱的ストレスに対し
て強くなり、実装の信頼性が向上する。
【００１５】また、導体４の凹部４ａに導電性樹脂５又
は半田を塗布しているため、導電性樹脂５又は半田がバ
ンプ電極２と導体４の間に確実に存在し、バンプ電極２
の肩部２ｂの高さｈ２のばらつきを充分吸収して接合効
果を高め、実装の信頼性がさらに向上する。
【００１６】
【実施例】図１乃至図５は、本発明の第１の実施例を示
すものであり、同図における半導体装置実装用基板３
は、ガラス基材エポキシ板等の基材３ａ上にCu等の導体
４により回路パターンが形成されてなるもので、その導
体４の表面には、凹部４ａが形成されてなるものであ
る。
【００１７】凹部４ａは、半導体装置１のバンプ電極
（突起状接続電極）であるスタッドバンプ２に対向する
位置に設けられ、その直径φ０が半導体装置１のスタッ
ドバンプ２の外径φ２よりも小さく、ワイヤ残り部２ａ
の外径φ１よりも大きく設定されたもので、その深さｈ
０はワイヤ残り部２ａの高さ（ｈ１−ｈ２）よりも深く
なるように形成されている。この凹部４ａの形成方法と
しては、たとえばボールボンダのキャピラリーを、強度
の高い加工針として加圧して形成したものや、レーザー
加工によるもの、及びドリル又は回転刃による切削、又
は導体４（たとえばＣｕ）をエッチングする等、種々の
方法がある。
【００１８】このように構成された半導体装置実装用基
板３上の導体４の凹部４ａには、導電性樹脂５又は半田
があらかじめ塗布されており（図３参照）、この塗布
は、導電性樹脂５の場合には、スクリーンメッシュを用
いた印刷や、ディスペンサを用いた所定量の滴下、又は
ゴム型仕様による転写等により行なわれ、半田の場合に
は、塗布が不要な部分をマスキングし、導体４上であっ
てその導体４の凹部４ａとその周辺を露出させて半田メ
ッキをする方法等により行なわれる。
【００１９】このように構成された半導体装置実装用基
板３には、半導体装置１が、そのスタッドバンプ２のワ
イヤ残り部２ａを、導体４に設けた凹部４ａに合わせて
フェースダウンボンディングされ（図４参照）、このと
き、ワイヤ残り部２ａは凹部４ａに挿入され、加圧及び
加熱されてバンプ電極２の肩部２ｂがその凹部４ａの周
囲の導体４の表面に略当接して接合されて、半導体装置
１は凹部４ａにあらかじめ塗布された導電性樹脂５又は
半田を介して半導体装置実装用基板３に実装される。な
お、導電性樹脂５又は半田が熱硬化性である場合には実
装時には加圧と加熱が必要となるが、光硬化性又は常温
硬化性の導電性樹脂５を用いれば加熱は不要となる。
【００２０】このように構成されているため、本実施例
における半導体装置実装用基板３においては、ボールボ
ンディング用ワイヤボンダにより一端が切断されて形成
されたバンプ電極であるスタッドバンプ２を有する半導
体装置１は、半導体装置実装用基板３の導体４上であっ
て半導体装置１のスタッドバンプ２に対向する位置に設
けられた凹部４ａに、スタッドバンプ２の先端のワイヤ
残り部２ａが納められ、かつスタッドバンプ２の肩部２
ｂが、前記凹部４ａの周囲の導体４の上面に略当接する
ように実装される。したがって、半導体装置１と半導体
装置実装用基板３の間隔は、スタッドバンプ２の肩部２
ｂまでの高さｈ２と略等しくなり、また、その肩部２ｂ
までの高さｈ２は、前記ワイヤ残り部２ａを含めたバン
プ総高さｈ１と比べてばらつきが少ないため、半導体装
置１と半導体装置実装用基板３が略平行に保て、各スタ
ッドバンプ２と導体４が、ばらつきの大きいワイヤ残り
部２ａに無関係に極めて安定して略均等の強さで接合で
き、機械的、熱的ストレスに対して強くなり、実装の信
頼性が向上する。
【００２１】また、導体４の凹部４ａに導電性樹脂５又
は半田を塗布しているため、導電性樹脂５又は半田がス
タッドバンプ２と導体４の間に確実に存在し、スタッド
バンプ２の肩部２ｂの高さｈ２のばらつきを充分吸収し
て接合効果を高め、実装の信頼性がさらに向上する。さ
らには、導電性樹脂５又は半田を介してスタッドバンプ
２と導体４が接合されているため、比較的低温度で接合
ができ、半導体装置実装用基板３としてセラミック系、
ガラス系以外にも安価なプラスチック系基板を使用する
ことができる。
【００２２】なお、図５に示すように本実施例に示す半
導体装置実装用基板３に、半導体装置１を実装した後
に、半導体装置実装用基板３と半導体装置１の間に、絶
縁性樹脂７を封入すれば、耐湿性及び機械的ストレス耐
性及び密着力がさらに向上し、実装の信頼性がさらに向
上する。
【００２３】図６は、本考案の第２の実施例の要部を示
すものであり、前記第１の実施例と異なる点は、導体４
に形成した凹部４ａの形状であり、その凹部４ａが、平
板状の導体４を端部から切り欠いて形成した先割れ型と
されたもので、他は前記第１の実施例と同様に構成され
ている。このような構成によっても前記第１の実施例と
同様の効果を奏する。
【００２４】図７は、本考案の第３の実施例の要部を示
すものであり、前記第１の実施例と異なる点は、導体４
に形成した凹部４ａの形状であり、その凹部４ａが、平
板状の導体４を上部から溝状に切り欠いて形成されたも
ので、他は前記第１の実施例と同様に構成されている。
このような構成によっても前記第１の実施例と同様の効
果を奏する。
【００２５】なお、前記各実施例において電極材料は、
スタッドバンプ２を導電性樹脂５を用いて接合する場合
においてはAu、Cu、Al等が良いが、特にそれらに限定さ
れるものではなく、その他の金属材料であっても良い。
また、半田を用いて接合する場合においては、半田によ
る浸食を考慮するとAuは好ましくなく、Cu、Ni等の方が
良い。さらには、導電性樹脂５としては、Ag、Cu、Au、
Niペースト等があるが、樹脂中に導電粒子が混入され、
電気的接続が図れるものであればこの他のものであって
も良い。
【００２６】また、前記各実施例においては、スタッド
バンプ２と導体４を導電性樹脂５又は半田を介して接合
させた例を示したが、本発明はこれに限らず、スタッド
バンプの肩部と導体を圧接により接合したものや、スタ
ッドバンプの肩部と導体の間を異方性導電シートを介し
て接合したもの等、どのような接合方法をとったもので
あっても良いことは勿論である。
【００２７】
【発明の効果】上述のように本発明における半導体装置
実装用基板においては、ボールボンディング用ワイヤボ
ンダにより一端が切断されて形成されたバンプ電極を有
する半導体装置は、半導体装置実装用基板の導体上であ
って半導体装置のバンプ電極に対向する位置に設けられ
た凹部に、バンプ電極のワイヤ残り部が納められ、かつ
バンプ電極の肩部が導体に略当接するように実装され
る。したがって、半導体装置と半導体装置実装用基板の
間隔は、バンプ電極の肩部までの高さと略等しくなり、
また、その肩部までの高さは、前記ワイヤ残り部を含め
たバンプ総高さと比べてばらつきが少ないため、半導体
装置と半導体装置実装用基板が略平行に保て、各バンプ
電極と導体が、ばらつきの大きいワイヤ残り部に無関係
に極めて安定して略均等の強さで接合でき、機械的、熱
的ストレスに対して強くなり、実装の信頼性が向上す
る。
【００２８】また、導体の凹部に導電性樹脂又は半田を
塗布しているため、導電性樹脂又は半田がバンプ電極と
導体の間に確実に存在し、バンプ電極の肩部の高さのば
らつきを充分吸収して接合効果を高め、実装の信頼性が
さらに向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す一部断面側面図で
ある。
【図２】同上の要部斜視図である。
【図３】同上の側面断面図である。
【図４】同上の半導体装置実装途上の一部断面側面図で
ある。
【図５】同上の絶縁性樹脂を充填した状態を示す一部断
面側面図である。
【図６】本発明の第２の実施例を示す要部斜視図であ
る。
【図７】本発明の第３の実施例を示す要部斜視図であ
る。
【図８】半導体装置が実装された従来の半導体装置実装
用基板を示す一部断面側面図である。
【図９】同上のバンプ電極を示す側面図である。
【図１０】同上の半導体装置への導電性樹脂の塗布方法
を示す一部断面側面図である。
【図１１】同上の導電性樹脂が塗布された半導体装置を
示す側面図である。
【符号の説明】
１ 半導体装置 ２ バンプ電極 ２ａ ワイヤ残り部 ３ 半導体装置実装用基板 ４ 導体 ４ａ 凹部 ５ 導電性樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも一面側に導体を具備し、ボー
    ルボンディング用ワイヤボンダにより一端が切断されて
    形成されたバンプ電極を具備してなる半導体装置が、フ
    ェースダウンボンディングされる半導体装置実装用基板
    において、該半導体装置実装用基板の導体上であって前
    記バンプ電極に対向する部分に、前記バンプ電極の外径
    よりも小さく、少なくとも前記バンプ電極の一端端のワ
    イヤ残り部がおさまる凹部を形成したことを特徴とする
    半導体装置実装用基板。
  2. 【請求項２】 前記凹部に、導電性樹脂又は半田が塗布
    されたことを特徴とする請求項１記載の半導体装置実装
    用基板。
JP3175650A 1991-07-17 1991-07-17 半導体装置実装用基板 Pending JPH0521523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3175650A JPH0521523A (ja) 1991-07-17 1991-07-17 半導体装置実装用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3175650A JPH0521523A (ja) 1991-07-17 1991-07-17 半導体装置実装用基板

Publications (1)

Publication Number Publication Date
JPH0521523A true JPH0521523A (ja) 1993-01-29

Family

ID=15999809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3175650A Pending JPH0521523A (ja) 1991-07-17 1991-07-17 半導体装置実装用基板

Country Status (1)

Country Link
JP (1) JPH0521523A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222828A (ja) * 2001-01-29 2002-08-09 Kyocera Corp 半導体素子実装用基板
WO2002069385A2 (de) * 2001-02-27 2002-09-06 Infineon Technologies Ag Anordnung mit einem eine integrierte schaltung aufweisenden chip und einem träger beziehungsweise ein trägerelement
JP2002373916A (ja) * 2001-06-13 2002-12-26 Sony Corp 半導体装置の実装方法
JP2005101293A (ja) * 2003-09-25 2005-04-14 Renesas Technology Corp 半導体装置
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008091692A (ja) * 2006-10-03 2008-04-17 Alps Electric Co Ltd 半導体回路モジュールの製造方法
US7476968B2 (en) * 2003-10-09 2009-01-13 Seiko Epson Corporation Semiconductor device including an under electrode and a bump electrode
FR2928032A1 (fr) * 2008-02-22 2009-08-28 Commissariat Energie Atomique Composant de connexion muni d'inserts avec cales compensatrices.
JP2009212195A (ja) * 2008-03-03 2009-09-17 Panasonic Corp フレキシブルプリント基板、フレキシブルプリント基板への実装方法及びそれを搭載した光ピックアップ装置
DE102010041917A1 (de) * 2010-10-04 2012-04-05 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
JP2014112608A (ja) * 2012-12-05 2014-06-19 Denso Corp 半導体装置
CN103928433A (zh) * 2013-01-15 2014-07-16 矽品精密工业股份有限公司 半导体装置及其制法
CN104811144A (zh) * 2015-05-20 2015-07-29 中国电子科技集团公司第十三研究所 改善太赫兹混频器微组装的新型混合集成电路
US9515237B2 (en) 2015-03-27 2016-12-06 Nichia Corporation Method for producing a light emitting device
US9985189B2 (en) 2015-05-19 2018-05-29 Nichia Corporation Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6249636A (ja) * 1985-08-29 1987-03-04 Oki Electric Ind Co Ltd フリツプチツプ搭載用基板
JPS648647A (en) * 1987-07-01 1989-01-12 Toshiba Corp Manufacture of semiconductor device
JPH02103944A (ja) * 1988-10-13 1990-04-17 Matsushita Electric Ind Co Ltd 半導体チップの実装方法
JPH02105548A (ja) * 1988-10-14 1990-04-18 Nec Corp フリップチップ搭載用回路基板
JPH02206137A (ja) * 1989-02-06 1990-08-15 Nippon Steel Corp 半導体素子接続方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6249636A (ja) * 1985-08-29 1987-03-04 Oki Electric Ind Co Ltd フリツプチツプ搭載用基板
JPS648647A (en) * 1987-07-01 1989-01-12 Toshiba Corp Manufacture of semiconductor device
JPH02103944A (ja) * 1988-10-13 1990-04-17 Matsushita Electric Ind Co Ltd 半導体チップの実装方法
JPH02105548A (ja) * 1988-10-14 1990-04-18 Nec Corp フリップチップ搭載用回路基板
JPH02206137A (ja) * 1989-02-06 1990-08-15 Nippon Steel Corp 半導体素子接続方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222828A (ja) * 2001-01-29 2002-08-09 Kyocera Corp 半導体素子実装用基板
JP4587573B2 (ja) * 2001-01-29 2010-11-24 京セラ株式会社 半導体素子実装体および半導体素子実装体の製造方法
WO2002069385A2 (de) * 2001-02-27 2002-09-06 Infineon Technologies Ag Anordnung mit einem eine integrierte schaltung aufweisenden chip und einem träger beziehungsweise ein trägerelement
WO2002069385A3 (de) * 2001-02-27 2003-03-13 Infineon Technologies Ag Anordnung mit einem eine integrierte schaltung aufweisenden chip und einem träger beziehungsweise ein trägerelement
JP2002373916A (ja) * 2001-06-13 2002-12-26 Sony Corp 半導体装置の実装方法
JP4635383B2 (ja) * 2001-06-13 2011-02-23 ソニー株式会社 半導体装置の実装方法
JP2005101293A (ja) * 2003-09-25 2005-04-14 Renesas Technology Corp 半導体装置
US7476968B2 (en) * 2003-10-09 2009-01-13 Seiko Epson Corporation Semiconductor device including an under electrode and a bump electrode
JP4573657B2 (ja) * 2005-01-27 2010-11-04 パナソニック株式会社 半導体装置及びその製造方法
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008091692A (ja) * 2006-10-03 2008-04-17 Alps Electric Co Ltd 半導体回路モジュールの製造方法
JP4745185B2 (ja) * 2006-10-03 2011-08-10 アルプス電気株式会社 半導体回路モジュールの製造方法
WO2009118468A3 (fr) * 2008-02-22 2009-12-23 Commissariat A L'energie Atomique Procede de connexion electrique pour un composant muni d ' inserts avec cales compensatrices
WO2009118468A2 (fr) * 2008-02-22 2009-10-01 Commissariat A L'energie Atomique Composant de connexion muni d'inserts avec cales compensatrices
FR2928032A1 (fr) * 2008-02-22 2009-08-28 Commissariat Energie Atomique Composant de connexion muni d'inserts avec cales compensatrices.
JP2011515019A (ja) * 2008-02-22 2011-05-12 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 補償ブロックを備えるインサートを備える接続構成部品
JP2009212195A (ja) * 2008-03-03 2009-09-17 Panasonic Corp フレキシブルプリント基板、フレキシブルプリント基板への実装方法及びそれを搭載した光ピックアップ装置
DE102010041917A1 (de) * 2010-10-04 2012-04-05 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
DE102010041917A8 (de) * 2010-10-04 2012-06-21 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
DE102010041917B4 (de) * 2010-10-04 2014-01-23 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
JP2014112608A (ja) * 2012-12-05 2014-06-19 Denso Corp 半導体装置
CN103928433A (zh) * 2013-01-15 2014-07-16 矽品精密工业股份有限公司 半导体装置及其制法
US9515237B2 (en) 2015-03-27 2016-12-06 Nichia Corporation Method for producing a light emitting device
US9768152B2 (en) 2015-03-27 2017-09-19 Nichia Corporation Method for producing a light emitting device
US9985189B2 (en) 2015-05-19 2018-05-29 Nichia Corporation Semiconductor device
CN104811144A (zh) * 2015-05-20 2015-07-29 中国电子科技集团公司第十三研究所 改善太赫兹混频器微组装的新型混合集成电路

Similar Documents

Publication Publication Date Title
JP3625646B2 (ja) フリップチップ実装方法
JP3880775B2 (ja) 回路基板への電子部品の実装方法
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
JPH0521523A (ja) 半導体装置実装用基板
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JPH0234949A (ja) 半導体装置の実装方法
JP2581592B2 (ja) フレキシブルピンキャリア及びそれを使用した半導体装置
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
US6881612B2 (en) Method of bonding a semiconductor element to a substrate
JPH09162230A (ja) 電子回路装置及びその製造方法
JPS63122133A (ja) 半導体チツプの電気的接続方法
JPH08222599A (ja) 電子部品の実装方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2004186629A (ja) 半導体装置およびその製造方法
JP3914332B2 (ja) 半導体装置の製造方法
JP2541284B2 (ja) 半導体チップの実装方法
JPH08111437A (ja) 半導体装置の実装方法
JP3553246B2 (ja) Ｉｃカード用ｉｃモジュールの製造方法、ｉｃモジュールの製造方法
JPH10125720A (ja) 半導体集積回路装置およびその製造方法
JPH06151507A (ja) 回路基板上の端子電極とその形成方法及び実装体
JPH05152303A (ja) 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体
JP3598058B2 (ja) 回路基板
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JP3445687B2 (ja) 半導体チップの実装方法