JP4635383B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法 Download PDFInfo
- Publication number
- JP4635383B2 JP4635383B2 JP2001178262A JP2001178262A JP4635383B2 JP 4635383 B2 JP4635383 B2 JP 4635383B2 JP 2001178262 A JP2001178262 A JP 2001178262A JP 2001178262 A JP2001178262 A JP 2001178262A JP 4635383 B2 JP4635383 B2 JP 4635383B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive paste
- substrate
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、導体パターン（配線パターン）が形成された基板上に半導体装置を、該半導体装置上に形成された半導体側の接点（電極）を介して実装する半導体装置の実装方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の実装品を製造するために、裸の半導体装置を導体パターンが形成された基板に電気的に接続する方法が各種提案されている。中でも、導電性ペーストを介して半導体装置を、フェースダウン方法によって基板に接続する方法が多く用いられている。
【０００３】
このフェースダウンによる従来の接続方法では、図７（ａ）に示すように、半導体装置３１のバンプ（突起）電極３３と、基板３２上の導体パターン（配線パターン）３４との間に、導電性ペースト（符号３５ａ，３５ｂ，３５ｃ）を介在させることによって接続を図るため、バンプ電極３３に導電性ペーストを転写する工程が必要となる。しかしながらこの接続方法は、ペーストの転写量が適正でない場合、図７（ｂ）に示すように（符号３５ａ−１，３５ｂ−１，３５ｃ−１は導電性ペーストであり、それぞれ符号３５ａ，３５ｂ，３５ｃに対応している。）、隣接するパンプ電極間においてショート（符号３５ａ−１）や、接続不良（符号３５ｃ−１）が生じやすくなるなどの欠点を有している。なお、符号３５ｂ−１は、ペーストの転写量が適正で、接続が良好な場合を示している。
【０００４】
さらに従来技術では、一般的なＡｕ（金）ボールバンプの場合、バンプ剛性を確保するためにレベリング工程が必要であった。このレベリングを行った場合、バンプ形状によっては、隣接パターンとの短絡の可能性が高くなる問題がある。また、レベリング処理を施すべくバンプ先端部を細長い形状にすることは困難であるため、ある程度の太さになることは止むを得ない。その結果、接続後の熱膨張や熱収縮による変形に対して、応力緩和作用が働きにくいという欠点があった。特に半導体装置と基板との間にアンダーフィル剤を加えて熱処理を行う場合、材質の熱膨張差が顕著に現れるため、応力緩和作用が重要となってくる。
【０００５】
これらの問題の解決方法が、例えば特公平６−３８２０号公報に提案されている。この公報に開示された技術では上記問題を、半導体装置の電極パッド上に二段突出形状のバンプ電極（図８の符号４３及び４３ａ）を形成することによって解決しようとしている。即ち、図８に示すように、先端部４３ａを基部４３よりも細くなるように構成している。なお、同図に示す符号について説明すると、４１は半導体装置、４２は基板、４３はバンプ電極、４４は導体パターン、４５は導電性接着剤である。
【０００６】
上記公報に開示された二段突出形状のバンプ電極の製造工程には、突起形状を形成するＡｕワイヤをキャピラリから繰り出しながらキャピラリをループ軌道に沿って移動させた後、Ａｕワイヤを切断する工程が含まれる。そのため、Ａｕワイヤによって形成されるバンプ電極（符号４３，４３ａ）の形状は、キャピラリの移動するループ軌道にほぼ垂直な方向から見た場合、図８のバンプ電極４３及び４３ａに示すように、斜字体の略Ｊ字形をなす複雑な形状となっている。このような形状では、隣接する電極同士の短絡の可能性があるという問題は解決できない。
【０００７】
しかも、前記公報においては、ループ処理が先端部４３ａを細くするためのものであるにも関わらず、略Ｊ字形を形成していることから、ループ処理におけるキャピラリ移動の復路分がバンプ形状において不必要な太さとして残されている。そのため、その分だけ応力緩和作用が働きにくい欠点を有している。さらに同公報の発明では、レベリング処理工程を含んでいるので、上述のレベリング工程に伴う問題も、解決されていない。
【０００８】
また、同公報の発明では、バンプ電極に導電性ペーストを転写する工程を備え、図７（ａ）及び（ｂ）に示すように、転写量が適正でない場合において、ペースト量が過剰なとき（符号３５ａ）には、隣接するバンプ電極間においてショート（符号３５ａ−１）する可能性があり、逆にペースト量が少量に過ぎるとき（符号３５ｃ）には、接続不良（符号３５ｃ−１）が生じやすくなるなどの欠点を有している。加えて、好適な接続（符号３５ｂ−１）を得るために導電性ペーストの転写量を精密にコントロールして適量（図７（ａ）の符号３５ｂおよび、図７（ｂ）の符号３５ｂ−１）を保ちながら転写することは、一般的に容易なことではない。
【０００９】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みてなされてものであって、その目的は、複雑なバンプ形状を形成する工程や、バンプへのペーストの転写工程が不要で、しかも高い信頼性を有する電気的接続が可能な半導体装置の実装方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題は、以下に述べる本発明に係る半導体装置の実装方法によって達成される。配線パターンが形成された基板上に半導体装置を、該半導体装置上に形成された電極を介して実装する半導体装置の実装方法において、前記基板の配線パターンに孔を形成する第１の工程と、前記孔に、硬化状態において熱可撓性を有する導電性ペーストを埋め込む第２の工程と、硬化した状態の前記導電性ペーストが埋め込まれた前記孔に、硬化している前記導電性ペーストを軟化させながら前記半導体装置の電極を挿入して、該電極を前記配線パターンと接続する第３の工程と、接続後の前記導電性ペーストを前記硬化状態にする第４の工程と、前記半導体装置と前記基板との間に樹脂を注入し、該樹脂を加熱により硬化させる第５の工程と、を備え、前記導電性ペーストは前記第２の工程と第３の工程との間に少なくとも１度硬化状態にすることを特徴とする。
【００１１】
このように請求項１に係る半導体装置の実装方法は、半導体装置側の接点（バンプ電極）に導電性ペーストを転写するのではなく、基板配線上に形成された孔に導電性ペーストを埋め込むため、その埋め込み量がバンプ電極への転写量に比べてより適正となるので、電極と配線パターンを的確に接続することができ、これらの接続不良の可能性が大幅に低下する。
【００１２】
また本発明の実装方法には、導電性ペーストがバンプ電極に転写される工程がないため隣接する電極が完全に離れており、しかもバンプ電極を挿入する際に、導電性ペーストが横方向（基板の表面に沿う方向）に広がりにくいので、隣接するバンプ電極間でのショートの恐れが大幅に低下する。さらに、導電性ペーストをバンプ電極に転写する際にしばしば必要となるバンプのレベリングが省略できるため、工程が簡略化できる。
【００１３】
請求項１に記載の半導体装置の実装方法では、前記第３の工程に続いて、該接続後の前記導電性ペーストを硬化状態にする第４の工程を備え、電極が挿入された後に硬化することにより導電性ペーストの保持力が高まり、半導体接続の信頼性が高まる。
【００１４】
請求項１に記載の半導体装置の実装方法では、前記第４の工程に続いて、前記半導体装置と前記基板との間に樹脂を注入し、硬化させる第５の工程（アンダーフィル材の注入・固着化工程）を備え、アンダーフィル材を注入し、注入したアンダーフィル材を加熱して硬化させることによって、電極と配線パターンとの接続部が保護・補強される。
【００１５】
請求項１に記載の半導体装置の実装方法において、前記導電性ペーストは前記第２の工程と第３の工程との間において少なくとも１度硬化状態にすることにより、第３の工程即ち電極を導電性ペーストの充填された配線に圧入する際、該導電性ペーストが硬化していてそれを加熱して溶かしながら挿入し、その後に硬化する方が、硬化前の液状のペーストに挿入するよりは、挿入後の保持力が一般的に高く、接続の信頼性が向上する。また、一度、導電性ペーストを硬化させることによって、基板の移動や製造時間などの製造条件において、より幅の広い選択が可能となる。
【００１６】
硬化前のものを用いるときには、前記第３の工程の終了後に導電性ペーストを、好適な手段によって硬化させることが好ましい。
【００１７】
また、請求項１に記載の半導体装置の実装方法では、導電性ペーストとして、硬化状態において可撓性を有するものを用いることによって、接続部において応力耐性を持たせることができる。特に、半導体装置と基板の間にアンダーフィル剤を充填し熱硬化処理などを施す場合は、熱による膨張差が顕著に現れるため、可撓性を有することが特に望ましい。
【００１８】
また、請求項２に係る半導体装置の実装方法は、配線パターンが形成された基板上に半導体装置を、該半導体装置上に形成された電極を介して実装する半導体装置の実装方法において、前記基板に溝を形成する第１の工程と、前記溝に、硬化状態において熱可撓性を有する導電性ペーストを埋め込んで、配線パターンとして溝配線を形成する第２の工程と、硬化した状態の前記導電性ペーストを軟化させながら前記半導体装置の電極を挿入して、該電極を前記溝配線と接続する第３の工程と、接続後の前記導電性ペーストを前記硬化状態にする第４の工程と、前記半導体装置と前記基板との間に樹脂を注入し、該樹脂を加熱により硬化させる第５の工程と、を備え、前記導電性ペーストは前記第２の工程と第３の工程との間に少なくとも１度硬化状態にすることを特徴とする。
【００１９】
このように請求項２に係る半導体装置の実装方法においては、導電性ペーストを埋め込んで形成した溝配線が半導体装置のバンプ電極を包み込むことによって、電極を溝配線に接続するため、配線パターンとバンプ電極は接続界面が１つしかない単純な構造となり、接続の信頼性が向上する。
【００２０】
なお、請求項２に係る実装方法において、導電性ペーストを埋め込んで形成する溝配線は、導体パターンの一部のみを構成しても良い。溝配線は、半導体装置及び基板などの特性に応じて、基板の導体パターンの一部のみに使用することが好適な場合もあるからである。
【００２１】
請求項２に記載の半導体装置の実装方法では、前記第３の工程に続いて、該接続後の前記導電性ペーストを硬化状態にする第４の工程を備え、前記導電性ペーストが硬化状態にすることによって、電極の保持力が高まり、半導体接続の信頼性が高まる。
【００２２】
請求項２に記載の半導体装置の実装方法では、前記４の工程に続いて、前記半導体装置と前記基板との間に樹脂を注入し、硬化させる第５の工程（アンダーフィル材の注入・固着化工程）を備え、アンダーフィル材を注入し、注入したアンダーフィル材を加熱して硬化させることによって、電極と配線パターンとの接続部が保護・補強される。
【００２３】
請求項２に記載の半導体装置の実装方法において、前記導電性ペーストは前記第２の工程と第３の工程との間において少なくとも１度硬化状態にすることにより、第３の工程即ち電極を導電性ペーストの充填された配線に圧入する際、該導電性ペーストが硬化していてそれを加熱して溶かしながら挿入しその後に硬化する方が、硬化前の液状のペーストに挿入するよりは、挿入後の保持力が高く、接続の信頼性が向上する。また、一度導電性ペーストを硬化させることによって、基板の移動や製造時間などの製造条件において、より幅の広い選択が可能となる。
【００２４】
また、請求項２に記載の半導体装置の実装方法では、導電性ペーストとして、硬化状態において可撓性を有するものを用いることによって、接続部に応力耐性を持たせることができる。特に本実施例では溝配線白身が導電性ペーストからなっているために、その効果は大きい。
【００２５】
また、半導体装置と基板の間にアンダーフィル剤を充填し熱硬化処理などを施す場合は、熱による膨張差が顕著に現れるため、特に、可撓性を有することが望ましい。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
【００２７】
第１の実施の形態（請求項１）
図１〜図３は半導体装置の実装方法の実施の形態を示すもので、図１は実装前の半導体装置の概略平面図である。図２はこの実装方法により得られた実装構造を示すもので、（ａ）はこの実装構造を図１の矢印Ａの方向から見た概略断面図、（ｂ）は同じく図１の矢印Ｂの方向から見た概略断面図、（ｃ）は図２（ａ）の配線部分の平面図である。
【００２８】
図３は前記実装方法を説明するための、図２（ａ）に対応する工程断面図であり、（ａ）は第１の工程を、（ｂ）は第２の工程を、（ｃ）は第３の工程を、（ｄ）は第３及び第４の工程を、（ｅ）は第５の工程を示す。また、図１〜図３に示す符号について説明すると、１は半導体装置、２は基板（配線基板）、３はバンプ電極、４は配線、５は導電性ぺースト、６はアンダーフィル樹脂、そして７は孔である。
【００２９】
つぎに、本実施の形態に係る半導体装置の実装方法を、図３をもとに説明する。
まず、基板２上に導体パターン（配線）を、例えば通常の銅張板をエッチングしてメッキした配線（メッキ配線をパターン状に形成する）により、あるいはセラミック基板上に焼結金属配線を施すことにより、形成する（図３（ａ）に示す形態以前の状態）。
【００３０】
図３（ａ）に示すように導体パターン即ち配線４に対して、孔７をドリル加工などによって空ける。この孔７は、エッチングの際に形成しておいても良い。
【００３１】
次に、図３（ｂ）に示すように、配線４上に空けられた孔７に対して、導電性ペースト５を、メタルマスクを用いた刷り込みや、ディスペンサーによって埋め込む。導電性ペースト５は、埋め込まれた後、半導体装置の実装前に硬化させても良い。また硬化させなくても良い場合もある。
【００３２】
あるいは、孔７を含めて基板全体に導電性ペースト５を塗布して、その後に、研磨する方法も可能である。
【００３３】
更に、図３（ｃ）及び（ｄ）に示すように半導体装置１のバンプ電極３を、導電性ぺースト５が埋め込まれた孔７に圧入する。
【００３４】
導電性ぺースト５が圧入工程の前に硬化していない場合は、バンプ電極３をぺースト埋め込み孔７の導電性ぺースト５に圧入した後に、全体を加熱するなどして導電性ぺースト５を硬化させる。このような挿入方法によると、一般的に熱硬化処理前のペーストの保持力は低いのであるが、しかし、挿入は容易であり、その後の熱硬化によって高い保持力を得ることができる。こうしてバンプ電極３の接続は固着される。
【００３５】
一方、上記ぺースト５がバンプ電極３の接続前に硬化している場合、バンプ電極３をぺースト硬化材のＴｇ（ガラス転移点）以上に加熱・昇温させて、孔７に埋め込まれて硬化している導電性ぺースト５を軟化させながら、バンプ電極を圧入・接続する。加熱して圧入するため、圧入後は一般的に短時間で冷却されて硬化し、そのため、ペーストが電極を保持する保持力は高い。
更に、一般に上記Ｔｇは、熱硬化温度よりも低いので、加熱して圧入した後に熱硬化処理を行うことは可能である。
【００３６】
そのため、挿入前に導電性ペーストを硬化させるか硬化させないかは、適宜製造条件などを勘案して選択可能である。
【００３７】
導電性ペーストは５、その導電性を提供するための導電性物質、例えば銀・銅などの金属粉末や導電性高分子を含んでいる。
硬化タイプの導電性ぺーストの基材となる樹脂は例えば（１）エポキシなどの熱硬化性樹脂、（２）溶剤が揮発して硬化する樹脂、（３）空気中の水分と反応して硬化する樹脂などが使用可能である。
【００３８】
また、導電性ぺースト５は、好適には例えばフェノキシレジンをバインダーとする熱可撓性を有する材料を含んでも良く、それによって接続における応力緩和作用を働かせることができる。
逆に導電性ペーストには、熱可塑性樹脂を使用することも可能である。それらは、例えば、上記の金属粉末などをポリビニルブチラール等の樹脂の基材に混合して使用する。
【００３９】
熱硬化性樹脂または熱可塑性樹脂の使用は、実装しようとする半導体装置や基板、生産条件などを勘案して選択可能である。
【００４０】
更に、必要に応じて図３（ｅ）に示すように、半導体装置１と基板２との間にアンダーフィル樹脂６を注入・硬化する工程を付加しても良い。この工程により、バンプ電極３と導電性ぺースト５の接続、つまりバンプ電極３と配線４の接続を、より堅固に保護・固着することができる。なお、基板への半導体接続が十分に強固であり信頼性が高い場合は、アンダーフィル樹脂６の注入工程（第５の工程）は省いても良い。
【００４１】
まら、アンダーフィル樹脂の注入後、一般的に加熱による硬化処理が行われるため、材料の膨張差が顕著になるため、上記の可撓性を導電性ペーストが有することは、更に重要になる。
【００４２】
第２の実施の形態（請求項２）
図４は実装前の半導体装置の概略平面図である。図５はこの実施の形態に係る実装方法により得られた実装構造を示すもので、（ａ）はこの実装構造を図４の矢印Ｃの方向から見た概略断面図、（ｂ）は同じく図４の矢印Ｄの方向から見た概略断面図、（ｃ）は基板に形成された配線部分（導電性ペースト）の平面図である。
【００４３】
図６は前記実装方法を説明するための、図５（ａ）に対応する工程断面図であり、（ａ）と（ｂ）は第１の工程を、（ｃ）は第２の工程を（ｄ）は第３の工程を、（ｅ）は第３及び４の工程を、（ｆ）は第５の工程をそれぞれ示している。
また、図４〜図６に示す符号について説明すると、１は半導体装置、３はバンプ電極、６はアンダーフィル樹脂、２２は基板（配線基板）、２３は溝、２４は溝配線、そして２４ａは導電性ペーストである。
【００４４】
つぎに、本実施の形態に係る半導体装置の実装方法を、図６をもとに説明する。
まず、図６（ａ）に示すように加工前の基板２２を用意する。基板２２としては例えば、ガラスエポキシ樹脂板（ガラエポ板）が挙げられる。この基板に、配線、即ち所定の配線パターンを形成する溝２３を彫り込む（図６（ｂ））。その加工方法としては、公知技術である例えばルータ加工やレーザ加工などを用いることができる。この工程によって基板２２上に、第２工程で導電性ぺースト２４ａを埋め込んで形成すべき溝配線２４のもとになる溝２３が彫り込まれる。
【００４５】
次に、図６（ｃ）に示されるように導電性ぺースト２４ａを、形成された溝２３に埋め込む。即ち、上記掘られた溝２３の中に、例えば、硬化タイプの導電性ぺースト２４ａを埋め込む。埋め込む方法は、メタルマスクを用いた刷り込みや、ディスペンサーによる樹脂注入などの公知技術による。こうして導電性ぺースト２４ａが埋め込まれて溝配線２４が形成される。
ここで、熱可塑タイプの導電性ペーストを使用することも可能である。
熱硬化性又は熱可塑性の導電性ペースト材料については、上述の通りである。
【００４６】
溝配線２４は基板２２上の導体パターン（配線パターン）の全部を構成しても良く、あるいは、導体パターンの一部のみを構成しても良い。
【００４７】
こうして所定のパターンに基づいて形成された溝２３に従って導電性ペーストが埋め込まれた溝配線、即ち、配線パターンが形成される。この時、導電性ペースト２４ａを埋め込んだ後、半導体装置を実装する前においては、ペースト２４ａは硬化させても良い。又、硬化させずに使用することも可能である。ここで、硬化させておく効果も、硬化させずにおく効果も、第１の実施形態で述べたところと同様である。
【００４８】
次に図６（ｄ）及び（ｅ）に示すように、上記溝配線２４に埋め込まれた導電性ペースト２４ａに対してバンプ電極３を圧入して、バンプ電極３を溝配線２４に接続する。
この際、上述のように導電性ぺースト２４ａを硬化させていない場合は、バンプ電極３を溝配線２４に圧入した後、全体を加熱するなどしてぺースト２４ａを硬化させる。これによってバンプ電極３は基板２２の溝配線２４に堅固に接続される。硬化させていない場合は、挿入が容易である。
【００４９】
一方、上記ペースト２４ａが半導体装置の実装前に硬化している場合は、バンプ電極３を、溝配線２４を構成する導電性ペースト２４ａの材料のＴｇ（ガラス転移点）以上に加熱・昇温させることによって、溝配線２４に埋め込まれたペースト２４ａを軟化させながら圧入し、バンプ電極３と溝配線２４とを接続する。接続後、バンプ電極３と導電性ペースト２４が冷却され、接続が固着される。この場合、挿入後一般的にすぐに硬化が始まり、ペーストが電極を保持する保持力が大きく、信頼性は高まる。
【００５０】
更に、図６（ｆ）に示すように、半導体装置１と基板２２との間にアンダーフィル樹脂６を注入し、硬化させても良い。それらの工程によって接続を補強することが可能である。アンダーフィル樹脂６の注入・硬化の工程が不要な場合は、これを省略することも可能である。アンダーフィル剤としては、例えば、エポキシ系などの熱硬化剤が使われる。
【００５１】
本実施の形態は、導電性ぺースト２４ａが埋め込まれて形成された溝配線２４の中にバンプ電極３が圧入される構成であるために、バンプ電極３と導体パターンとの接続界面が唯一である単純な構造となる（図５（ａ））。これに対して従来例では、図７（ｂ）に示すように、バンプ電極３３と導電性ぺースト３５の間の接続界面と、導電性ぺースト３５と導体パターン３４の間の接続界面との、２つの接続界面を有していて、接続構造が複雑であった。本実施の形態では、このような問題が解決されている。
【００５２】
前記溝配線２４は、実装する半導体装置及び導体パターンの特性に応じて、導体パターンの全部としても良く、或いは一部分としも良い。溝配線２４は、半導体装置及び基板などの特性に応じて、基板の導体パターンの一部にのみ使用することが好適な場合もあるからである。
【００５３】
また、導電性ぺースト２４ａは、硬化後も可撓性を有することが好ましい。その場合、ぺースト２４ａは埋め込まれた溝配線２４自体に可撓性を提供するので、本実施の形態の実装方法は、半導体装置と溝との接続部分及び配線パターンの全体又は部分に対して、より高い応力耐性を提供し得る。特に、半導体装置と基板の間にアンダーフィル剤を充填し熱硬化処理などを施す場合は、熱による膨張差が顕著に現れるため、可撓性を有することが望ましい。
【００５４】
なお、本発明が上記第１及び第２の実施の形態に限定されるものではないことは勿論であり、また図２、図５に示すように、バンプ電極３は先端部が基部よりも細くなった二段式形状のものとなっているが、本発明はこのような形状に限定されるものでもない。
【００５５】
【発明の効果】
以上詳細に説明したとおり、本発明に従う半導体装置の実装方法によれば、次のような効果を奏することができる。
即ち、請求項１に係る実装方法によると、半導体装置接点（バンプ電極）へ直接導電性ぺーストを転写せずに、基板配線上に形成された孔に導電性ぺーストを挿入するため、ぺーストの挿入量が従来の実装方法に比べてより適正量となり、それ故、電極と導体パターン（配線パターン）との接続をより確実に行うことができる。
【００５６】
しかも、バンプ電極に導電性ぺーストを転写する工程がないため、隣接する電極が完全に隔てられており、バンプ電極を導体パターンに挿入する際も導電性ぺーストが横方向に（基板の表面に沿う方向に）広がりにくくなるため、バンプ電極間でのショートを的確に防止することができる。
【００５７】
また、バンプ電極に対するぺーストの転写工程が不要となることから、バンプ電極の剛性を低く抑えることもでき、バンプ電極の材料・形状の選択の自由度が増す。それ故、バンプ電極の先端を細長くすることができるため、接続後の熱膨張や熱収縮による変形に対して応力緩和作用が有効に働き得る。このことは、アンダーフィル材を注入後にこれを加熱・硬化させる場合に特に有効である、
【００５８】
さらに、従来例では導電性ぺーストをバンプ電極に転写する際に、バンプのレベリング工程がしばしば必要であったが、本発明ではこれが不要となるため、工程が簡略化できる。
【００５９】
また、請求項２に係る半導体装置の実装方法では、溝に導電性ペーストを埋め込んで形成した溝配線で半導体装置側の接点を包み込むことによって、半導体装置側の接点を配線パターンに接続するようにしたので、溝配線とバンプ電極とは接続界面が１つしかなく単純な構造となり、このため接続不良を起こしにくくなって、信頼性の高い半導体装置の実装構造を提供することができる。
【００６０】
また、導電性ぺーストとして、硬化後にも可撓性を有するものを使用することによって、接続部により高い応力耐性を持たせることができる。特に、請求項６の実装方法では、配線パターン全体または、その一部分に導電性ぺーストが埋め込まれて形成された溝配線からなっているため、基板の全体又は一部分にわたって、より高い接続の応力耐性を持たせることができる。
また、半導体装置と基板の間にアンダーフィル剤を充填し熱硬化処理などを施す場合は、熱による膨張差が顕著に現れるため、可撓性を有することが特に望ましいものとなる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るもので、実装前の半導体装置の概略平面図である。
【図２】前記第１の実施の形態に係る実装方法により得られた実装構造を示すもので、（ａ）はこの実装構造を図１の矢印Ａの方向から見た概略断面図、（ｂ）は同じく図１の矢印Ｂの方向から見た概略断面図、（ｃ）は図２（ａ）の配線部分の平面図である。
【図３】前記前記第１の実施の形態に係る実装方法を説明するための、図２（ａ）に対応する工程断面図であり、（ａ）は第１の工程を、（ｂ）は第２の工程を、（ｃ）は第３の工程を、（ｄ）は第３及び第４の工程を、（ｅ）は第５の工程を示す。
【図４】本発明の第２の実施の形態に係るもので、実装前の半導体装置の概略平面図である。
【図５】前記第２の実施の形態に係る実装方法により得られた実装構造を示すもので、（ａ）はこの実装構造を図４の矢印Ｃの方向から見た概略断面図、（ｂ）は同じく図４の矢印Ｄの方向から見た概略断面図、（ｃ）は基板に形成された導電性ペースト（配線部分）の平面図である。
【図６】前記第２の実施の形態に係る実装方法を説明するための、図５（ａ）に対応する工程断面図であり、（ａ）と（ｂ）とは第１の工程を、（ｃ）は第２の工程を、（ｄ）は第３の工程を、（ｅ）は第３と４の工程を、（ｆ）は第５の工程を示す。
【図７】半導体装置実装方法の従来例を示す概略工程断面図であり、（ａ）は導電性ぺースト転写工程を、（ｂ）はバンプ電極接続工程をそれぞれ示している。
【図８】半導体装置実装方法の他の従来例を示す模式的断面図図である。
【符号の説明】
１，３１……半導体装置、２，２２，３２……基板（配線基板）、３，３３，４３……バンプ電極、４……配線、５……導電性ぺースト、６……アンダーフィル樹脂、７……孔、２３……溝、２４……溝配線、２４ａ……導電性ぺースト、３４……配線、３５ａ〜３５ｃ，３５ａ−１〜３５ｃ−１……導電性ぺースト、４５……導電性ぺースト
【発明の属する技術分野】
本発明は、導体パターン（配線パターン）が形成された基板上に半導体装置を、該半導体装置上に形成された半導体側の接点（電極）を介して実装する半導体装置の実装方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の実装品を製造するために、裸の半導体装置を導体パターンが形成された基板に電気的に接続する方法が各種提案されている。中でも、導電性ペーストを介して半導体装置を、フェースダウン方法によって基板に接続する方法が多く用いられている。
【０００３】
このフェースダウンによる従来の接続方法では、図７（ａ）に示すように、半導体装置３１のバンプ（突起）電極３３と、基板３２上の導体パターン（配線パターン）３４との間に、導電性ペースト（符号３５ａ，３５ｂ，３５ｃ）を介在させることによって接続を図るため、バンプ電極３３に導電性ペーストを転写する工程が必要となる。しかしながらこの接続方法は、ペーストの転写量が適正でない場合、図７（ｂ）に示すように（符号３５ａ−１，３５ｂ−１，３５ｃ−１は導電性ペーストであり、それぞれ符号３５ａ，３５ｂ，３５ｃに対応している。）、隣接するパンプ電極間においてショート（符号３５ａ−１）や、接続不良（符号３５ｃ−１）が生じやすくなるなどの欠点を有している。なお、符号３５ｂ−１は、ペーストの転写量が適正で、接続が良好な場合を示している。
【０００４】
さらに従来技術では、一般的なＡｕ（金）ボールバンプの場合、バンプ剛性を確保するためにレベリング工程が必要であった。このレベリングを行った場合、バンプ形状によっては、隣接パターンとの短絡の可能性が高くなる問題がある。また、レベリング処理を施すべくバンプ先端部を細長い形状にすることは困難であるため、ある程度の太さになることは止むを得ない。その結果、接続後の熱膨張や熱収縮による変形に対して、応力緩和作用が働きにくいという欠点があった。特に半導体装置と基板との間にアンダーフィル剤を加えて熱処理を行う場合、材質の熱膨張差が顕著に現れるため、応力緩和作用が重要となってくる。
【０００５】
これらの問題の解決方法が、例えば特公平６−３８２０号公報に提案されている。この公報に開示された技術では上記問題を、半導体装置の電極パッド上に二段突出形状のバンプ電極（図８の符号４３及び４３ａ）を形成することによって解決しようとしている。即ち、図８に示すように、先端部４３ａを基部４３よりも細くなるように構成している。なお、同図に示す符号について説明すると、４１は半導体装置、４２は基板、４３はバンプ電極、４４は導体パターン、４５は導電性接着剤である。
【０００６】
上記公報に開示された二段突出形状のバンプ電極の製造工程には、突起形状を形成するＡｕワイヤをキャピラリから繰り出しながらキャピラリをループ軌道に沿って移動させた後、Ａｕワイヤを切断する工程が含まれる。そのため、Ａｕワイヤによって形成されるバンプ電極（符号４３，４３ａ）の形状は、キャピラリの移動するループ軌道にほぼ垂直な方向から見た場合、図８のバンプ電極４３及び４３ａに示すように、斜字体の略Ｊ字形をなす複雑な形状となっている。このような形状では、隣接する電極同士の短絡の可能性があるという問題は解決できない。
【０００７】
しかも、前記公報においては、ループ処理が先端部４３ａを細くするためのものであるにも関わらず、略Ｊ字形を形成していることから、ループ処理におけるキャピラリ移動の復路分がバンプ形状において不必要な太さとして残されている。そのため、その分だけ応力緩和作用が働きにくい欠点を有している。さらに同公報の発明では、レベリング処理工程を含んでいるので、上述のレベリング工程に伴う問題も、解決されていない。
【０００８】
また、同公報の発明では、バンプ電極に導電性ペーストを転写する工程を備え、図７（ａ）及び（ｂ）に示すように、転写量が適正でない場合において、ペースト量が過剰なとき（符号３５ａ）には、隣接するバンプ電極間においてショート（符号３５ａ−１）する可能性があり、逆にペースト量が少量に過ぎるとき（符号３５ｃ）には、接続不良（符号３５ｃ−１）が生じやすくなるなどの欠点を有している。加えて、好適な接続（符号３５ｂ−１）を得るために導電性ペーストの転写量を精密にコントロールして適量（図７（ａ）の符号３５ｂおよび、図７（ｂ）の符号３５ｂ−１）を保ちながら転写することは、一般的に容易なことではない。
【０００９】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みてなされてものであって、その目的は、複雑なバンプ形状を形成する工程や、バンプへのペーストの転写工程が不要で、しかも高い信頼性を有する電気的接続が可能な半導体装置の実装方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題は、以下に述べる本発明に係る半導体装置の実装方法によって達成される。配線パターンが形成された基板上に半導体装置を、該半導体装置上に形成された電極を介して実装する半導体装置の実装方法において、前記基板の配線パターンに孔を形成する第１の工程と、前記孔に、硬化状態において熱可撓性を有する導電性ペーストを埋め込む第２の工程と、硬化した状態の前記導電性ペーストが埋め込まれた前記孔に、硬化している前記導電性ペーストを軟化させながら前記半導体装置の電極を挿入して、該電極を前記配線パターンと接続する第３の工程と、接続後の前記導電性ペーストを前記硬化状態にする第４の工程と、前記半導体装置と前記基板との間に樹脂を注入し、該樹脂を加熱により硬化させる第５の工程と、を備え、前記導電性ペーストは前記第２の工程と第３の工程との間に少なくとも１度硬化状態にすることを特徴とする。
【００１１】
このように請求項１に係る半導体装置の実装方法は、半導体装置側の接点（バンプ電極）に導電性ペーストを転写するのではなく、基板配線上に形成された孔に導電性ペーストを埋め込むため、その埋め込み量がバンプ電極への転写量に比べてより適正となるので、電極と配線パターンを的確に接続することができ、これらの接続不良の可能性が大幅に低下する。
【００１２】
また本発明の実装方法には、導電性ペーストがバンプ電極に転写される工程がないため隣接する電極が完全に離れており、しかもバンプ電極を挿入する際に、導電性ペーストが横方向（基板の表面に沿う方向）に広がりにくいので、隣接するバンプ電極間でのショートの恐れが大幅に低下する。さらに、導電性ペーストをバンプ電極に転写する際にしばしば必要となるバンプのレベリングが省略できるため、工程が簡略化できる。
【００１３】
請求項１に記載の半導体装置の実装方法では、前記第３の工程に続いて、該接続後の前記導電性ペーストを硬化状態にする第４の工程を備え、電極が挿入された後に硬化することにより導電性ペーストの保持力が高まり、半導体接続の信頼性が高まる。
【００１４】
請求項１に記載の半導体装置の実装方法では、前記第４の工程に続いて、前記半導体装置と前記基板との間に樹脂を注入し、硬化させる第５の工程（アンダーフィル材の注入・固着化工程）を備え、アンダーフィル材を注入し、注入したアンダーフィル材を加熱して硬化させることによって、電極と配線パターンとの接続部が保護・補強される。
【００１５】
請求項１に記載の半導体装置の実装方法において、前記導電性ペーストは前記第２の工程と第３の工程との間において少なくとも１度硬化状態にすることにより、第３の工程即ち電極を導電性ペーストの充填された配線に圧入する際、該導電性ペーストが硬化していてそれを加熱して溶かしながら挿入し、その後に硬化する方が、硬化前の液状のペーストに挿入するよりは、挿入後の保持力が一般的に高く、接続の信頼性が向上する。また、一度、導電性ペーストを硬化させることによって、基板の移動や製造時間などの製造条件において、より幅の広い選択が可能となる。
【００１６】
硬化前のものを用いるときには、前記第３の工程の終了後に導電性ペーストを、好適な手段によって硬化させることが好ましい。
【００１７】
また、請求項１に記載の半導体装置の実装方法では、導電性ペーストとして、硬化状態において可撓性を有するものを用いることによって、接続部において応力耐性を持たせることができる。特に、半導体装置と基板の間にアンダーフィル剤を充填し熱硬化処理などを施す場合は、熱による膨張差が顕著に現れるため、可撓性を有することが特に望ましい。
【００１８】
また、請求項２に係る半導体装置の実装方法は、配線パターンが形成された基板上に半導体装置を、該半導体装置上に形成された電極を介して実装する半導体装置の実装方法において、前記基板に溝を形成する第１の工程と、前記溝に、硬化状態において熱可撓性を有する導電性ペーストを埋め込んで、配線パターンとして溝配線を形成する第２の工程と、硬化した状態の前記導電性ペーストを軟化させながら前記半導体装置の電極を挿入して、該電極を前記溝配線と接続する第３の工程と、接続後の前記導電性ペーストを前記硬化状態にする第４の工程と、前記半導体装置と前記基板との間に樹脂を注入し、該樹脂を加熱により硬化させる第５の工程と、を備え、前記導電性ペーストは前記第２の工程と第３の工程との間に少なくとも１度硬化状態にすることを特徴とする。
【００１９】
このように請求項２に係る半導体装置の実装方法においては、導電性ペーストを埋め込んで形成した溝配線が半導体装置のバンプ電極を包み込むことによって、電極を溝配線に接続するため、配線パターンとバンプ電極は接続界面が１つしかない単純な構造となり、接続の信頼性が向上する。
【００２０】
なお、請求項２に係る実装方法において、導電性ペーストを埋め込んで形成する溝配線は、導体パターンの一部のみを構成しても良い。溝配線は、半導体装置及び基板などの特性に応じて、基板の導体パターンの一部のみに使用することが好適な場合もあるからである。
【００２１】
請求項２に記載の半導体装置の実装方法では、前記第３の工程に続いて、該接続後の前記導電性ペーストを硬化状態にする第４の工程を備え、前記導電性ペーストが硬化状態にすることによって、電極の保持力が高まり、半導体接続の信頼性が高まる。
【００２２】
請求項２に記載の半導体装置の実装方法では、前記４の工程に続いて、前記半導体装置と前記基板との間に樹脂を注入し、硬化させる第５の工程（アンダーフィル材の注入・固着化工程）を備え、アンダーフィル材を注入し、注入したアンダーフィル材を加熱して硬化させることによって、電極と配線パターンとの接続部が保護・補強される。
【００２３】
請求項２に記載の半導体装置の実装方法において、前記導電性ペーストは前記第２の工程と第３の工程との間において少なくとも１度硬化状態にすることにより、第３の工程即ち電極を導電性ペーストの充填された配線に圧入する際、該導電性ペーストが硬化していてそれを加熱して溶かしながら挿入しその後に硬化する方が、硬化前の液状のペーストに挿入するよりは、挿入後の保持力が高く、接続の信頼性が向上する。また、一度導電性ペーストを硬化させることによって、基板の移動や製造時間などの製造条件において、より幅の広い選択が可能となる。
【００２４】
また、請求項２に記載の半導体装置の実装方法では、導電性ペーストとして、硬化状態において可撓性を有するものを用いることによって、接続部に応力耐性を持たせることができる。特に本実施例では溝配線白身が導電性ペーストからなっているために、その効果は大きい。
【００２５】
また、半導体装置と基板の間にアンダーフィル剤を充填し熱硬化処理などを施す場合は、熱による膨張差が顕著に現れるため、特に、可撓性を有することが望ましい。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
【００２７】
第１の実施の形態（請求項１）
図１〜図３は半導体装置の実装方法の実施の形態を示すもので、図１は実装前の半導体装置の概略平面図である。図２はこの実装方法により得られた実装構造を示すもので、（ａ）はこの実装構造を図１の矢印Ａの方向から見た概略断面図、（ｂ）は同じく図１の矢印Ｂの方向から見た概略断面図、（ｃ）は図２（ａ）の配線部分の平面図である。
【００２８】
図３は前記実装方法を説明するための、図２（ａ）に対応する工程断面図であり、（ａ）は第１の工程を、（ｂ）は第２の工程を、（ｃ）は第３の工程を、（ｄ）は第３及び第４の工程を、（ｅ）は第５の工程を示す。また、図１〜図３に示す符号について説明すると、１は半導体装置、２は基板（配線基板）、３はバンプ電極、４は配線、５は導電性ぺースト、６はアンダーフィル樹脂、そして７は孔である。
【００２９】
つぎに、本実施の形態に係る半導体装置の実装方法を、図３をもとに説明する。
まず、基板２上に導体パターン（配線）を、例えば通常の銅張板をエッチングしてメッキした配線（メッキ配線をパターン状に形成する）により、あるいはセラミック基板上に焼結金属配線を施すことにより、形成する（図３（ａ）に示す形態以前の状態）。
【００３０】
図３（ａ）に示すように導体パターン即ち配線４に対して、孔７をドリル加工などによって空ける。この孔７は、エッチングの際に形成しておいても良い。
【００３１】
次に、図３（ｂ）に示すように、配線４上に空けられた孔７に対して、導電性ペースト５を、メタルマスクを用いた刷り込みや、ディスペンサーによって埋め込む。導電性ペースト５は、埋め込まれた後、半導体装置の実装前に硬化させても良い。また硬化させなくても良い場合もある。
【００３２】
あるいは、孔７を含めて基板全体に導電性ペースト５を塗布して、その後に、研磨する方法も可能である。
【００３３】
更に、図３（ｃ）及び（ｄ）に示すように半導体装置１のバンプ電極３を、導電性ぺースト５が埋め込まれた孔７に圧入する。
【００３４】
導電性ぺースト５が圧入工程の前に硬化していない場合は、バンプ電極３をぺースト埋め込み孔７の導電性ぺースト５に圧入した後に、全体を加熱するなどして導電性ぺースト５を硬化させる。このような挿入方法によると、一般的に熱硬化処理前のペーストの保持力は低いのであるが、しかし、挿入は容易であり、その後の熱硬化によって高い保持力を得ることができる。こうしてバンプ電極３の接続は固着される。
【００３５】
一方、上記ぺースト５がバンプ電極３の接続前に硬化している場合、バンプ電極３をぺースト硬化材のＴｇ（ガラス転移点）以上に加熱・昇温させて、孔７に埋め込まれて硬化している導電性ぺースト５を軟化させながら、バンプ電極を圧入・接続する。加熱して圧入するため、圧入後は一般的に短時間で冷却されて硬化し、そのため、ペーストが電極を保持する保持力は高い。
更に、一般に上記Ｔｇは、熱硬化温度よりも低いので、加熱して圧入した後に熱硬化処理を行うことは可能である。
【００３６】
そのため、挿入前に導電性ペーストを硬化させるか硬化させないかは、適宜製造条件などを勘案して選択可能である。
【００３７】
導電性ペーストは５、その導電性を提供するための導電性物質、例えば銀・銅などの金属粉末や導電性高分子を含んでいる。
硬化タイプの導電性ぺーストの基材となる樹脂は例えば（１）エポキシなどの熱硬化性樹脂、（２）溶剤が揮発して硬化する樹脂、（３）空気中の水分と反応して硬化する樹脂などが使用可能である。
【００３８】
また、導電性ぺースト５は、好適には例えばフェノキシレジンをバインダーとする熱可撓性を有する材料を含んでも良く、それによって接続における応力緩和作用を働かせることができる。
逆に導電性ペーストには、熱可塑性樹脂を使用することも可能である。それらは、例えば、上記の金属粉末などをポリビニルブチラール等の樹脂の基材に混合して使用する。
【００３９】
熱硬化性樹脂または熱可塑性樹脂の使用は、実装しようとする半導体装置や基板、生産条件などを勘案して選択可能である。
【００４０】
更に、必要に応じて図３（ｅ）に示すように、半導体装置１と基板２との間にアンダーフィル樹脂６を注入・硬化する工程を付加しても良い。この工程により、バンプ電極３と導電性ぺースト５の接続、つまりバンプ電極３と配線４の接続を、より堅固に保護・固着することができる。なお、基板への半導体接続が十分に強固であり信頼性が高い場合は、アンダーフィル樹脂６の注入工程（第５の工程）は省いても良い。
【００４１】
まら、アンダーフィル樹脂の注入後、一般的に加熱による硬化処理が行われるため、材料の膨張差が顕著になるため、上記の可撓性を導電性ペーストが有することは、更に重要になる。
【００４２】
第２の実施の形態（請求項２）
図４は実装前の半導体装置の概略平面図である。図５はこの実施の形態に係る実装方法により得られた実装構造を示すもので、（ａ）はこの実装構造を図４の矢印Ｃの方向から見た概略断面図、（ｂ）は同じく図４の矢印Ｄの方向から見た概略断面図、（ｃ）は基板に形成された配線部分（導電性ペースト）の平面図である。
【００４３】
図６は前記実装方法を説明するための、図５（ａ）に対応する工程断面図であり、（ａ）と（ｂ）は第１の工程を、（ｃ）は第２の工程を（ｄ）は第３の工程を、（ｅ）は第３及び４の工程を、（ｆ）は第５の工程をそれぞれ示している。
また、図４〜図６に示す符号について説明すると、１は半導体装置、３はバンプ電極、６はアンダーフィル樹脂、２２は基板（配線基板）、２３は溝、２４は溝配線、そして２４ａは導電性ペーストである。
【００４４】
つぎに、本実施の形態に係る半導体装置の実装方法を、図６をもとに説明する。
まず、図６（ａ）に示すように加工前の基板２２を用意する。基板２２としては例えば、ガラスエポキシ樹脂板（ガラエポ板）が挙げられる。この基板に、配線、即ち所定の配線パターンを形成する溝２３を彫り込む（図６（ｂ））。その加工方法としては、公知技術である例えばルータ加工やレーザ加工などを用いることができる。この工程によって基板２２上に、第２工程で導電性ぺースト２４ａを埋め込んで形成すべき溝配線２４のもとになる溝２３が彫り込まれる。
【００４５】
次に、図６（ｃ）に示されるように導電性ぺースト２４ａを、形成された溝２３に埋め込む。即ち、上記掘られた溝２３の中に、例えば、硬化タイプの導電性ぺースト２４ａを埋め込む。埋め込む方法は、メタルマスクを用いた刷り込みや、ディスペンサーによる樹脂注入などの公知技術による。こうして導電性ぺースト２４ａが埋め込まれて溝配線２４が形成される。
ここで、熱可塑タイプの導電性ペーストを使用することも可能である。
熱硬化性又は熱可塑性の導電性ペースト材料については、上述の通りである。
【００４６】
溝配線２４は基板２２上の導体パターン（配線パターン）の全部を構成しても良く、あるいは、導体パターンの一部のみを構成しても良い。
【００４７】
こうして所定のパターンに基づいて形成された溝２３に従って導電性ペーストが埋め込まれた溝配線、即ち、配線パターンが形成される。この時、導電性ペースト２４ａを埋め込んだ後、半導体装置を実装する前においては、ペースト２４ａは硬化させても良い。又、硬化させずに使用することも可能である。ここで、硬化させておく効果も、硬化させずにおく効果も、第１の実施形態で述べたところと同様である。
【００４８】
次に図６（ｄ）及び（ｅ）に示すように、上記溝配線２４に埋め込まれた導電性ペースト２４ａに対してバンプ電極３を圧入して、バンプ電極３を溝配線２４に接続する。
この際、上述のように導電性ぺースト２４ａを硬化させていない場合は、バンプ電極３を溝配線２４に圧入した後、全体を加熱するなどしてぺースト２４ａを硬化させる。これによってバンプ電極３は基板２２の溝配線２４に堅固に接続される。硬化させていない場合は、挿入が容易である。
【００４９】
一方、上記ペースト２４ａが半導体装置の実装前に硬化している場合は、バンプ電極３を、溝配線２４を構成する導電性ペースト２４ａの材料のＴｇ（ガラス転移点）以上に加熱・昇温させることによって、溝配線２４に埋め込まれたペースト２４ａを軟化させながら圧入し、バンプ電極３と溝配線２４とを接続する。接続後、バンプ電極３と導電性ペースト２４が冷却され、接続が固着される。この場合、挿入後一般的にすぐに硬化が始まり、ペーストが電極を保持する保持力が大きく、信頼性は高まる。
【００５０】
更に、図６（ｆ）に示すように、半導体装置１と基板２２との間にアンダーフィル樹脂６を注入し、硬化させても良い。それらの工程によって接続を補強することが可能である。アンダーフィル樹脂６の注入・硬化の工程が不要な場合は、これを省略することも可能である。アンダーフィル剤としては、例えば、エポキシ系などの熱硬化剤が使われる。
【００５１】
本実施の形態は、導電性ぺースト２４ａが埋め込まれて形成された溝配線２４の中にバンプ電極３が圧入される構成であるために、バンプ電極３と導体パターンとの接続界面が唯一である単純な構造となる（図５（ａ））。これに対して従来例では、図７（ｂ）に示すように、バンプ電極３３と導電性ぺースト３５の間の接続界面と、導電性ぺースト３５と導体パターン３４の間の接続界面との、２つの接続界面を有していて、接続構造が複雑であった。本実施の形態では、このような問題が解決されている。
【００５２】
前記溝配線２４は、実装する半導体装置及び導体パターンの特性に応じて、導体パターンの全部としても良く、或いは一部分としも良い。溝配線２４は、半導体装置及び基板などの特性に応じて、基板の導体パターンの一部にのみ使用することが好適な場合もあるからである。
【００５３】
また、導電性ぺースト２４ａは、硬化後も可撓性を有することが好ましい。その場合、ぺースト２４ａは埋め込まれた溝配線２４自体に可撓性を提供するので、本実施の形態の実装方法は、半導体装置と溝との接続部分及び配線パターンの全体又は部分に対して、より高い応力耐性を提供し得る。特に、半導体装置と基板の間にアンダーフィル剤を充填し熱硬化処理などを施す場合は、熱による膨張差が顕著に現れるため、可撓性を有することが望ましい。
【００５４】
なお、本発明が上記第１及び第２の実施の形態に限定されるものではないことは勿論であり、また図２、図５に示すように、バンプ電極３は先端部が基部よりも細くなった二段式形状のものとなっているが、本発明はこのような形状に限定されるものでもない。
【００５５】
【発明の効果】
以上詳細に説明したとおり、本発明に従う半導体装置の実装方法によれば、次のような効果を奏することができる。
即ち、請求項１に係る実装方法によると、半導体装置接点（バンプ電極）へ直接導電性ぺーストを転写せずに、基板配線上に形成された孔に導電性ぺーストを挿入するため、ぺーストの挿入量が従来の実装方法に比べてより適正量となり、それ故、電極と導体パターン（配線パターン）との接続をより確実に行うことができる。
【００５６】
しかも、バンプ電極に導電性ぺーストを転写する工程がないため、隣接する電極が完全に隔てられており、バンプ電極を導体パターンに挿入する際も導電性ぺーストが横方向に（基板の表面に沿う方向に）広がりにくくなるため、バンプ電極間でのショートを的確に防止することができる。
【００５７】
また、バンプ電極に対するぺーストの転写工程が不要となることから、バンプ電極の剛性を低く抑えることもでき、バンプ電極の材料・形状の選択の自由度が増す。それ故、バンプ電極の先端を細長くすることができるため、接続後の熱膨張や熱収縮による変形に対して応力緩和作用が有効に働き得る。このことは、アンダーフィル材を注入後にこれを加熱・硬化させる場合に特に有効である、
【００５８】
さらに、従来例では導電性ぺーストをバンプ電極に転写する際に、バンプのレベリング工程がしばしば必要であったが、本発明ではこれが不要となるため、工程が簡略化できる。
【００５９】
また、請求項２に係る半導体装置の実装方法では、溝に導電性ペーストを埋め込んで形成した溝配線で半導体装置側の接点を包み込むことによって、半導体装置側の接点を配線パターンに接続するようにしたので、溝配線とバンプ電極とは接続界面が１つしかなく単純な構造となり、このため接続不良を起こしにくくなって、信頼性の高い半導体装置の実装構造を提供することができる。
【００６０】
また、導電性ぺーストとして、硬化後にも可撓性を有するものを使用することによって、接続部により高い応力耐性を持たせることができる。特に、請求項６の実装方法では、配線パターン全体または、その一部分に導電性ぺーストが埋め込まれて形成された溝配線からなっているため、基板の全体又は一部分にわたって、より高い接続の応力耐性を持たせることができる。
また、半導体装置と基板の間にアンダーフィル剤を充填し熱硬化処理などを施す場合は、熱による膨張差が顕著に現れるため、可撓性を有することが特に望ましいものとなる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るもので、実装前の半導体装置の概略平面図である。
【図２】前記第１の実施の形態に係る実装方法により得られた実装構造を示すもので、（ａ）はこの実装構造を図１の矢印Ａの方向から見た概略断面図、（ｂ）は同じく図１の矢印Ｂの方向から見た概略断面図、（ｃ）は図２（ａ）の配線部分の平面図である。
【図３】前記前記第１の実施の形態に係る実装方法を説明するための、図２（ａ）に対応する工程断面図であり、（ａ）は第１の工程を、（ｂ）は第２の工程を、（ｃ）は第３の工程を、（ｄ）は第３及び第４の工程を、（ｅ）は第５の工程を示す。
【図４】本発明の第２の実施の形態に係るもので、実装前の半導体装置の概略平面図である。
【図５】前記第２の実施の形態に係る実装方法により得られた実装構造を示すもので、（ａ）はこの実装構造を図４の矢印Ｃの方向から見た概略断面図、（ｂ）は同じく図４の矢印Ｄの方向から見た概略断面図、（ｃ）は基板に形成された導電性ペースト（配線部分）の平面図である。
【図６】前記第２の実施の形態に係る実装方法を説明するための、図５（ａ）に対応する工程断面図であり、（ａ）と（ｂ）とは第１の工程を、（ｃ）は第２の工程を、（ｄ）は第３の工程を、（ｅ）は第３と４の工程を、（ｆ）は第５の工程を示す。
【図７】半導体装置実装方法の従来例を示す概略工程断面図であり、（ａ）は導電性ぺースト転写工程を、（ｂ）はバンプ電極接続工程をそれぞれ示している。
【図８】半導体装置実装方法の他の従来例を示す模式的断面図図である。
【符号の説明】
１，３１……半導体装置、２，２２，３２……基板（配線基板）、３，３３，４３……バンプ電極、４……配線、５……導電性ぺースト、６……アンダーフィル樹脂、７……孔、２３……溝、２４……溝配線、２４ａ……導電性ぺースト、３４……配線、３５ａ〜３５ｃ，３５ａ−１〜３５ｃ−１……導電性ぺースト、４５……導電性ぺースト
Claims (2)
- 配線パターンが形成された基板上に半導体装置を、該半導体装置上に形成された電極を介して実装する半導体装置の実装方法において、
前記基板の配線パターンに孔を形成する第１の工程と、
前記孔に、硬化状態において熱可撓性を有する導電性ペーストを埋め込む第２の工程と、
硬化した状態の前記導電性ペーストが埋め込まれた前記孔に、硬化している前記導電性ペーストを軟化させながら前記半導体装置の電極を挿入して、該電極を前記配線パターンと接続する第３の工程と、
接続後の前記導電性ペーストを前記硬化状態にする第４の工程と、
前記半導体装置と前記基板との間に樹脂を注入し、該樹脂を加熱により硬化させる第５の工程と、
を備え、
前記導電性ペーストは前記第２の工程と第３の工程との間に少なくとも１度硬化状態にする半導体装置の実装方法。 - 配線パターンが形成された基板上に半導体装置を、該半導体装置上に形成された電極を介して実装する半導体装置の実装方法において、
前記基板に溝を形成する第１の工程と、
前記溝に、硬化状態において熱可撓性を有する導電性ペーストを埋め込んで、配線パターンとして溝配線を形成する第２の工程と、
硬化した状態の前記導電性ペーストを軟化させながら前記半導体装置の電極を挿入して、該電極を前記溝配線と接続する第３の工程と、
接続後の前記導電性ペーストを前記硬化状態にする第４の工程と、
前記半導体装置と前記基板との間に樹脂を注入し、該樹脂を加熱により硬化させる第５の工程と、
を備え、
前記導電性ペーストは前記第２の工程と第３の工程との間に少なくとも１度硬化状態にする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178262A JP4635383B2 (ja) | 2001-06-13 | 2001-06-13 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178262A JP4635383B2 (ja) | 2001-06-13 | 2001-06-13 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002373916A JP2002373916A (ja) | 2002-12-26 |
| JP4635383B2 true JP4635383B2 (ja) | 2011-02-23 |
Family
ID=19018988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001178262A Expired - Fee Related JP4635383B2 (ja) | 2001-06-13 | 2001-06-13 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4635383B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6988899B2 (en) * | 2004-04-19 | 2006-01-24 | General Electric Company | Electronic assembly, and apparatus and method for the assembly thereof |
| KR100734264B1 (ko) | 2005-06-16 | 2007-07-02 | 삼성전자주식회사 | 집적회로 패키지와 집적회로 모듈 |
| JP4745185B2 (ja) * | 2006-10-03 | 2011-08-10 | アルプス電気株式会社 | 半導体回路モジュールの製造方法 |
| TWI483351B (zh) * | 2013-01-15 | 2015-05-01 | 矽品精密工業股份有限公司 | 半導體裝置及其製法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521523A (ja) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Works Ltd | 半導体装置実装用基板 |
| JP2721790B2 (ja) * | 1993-09-29 | 1998-03-04 | 松下電器産業株式会社 | 半導体装置の封止方法 |
| JPH08236577A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | フェイスダウン実装方法 |
-
2001
- 2001-06-13 JP JP2001178262A patent/JP4635383B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002373916A (ja) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100259999B1 (ko) | 다층회로기판 및 그 제조방법 | |
| KR100788076B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2001086716A1 (en) | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same | |
| JPH0521523A (ja) | 半導体装置実装用基板 | |
| EP0969503A2 (en) | Electronic circuit device | |
| JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP2003273160A (ja) | 半導体実装モジュール | |
| JP4635383B2 (ja) | 半導体装置の実装方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| CN100411127C (zh) | 半导体器件及其制造方法 | |
| JP2581592B2 (ja) | フレキシブルピンキャリア及びそれを使用した半導体装置 | |
| JP3160175B2 (ja) | 電子部品の実装方法 | |
| JP2001351945A (ja) | 半導体装置の製造方法 | |
| JPH11176879A (ja) | 半導体装置の実装方法およびこれに用いる異方性導電接着剤 | |
| JPH11111761A (ja) | 半導体チップ部品の実装体 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| TWI292948B (ja) | ||
| JP3422312B2 (ja) | 半導体装置の実装方法 | |
| JPH08172114A (ja) | 基板接続方法 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JP3308934B2 (ja) | 樹脂モールドｂｇａ型半導体装置の製造方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP2000012616A (ja) | 半導体装置の実装方法 | |
| JP2004062634A (ja) | 非接触通信媒体の接合方法および非接触通信媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080228 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090917 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |