JP3160175B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法

Info

Publication number
JP3160175B2
JP3160175B2 JP02407495A JP2407495A JP3160175B2 JP 3160175 B2 JP3160175 B2 JP 3160175B2 JP 02407495 A JP02407495 A JP 02407495A JP 2407495 A JP2407495 A JP 2407495A JP 3160175 B2 JP3160175 B2 JP 3160175B2
Authority
JP
Japan
Prior art keywords
electronic component
printed wiring
wiring board
bump
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02407495A
Other languages
English (en)
Other versions
JPH08222599A (ja
Inventor
耕平 佐藤
高宏 長嶺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP02407495A priority Critical patent/JP3160175B2/ja
Publication of JPH08222599A publication Critical patent/JPH08222599A/ja
Application granted granted Critical
Publication of JP3160175B2 publication Critical patent/JP3160175B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子部品の実装方法、特
に樹脂などのモールドパッケージを有しない半導体集積
回路チップの実装の改良に関する。
【０００２】
【従来の技術】従来、裸の電子部品をプリント配線板に
電気的に接続する方法としては、メッキ技術により電子
部品の電極パッドに形成した突出接点を用いたものが知
られている。特に、米国特許第４６６１１９２号公報に
おいては、導電性接着剤を用いてフェースダウンにより
電子部品をプリント配線板に簡易に接続する方法が開示
されている。
【０００３】以下、図面を参照しながら、上記従来の電
子部品の実装方法について説明する。図９は、電子部品
にバンプを形成する工程を示す図であり、図１０は、バ
ンプを平坦化する工程を示す図である。また、図１１
は、電子部品のバンプに導電性接着剤を転写する工程を
示す図であり、図１２は、プリント配線板へ電子部品を
接続する工程を示す図である。
【０００４】図９に示すように、金属ワイヤ１５の先端
を水素炎トーチ１２によって溶融させ、ボール８を形成
する。そして、キャピラリ７によって、このボール８を
電子部品１の端子２に固着させる。その後、金属ワイヤ
１５を引っ張って先端を切断する。これにより、端子２
上にボール３１と残留した切断された金属ワイヤ３２か
らなるバンプ（突出接点ともいい、電極として機能す
る）が形成される。次に、図１０に示すように、電子部
品１を平坦面が形成された基板１３に押し付けることに
より、先端が平坦化したボール３３を得る。更に図１１
に示すように、この平坦化したボール３３を有する電子
部品１を支持基板１４上に形成した導電性接着剤５１に
当てることにより、平坦化したボール３３上に導電性接
着剤５１を転写する。以上のようにして、従来の実装方
法は、端子２上に平坦化したボール３３を形成し、更に
ボール３３上に導電性接着剤５１を形成した電子部品１
を、図１２に示すようにプリント配線板４のパッド１０
に位置合わせし固着することによって電気的な接続を行
う実装方法である。
【０００５】一般に、キャピラリ７によってこのボール
８を電子部品１の端子２に固着させて、金属ワイヤ１５
を引っ張って先端を切断する際に、金属ワイヤ１５の引
っ張り具合や溶融温度等によって、端子２上のボール３
１の上部に残存する切断された金属ワイヤ３２の長さが
変動して、バンプ３の高さにばらつきが生じる。しか
し、上記実装方法によれば、電子部品１を平坦面が形成
された基板１３に押し付けることにより、バンプ３の高
さを一定に保つことができ、電子部品１をプリント配線
板４上に装着する場合に、バンプ３がそのバンプ３に対
応するプリント配線板上のパッド１０と電気的に接続し
ない箇所が生じることを防止できる。
【０００６】更に、特公平６−３８２０号公報の「半導
体装置の実装方法」には、キャピラリをループ状軌道で
移動させた後に金属ワイヤを切断して、端子上に固着し
たボールの上部に逆Ｕ字状の金属ワイヤを残存させ、二
段突出形状のバンプを形成し、更に表面が粗であるよう
な素材をこのバンプに押し付けてバンプの先端に平坦面
を形成し、次いでバンプの表面が粗である平坦面に導電
性接着剤を転写し、半導体装置を基板に実装する方法が
開示されている。この方法によれば、応力に極めて安定
的に半導体装置を基板に実装することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
米国特許第４６６１１９２号公報の実装方法では、電子
部品の端子上に固着させたバンプの高さを揃えるため
に、バンプの先端に平坦面を形成する工程が不可欠であ
った。このため、実装工程が増加し作業が煩雑であっ
た。
【０００８】また、特公平６−３８２０号公報の実装方
法では、二段突出形状のバンプを形成するために、キャ
ピラリをループ状軌道で移動させなければならず、操作
が煩雑であった。
【０００９】本発明は上記課題に鑑みなされたものであ
り、その目的は、電子部品やプリント配線板に形成した
バンプの高さのばらつきがあっても、バンプの高さを矯
正することなく、電子部品とプリント配線板とを良好に
接続する電子部品の実装方法を提供することにある。
【００１０】
【課題を解決するための手段】以上のような課題を解決
するために、本発明に係る電子部品の実装方法は、以下
の特徴を有する。
【００１１】（１）電子部品のプリント配線板への実装
方法において、電子部品の端子にバンプを形成する工程
と、実装されるプリント配線板に前記バンプと嵌合する
ための凹部をエッチングにより形成する工程と、前記凹
部内壁全面に金属膜を形成し凹状電極を形成する工程
と、電子部品をプリント配線板へ位置合わせした後、前
記バンプと凹状電極とを導電性接合材を介して固着させ
る工程と、を有する。
【００１２】本発明の第１の参考例である電子部品のプ
リント配線板への実装方法において、電子部品の端子に
バンプを形成する工程と、実装されるプリント配線板に
前記バンプと嵌合する、プリント配線板の表裏を貫通す
る穴の壁面から開口部付近にかけて両端開きの筒型電極
を、スルーホールによって形成する工程と、電子部品を
プリント配線板へ位置合わせした後、前記バンプと筒型
電極とを導電性接合材を介して固着させる工程と、を有
する。
【００１３】本発明の第２の参考例である電子部品のプ
リント配線板への実装方法において、電子部品の端子に
バンプ電極を形成する工程と、実装されるプリント配線
板に前記バンプと電気的に接続されるパッドを形成する
工程と、電子部品をプリント配線板へ位置合わせした
後、異方性導電シートを介して前記バンプとパッドとを
電気的に接続する工程と、を有する。
【００１４】本発明の第３の参考例である端子が設けら
れた電子部品のプリント配線板への実装方法において、
実装されるプリント配線板に配設されたパッド上にバン
プを形成する工程と、電子部品をプリント配線板へ位置
合わせした後、異方性導電シートを介して前記バンプと
端子とを電気的に接続する工程と、を有する。
【００１５】本発明の第４の参考例は、上記第２の参考
例に記載の電子部品の実装方法において、更に、前記プ
リント配線板に配設されたパッド上にバンプを形成する
工程とを有し、電子部品をプリント配線板へ位置合わせ
した後、異方性導電シートを介して前記バンプ同士を電
気的に接続する。
【００１６】（２）上記（１）に記載の電子部品の実装
方法において、前記バンプは、金ワイヤ又は銅ワイヤを
用いたワイヤボンディング法により形成される。
【００１７】（３）上記（１）に記載の電子部品の実装
方法において、前記導電性接合材は、クリーム状はんだ
又は導電性接着剤を用いる。
【００１８】
【作用】以上のように構成された本発明に係る電子部品
の実装方法によれば、実装されるプリント配線板に電子
部品に形成したバンプと嵌合する凹状ベセルを形成し、
次いで電子部品をプリント配線板へ位置合わせして、バ
ンプと凹状ベセルとを導電性接合材を介して固着させる
こととしたので、電子部品上に形成したバンプの高さに
ばらつきがあっても、バンプの高さを矯正することな
く、電子部品とプリント配線板とを良好に接続すること
ができる。すなわち、背の低いバンプをプリント配線板
の凹状ベセルに接触するように固着させた場合、背の高
いバンプはプリント配線板上の凹状ベセルの中に挿入さ
れ、バンプの高さのばらつきは、凹状ベセルによって吸
収される。このため、バンプの高さを矯正するためのバ
ンプの先端を平坦面を形成する工程が不要となる。
【００１９】また、本発明の第１の参考例の電子部品の
実装方法によれば、実装されるプリント配線板に前記バ
ンプと嵌合する、プリント配線板の表裏を貫通する穴の
壁面から開口部付近にかけて両端開きの筒型電極を、ス
ルーホールによって形成して、次いで電子部品をプリン
ト配線板へ位置合わせした後、バンプと筒型電極とを導
電性接合材を介して固着させることとしたので、電子部
品上に形成したバンプの高さにばらつきがあっても、バ
ンプの高さを矯正することなく、電子部品とプリント配
線板とを良好に接続することができる。すなわち、背の
低いバンプをプリント配線板のスルーホールによって形
成された筒型電極に接触するように固着させた場合、背
の高いバンプはプリント配線板上のスルーホール内に挿
入されるので、バンプの高さのばらつきはスルーホール
によって吸収される。このため、バンプの高さを矯正す
るためのバンプの先端を平坦面を形成する工程が不要と
なる。
【００２０】更に、本発明の第２の参考例の電子部品の
実装方法によれば、電子部品をプリント配線板へ位置合
わせした後、異方性導電シートを介して電子部品に形成
されたバンプとプリント配線板に形成されたパッドとを
電気的に接続することとしたので、電子部品上に形成し
たバンプの高さにばらつきがあっても、異方性導電シー
トが撓むことによりバンプの高さのばらつきを吸収する
ので、バンプの高さを矯正する工程が不要となる。更
に、異方性導電シートにより、各バンプはそのバンプに
対応するパッドと電気的に良好に接続されるため、電子
部品とプリント配線板とは好適に接続される。
【００２１】また、本発明の第３の参考例の電子部品の
実装方法によれば、電子部品をプリント配線板へ位置合
わせした後、プリント配線板に配設されたパッド上に形
成されたバンプと電子部品の端子とを異方性導電シート
を介して電気的に接続することとしたので、パッド上の
バンプの高さにばらつきがあっても、異方性導電シート
が撓むことによりバンプの高さのばらつきを吸収し、バ
ンプの高さを矯正する工程が不要となる。更に、異方性
導電シートにより、各バンプはそのバンプに対応する端
子と電気的に良好に接続されるため、電子部品とプリン
ト配線板とは好適に接続される。
【００２２】更に、本発明の第４の参考例の電子部品の
実装方法によれば、電子部品をプリント配線板へ位置合
わせした後、プリント配線板に配設されたパッド上に形
成されたバンプと、電子部品の端子の上に形成されたバ
ンプと、を異方性導電シートを介して電気的に接続する
こととしたので、両バンプの高さにばらつきがあって
も、異方性導電シートが撓むことによりバンプの高さの
ばらつきを吸収し、バンプの高さを矯正する工程が不要
となる。更に、異方性導電シートにより、各バンプはそ
のバンプに対応するバンプと電気的に良好に接続される
ため、電子部品とプリント配線板とは好適に接続され
る。
【００２３】また、本発明の電子部品の実装方法によれ
ば、上記バンプが金ワイヤ又は銅ワイヤを用いたワイヤ
ボンディング法によりで形成されるので、バンプの導電
性が高い。
【００２４】更に、本発明の電子部品の実装方法によれ
ば、上記導電性接合材がクリーム状はんだ又は導電性接
着剤であるため、電子部品をプリント配線板に簡便に実
装でき、かつ導電性も良好である。
【００２５】
【実施例】以下、図面に基づいて本発明の好適な一実施
例を説明する。
【００２６】実施例１．図１は、本発明の第１実施例の
電子部品の実装方法により電子部品がプリント配線板に
実装された状態を示す図である。図２は、バンプを形成
する工程を説明する図である。尚、従来の電子部品の実
装工程で説明したのと同様の構成要素には同一の符号を
付し、その説明を省略する。
【００２７】以下、第１実施例の電子部品の実装方法に
ついて説明する。
【００２８】図２に示すように、キャピラリ７の穴に通
した金属ワイヤ１５の先端を、加熱等により溶融させ、
ボール８を形成する。そして、キャピラリ７によって電
子部品１上の端子２へボール３１を圧着等により固着さ
せる。その後、金属ワイヤ１５を引っ張って切断し、端
子２上にボール３１と切断の際に残存した金属ワイヤ３
２とからなるバンプ３を形成する。ここで、バンプ３は
電極として機能する。
【００２９】一方、プリント配線板４は、図１に示すよ
うに、電子部品１に形成したバンプ３に対応し電気的に
接続する部位に、写真製版法などを利用して凹型にエッ
チングされ、次いで電極となる金属をこの凹部にめっ
き、スパッタ又は蒸着によって、電極として機能する凹
状ベセル６が形成される。
【００３０】次いで、電子部品１をクリーム状のはんだ
又は導電性接着剤などの導電性接合材５に押し当て、バ
ンプ３の先端に導電性接合体５を転写する。または、プ
リント配線板４上の凹状ベセル６内に印刷法により導電
性接合材５を供給する。
【００３１】その後、電子部品１をプリント配線板４に
機械的または光学的に位置合わせし、電子部品１をプリ
ント配線板４に装着する。引き続き、溶融硬化や熱硬化
などにより、導電性接合材５を硬化させて、プリント配
線板４上への電子部品１の実装を完了する。
【００３２】上記実装方法によれば、電子部品１上のバ
ンプ３の高さにばらつきがあっても、電子部品１をプリ
ント配線板４に装着する際に、背の低いバンプ３５がバ
ンプ３５と対応するプリント配線板４の凹状ベセル６に
接触するように装着しても、背の高いバンプ３４はバン
プ３４と対応するプリント配線板４の凹状ベセル６内に
挿入される。このため、電子部品１に形成されたバンプ
３の高さにばらつきは、プリント配線板４の凹状ベセル
６によって吸収され、バンプを平坦化するなどの矯正工
程を設ける必要がなく、電子部品１とプリント配線板４
とを良好に接続することができる。
【００３３】第１の参考例． 図３は、本発明の第１の参考例の電子部品の実装方法に
より電子部品がプリント配線板に実装された状態を示す
図である。また、図４は、本発明の第１の参考例のプリ
ント配線板に電極形成方法を説明する図である。尚、従
来の電子部品の実装工程で説明したのと同様の構成要
素、及び第１実施例と同様の構成要素には同一の符号を
付し、その説明を省略する。
【００３４】以下、第１の参考例の電子部品の実装方法
について説明する。
【００３５】第１の参考例の特徴は、実装されるプリン
ト配線板に前記バンプと嵌合する、プリント配線板の表
裏を貫通する穴の壁面から開口部付近にかけて両端開き
の筒型電極を、スルーホールによって形成して、バンプ
と筒型電極とを導電性接合材を介して固着させたことで
ある。これにより、電子部品上のバンプの高さにばらつ
きがあっても、背の低いバンプがこのバンプと対応する
プリント配線板の筒型電極に接触するように電子部品を
プリント配線板に装着した際に、背の高いバンプはその
バンプと対応するプリント配線板のスルーホール内に挿
入されることとなる。このため、電子部品１に形成され
たバンプ３の高さのばらつきは、プリント配線板４のス
ルーホール９によって吸収され、バンプを平坦化するな
どの矯正工程を設ける必要がなく、電子部品１とプリン
ト配線板４とを良好に接続することができる。
【００３６】電子部品１にバンプ３を形成する方法は、
上述の第１実施例で説明したと同様なので、説明は省略
する。
【００３７】一方、プリント配線板４には、図３及び図
４に示すように、電子部品１に形成したバンプ３に対応
し電気的に接続される部位に、通常のスルーホール製法
により表裏を貫通するスルーホール９を形成する。例え
ば、プリント配線板４が、ガラスクロスとエポキシ樹脂
とからなる基材とすると、その表裏にまず銅箔が施され
る（Ｓ２０１）。次に、スルーホール９を形成する箇所
にドリル加工で穴開けを行う（Ｓ２０２）。その後、プ
リント配線板４の表裏及び穴の内壁面にかけて銅による
めっきを行い、スルーホール９の内壁面に導体を形成す
る（Ｓ２０３、スルーホールめっき）。これにより、プ
リント配線板４の表裏が導通する。次に、エッチングに
よってパターンニングを行い、スルーホール９の開口部
付近の所定部分の銅めっきを残して、プリント配線板４
の表裏の銅めっきをエッチングにより除去する（Ｓ２０
４）。これにより、スルーホール９の内壁面からスルー
ホール９の開口部付近のプリント配線板４の表裏に掛け
て両端開きの筒型電極１６が形成される。
【００３８】次に、電子部品１の位置合わせの前に、電
子部品１のバンプ３にクリーム状のはんだ又は導電性接
着剤などの導電性接合材５を転写するか、又はプリント
配線板４のスルーホール９へ印刷により上述の導電性接
合材５を供給する。その後、電子部品１をプリント配線
板４に機械的または光学的に位置合わせし、電子部品１
をプリント配線板４に実装する。その際、バンプ３に転
写された導電性接合材５又はスルーホール９に供給され
た導電性接合材５は、スルーホール９内に押し込まれ
る。引き続き、溶融硬化や熱硬化などにより、導電性接
合材５を硬化させることによって、プリント配線板４上
への電子部品１の実装を完了する。
【００３９】第２の参考例． 図５は、本発明の第２の参考例の電子部品の実装方法に
より電子部品がプリント配線板に実装された状態を示す
図である。尚、従来の電子部品の実装工程で説明したの
と同様の構成要素、及び第１実施例、第１の参考例と同
様の構成要素には同一の符号を付し、その説明を省略す
る。
【００４０】以下、第２の参考例の電子部品の実装方法
について説明する。
【００４１】第２の参考例の特徴は、上述の導電性接合
材の代わりに異方性導電シートを用いることとしたこと
である。これにより、電子部品上に形成したバンプの高
さにばらつきがあっても、異方性導電シートが撓むこと
によりバンプの高さのばらつきを吸収できる。このた
め、バンプの高さを矯正するためのバンプの先端を平坦
面を形成する工程が不要となる。更に、異方性導電シー
トにより、各バンプはそのバンプに対応するパッドと電
気的に良好に接続されるため、電子部品とプリント配線
板とは好適に接続される。
【００４２】本参考例で用いる異方性導電シートは、接
着・導電・絶縁という３つの機能を同時に持つ素材であ
り、熱圧着することにより、シートの厚み方向には導通
性、面方向には絶縁性という電気的異方性を持つ高分子
膜である。従って、電子部品１のバンプ３とプリント配
線板４のパッド１０とが対向していれば、導通がとれ
る。
【００４３】電子部品１上の端子２にバンプ３を形成す
る方法は、上述の第１実施例で説明したのと同様なの
で、説明は省略する。一方、プリント配線板４には、図
５に示すように、電子部品１に形成したバンプ３に対応
する部位にパッド１０が形成される。このパッド１０
は、電極として機能する。そこで、電子部品１を異方性
導電シート１１を介してプリント配線板４を圧着させれ
ば、電子部品１とプリント配線４板とを好適に接続され
ることができる。
【００４４】第３の参考例． 図６は、本発明の第３の参考例の電子部品の実装方法に
より電子部品がプリント配線板に実装された状態を示す
図である。尚、従来の電子部品の実装工程で説明したの
と同様の構成要素、及び第１実施例、第１、第２の参考
例と同様の構成要素には同一の符号を付し、その説明を
省略する。
【００４５】以下、第３の参考例の電子部品の実装方法
について説明する。
【００４６】第３の参考例の特徴は、プリント配線板上
のパッドにバンプを設けて、電子部品の端子とプリント
配線板のバンプとを異方性導電シートによって導通させ
ることとしたことである。これにより、パッド上のバン
プの高さにばらつきがあっても、異方性導電シートが撓
むことによりバンプの高さのばらつきを吸収し、バンプ
の高さを矯正する工程が不要となる。更に、異方性導電
シートにより、各バンプはそのバンプに対応する端子と
電気的に良好に接続されるため、電子部品とプリント配
線板とは好適に接続される。
【００４７】プリント配線板４上のパッド１０にバンプ
３を形成する方法は、電子部品をプリント配線板に置き
換えれば上述の第１実施例で説明したのと同様なので、
説明は省略する。一方、電子部品１には、図６に示すよ
うに、プリント配線板４のパッド１０に形成したバンプ
３に対応する部位に端子２が形成される。そこで、電子
部品１を異方性導電シート１１を介してプリント配線板
４を圧着させれば、電子部品１とプリント配線４板とを
好適に接続されることができる。
【００４８】ここで用いられる異方性導電シート１１
は、上述の第２の参考例と同様の部材であり、バンプ３
の直下のパッド１０に好適に電導することができる。
【００４９】第４の参考例． 図７は、本発明の第４の参考例の電子部品の実装方法に
より電子部品がプリント配線板に実装された状態を示す
図である。尚、従来の電子部品の実装工程で説明したの
と同様の構成要素、及び第１実施例、第１、第２、第３
の参考例と同様の構成要素には同一の符号を付し、その
説明を省略する。
【００５０】以下、第４の参考例の電子部品の実装方法
について説明する。
【００５１】本参考例の特徴は、電子部品の端子とこの
端子に対応するプリント配線板に形成されたパッドの上
には、それぞれバンプが形成され、バンプ同士は異方性
導電シートによって導通させることとしたことである。
これにより、両バンプの高さにばらつきがあっても、異
方性導電シートが撓むことによりバンプの高さのばらつ
きを吸収し、バンプの高さを矯正する工程が不要とな
る。更に、異方性導電シートにより、両バンプ同士は電
気的に良好に接続されるため、電子部品とプリント配線
板とは好適に接続される。
【００５２】ここで、電子部品１上の端子２にバンプ３
を形成する方法は、上述の第１実施例で説明したと同様
であり、またプリント配線板４上のパッド１０にバンプ
３を形成する方法は、電子部品をプリント配線板に置き
換えれば上述の第１実施例で説明したのと同様なので、
説明は省略する。
【００５３】図７に示すように、電子部品１を異方性導
電シート１１を介してプリント配線板４を圧着させれ
ば、異方性導電シート１１が撓んで両バンプ３の高さの
ばらつきを吸収すると共に、電子部品１のバンプ３をこ
のバンプ３の直下のプリント配線板４のバンプ３に好適
に導通させることができる。このため、電子部品１とプ
リント配線４板とを好適に接続されることができる。
【００５４】ここで用いられる異方性導電シート１１
は、上述の第２の参考例と同様の部材であり、バンプ３
の直下のパッド１０に好適に電導することができる。
【００５５】第５の参考例． 図８は、本発明の第５の参考例の電子部品の実装方法に
より電子部品がプリント配線板に実装された状態を示す
図である。尚、従来の電子部品の実装工程で説明したの
と同様の構成要素、及び第１実施例、第１、第２、第
３、第４の参考例と同様の構成要素には同一の符号を付
し、その説明を省略する
【００５６】以下、第５の参考例の電子部品の実装方法
について説明する。
【００５７】第４の参考例では、電子部品の端子とプリ
ント配線板のパッドとは、同軸上に対向していたが、本
参考例の特徴は、電子部品に形成された端子とプリント
配線板に形成されたパッドとがお互いに同軸上にならな
いように交互に形成され、両者の上にはバンプが形成さ
れることである。これにより、電子部品を異方性導電シ
ートを介してプリント配線板に装着する場合、電子部品
とプリント配線板のバンプが交互に重なるので、異方性
導電シートの撓みに余裕ができ、電子部品とプリント配
線板との接合が一様となる。
【００５８】ここで、電子部品１上の端子２１、２２に
バンプ３を形成する方法は、上述の第１実施例で説明し
たと同様であり、またプリント配線板４上のパッド１０
１、１０２にバンプ３を形成する方法は、電子部品をプ
リント配線板に置き換えれば上述の第１実施例で説明し
たのと同様なので、説明は省略する。
【００５９】図８に示すように、電子部品の端子２１が
プリント配線板４の対向するパッド１０１に隣接するパ
ッド１０２にかからないように、電子部品１を異方性導
電シート３１を介してプリント配線板４を圧着させる。
これにより、異方性導電シート３１が撓んで両バンプ３
の高さのばらつきを吸収すると共に、交互に重なる電子
部品１のバンプ３とプリント配線板４のバンプ３とを好
適に導通させることができる。
【００６０】ここで用いられる異方性導電シート３１
は、上述の第２の参考例と同様の部材であり、電子部品
１の端子２１上のバンプ３とプリント配線板のパッド１
０１上のバンプ３とを好適に導通し、また電子部品１の
端子２２上のバンプ３とプリント配線板のバッド１０２
上のバンプ３とを好適に導通することができる。
【００６１】尚、本発明は、電子部品の実装、特に樹脂
などのモールドパッケージを有しない半導体集積回路チ
ップの実装に好適であるであるが、これに限るものでは
ない。
【００６２】
【発明の効果】以上のように、本発明に係る電子部品の
実装方法によれば、実装されるプリント配線板に電子部
品に形成したバンプと嵌合する凹状ベセルを形成し、次
いで電子部品をプリント配線板へ位置合わせして、バン
プと凹状ベセルとを導電性接合材を介して固着させるこ
ととしたので、電子部品上に形成したバンプの高さにば
らつきがあっても、バンプの高さを矯正することなく、
電子部品とプリント配線板とを良好に接続することがで
きる。すなわち、背の低いバンプをプリント配線板の凹
状ベセルに接触するように固着させた場合、背の高いバ
ンプはプリント配線板上の凹状ベセルの中に挿入され、
バンプの高さのばらつきは、凹状ベセルにより吸収され
る。このため、バンプの高さを矯正するためのバンプの
先端を平坦面に形成する工程が不要となる。このため、
電子部品の実装工程が簡便になり、作業効率が向上す
る。
【００６３】また、本発明の第１の参考例の電子部品の
実装方法によれば、実装されるプリント配線板に前記バ
ンプと嵌合する、プリント配線板の表裏を貫通する穴の
壁面から開口部付近にかけて両端開きの筒型電極を、ス
ルーホールによって形成し、次いで電子部品をプリント
配線板へ位置合わせした後、バンプと筒型電極とを導電
性接合材を介して固着させることとしたので、電子部品
上に形成したバンプの高さにばらつきがあっても、バン
プの高さを矯正することなく、電子部品とプリント配線
板とを良好に接続することができる。すなわち、上記同
様に背の低いバンプをプリント配線板のスルーホールに
形成した筒型電極に接触するように固着させた場合、背
の高いバンプはプリント配線板上のスルーホール内に挿
入されるので、バンプの高さのばらつきはスルーホール
によって吸収される。このため、バンプの高さを矯正す
るためのバンプの先端を平坦面に形成する工程が不要と
なる。このため、電子部品の実装工程が簡便になり、作
業効率が向上する。
【００６４】更に、本発明の第２の参考例の電子部品の
実装方法によれば、電子部品をプリント配線板へ位置合
わせした後、異方性導電シートを介して電子部品に形成
されたバンプとプリント配線板に形成されたパッドとを
電気的に接続することとしたので、電子部品上に形成し
たバンプの高さにばらつきがあっても、異方性導電シー
トが撓むことによりバンプの高さのばらつきを吸収する
ので、バンプの高さを矯正する工程が不要となる。更
に、異方性導電シートにより、各バンプはそのバンプに
対応するパッドと電気的に良好に接続され、しかもバン
プ毎に導電性接合材を注入する必要がないので、実装作
業が簡略化され、効率が向上される。
【００６５】また、本発明の第３の参考例の電子部品の
実装方法によれば、電子部品をプリント配線板へ位置合
わせした後、プリント配線板に配設されたパッド上に形
成されたバンプと電子部品の端子とを異方性導電シート
を介して電気的に接続することとしたので、パッド上の
バンプの高さにばらつきがあっても、異方性導電シート
が撓むことによりバンプの高さのばらつきを吸収し、バ
ンプの高さを矯正する工程が不要となる。更に、異方性
導電シートにより、各バンプはそのバンプに対応する端
子と電気的に良好に接続されるため、電子部品とプリン
ト配線板とは好適に接続される。
【００６６】更に、本発明の第４の参考例の電子部品の
実装方法によれば、電子部品をプリント配線板へ位置合
わせした後、プリント配線板に配設されたパッド上に形
成されたバンプと、電子部品の端子の上に形成されたバ
ンプと、を異方性導電シートを介して電気的に接続する
こととしたので、両バンプの高さにばらつきがあって
も、異方性導電シートが撓むことによりバンプの高さの
ばらつきを吸収し、バンプの高さを矯正する工程が不要
となる。更に、異方性導電シートにより、各バンプはそ
のバンプに対応するバンプと電気的に良好に接続される
と共に、バンプ毎に導電性接合材を注入する必要がない
ので、実装作業が簡略化され、効率が向上される。
【００６７】また、本発明の電子部品の実装方法によれ
ば、上記バンプが金ワイヤ又は銅ワイヤを用いたワイヤ
ボンディング法によりで形成されるので、バンプの導電
性が高い。
【００６８】更に、本発明の電子部品の実装方法によれ
ば、上記導電性接合材がクリーム状はんだ又は導電性接
着剤であるため、電子部品をプリント配線板に簡便に実
装でき、かつ導電性も良好である。
【図面の簡単な説明】
【図１】 本発明の第１実施例の電子部品の実装方法に
より電子部品がプリント配線板に実装された状態を示す
図である。
【図２】 バンプを形成する工程を説明する図である。
【図３】 本発明の第１の参考例の電子部品の実装方法
により電子部品がプリント配線板に実装された状態を示
す図である。
【図４】 本発明の第１の参考例のプリント配線板に電
極形成方法を説明する図である。
【図５】 本発明の第２の参考例の電子部品の実装方法
により電子部品がプリント配線板に実装された状態を示
す図である。
【図６】 本発明の第３の参考例の電子部品の実装方法
により電子部品がプリント配線板に実装された状態を示
す図である。
【図７】 本発明の第４の参考例の電子部品の実装方法
により電子部品がプリント配線板に実装された状態を示
す図である。
【図８】 本発明の第５の参考例の電子部品の実装方法
により電子部品がプリント配線板に実装された状態を示
す図である。
【図９】 従来の実装方法において電子部品にバンプを
形成する工程を示す図である。
【図１０】 従来の実装方法においてバンプを平坦化す
る工程を示す図である。
【図１１】 従来の実装方法において電子部品のバンプ
に導電性接着剤を転写する工程を示す図である。
【図１２】 従来の実装方法においてプリント配線板へ
電子部品を接続する工程を示す図である。
【符号の説明】
１ 電子部品、２ 端子、３ バンプ、４ プリント配
線板、５ 導電性接合材、６ 凹状電極、３１ ボー
ル、３２ 切断された金属ワイヤ、３４ 背の高いバン
プ、３５ 背の低いバンプ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−275490（ＪＰ，Ａ) 特開 平４−269841（ＪＰ，Ａ) 特開 昭63−122133（ＪＰ，Ａ) 特開 平３−273657（ＪＰ，Ａ) 特開 平５−21523（ＪＰ，Ａ) 特開 昭62−244142（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子部品のプリント配線板への実装方法
    において、 電子部品の端子にバンプを形成する工程と、 実装されるプリント配線板に前記バンプと嵌合するため
    の凹部をエッチングにより形成する工程と、前記凹部内壁全面に金属膜を形成し凹状電極を形成する
    工程と 、 電子部品をプリント配線板へ位置合わせした後、前記バ
    ンプと凹状電極とを導電性接合材を介して固着させる工
    程と、 を有することを特徴とする電子部品の実装方法。
  2. 【請求項２】 請求項１に記載の電子部品の実装方法に
    おいて、前記バンプは、金ワイヤ又は銅ワイヤを用いたワイヤボ
    ンディング法により形成される ことを特徴とする電子部
    品の実装方法。
  3. 【請求項３】 請求項１に記載の電子部品の実装方法に
    おいて、前記導電性接合材は、クリーム状はんだ又は導電性接着
    剤を用いる ことを特徴とする電子部品の実装方法。
JP02407495A 1995-02-13 1995-02-13 電子部品の実装方法 Expired - Fee Related JP3160175B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02407495A JP3160175B2 (ja) 1995-02-13 1995-02-13 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02407495A JP3160175B2 (ja) 1995-02-13 1995-02-13 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JPH08222599A JPH08222599A (ja) 1996-08-30
JP3160175B2 true JP3160175B2 (ja) 2001-04-23

Family

ID=12128284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02407495A Expired - Fee Related JP3160175B2 (ja) 1995-02-13 1995-02-13 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP3160175B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243956B2 (ja) * 1995-02-03 2002-01-07 松下電器産業株式会社 半導体装置およびその製造方法
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
US7652374B2 (en) * 2006-07-31 2010-01-26 Chi Wah Kok Substrate and process for semiconductor flip chip package
JP4863861B2 (ja) * 2006-12-19 2012-01-25 富士通株式会社 半導体装置
JP4759753B2 (ja) * 2007-05-09 2011-08-31 函館電子株式会社 配線基板及びその製造方法
FR2928032B1 (fr) * 2008-02-22 2011-06-17 Commissariat Energie Atomique Composant de connexion muni d'inserts avec cales compensatrices.
CN103633058A (zh) * 2013-12-12 2014-03-12 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
CN114173490A (zh) * 2021-11-08 2022-03-11 陕西千山航空电子有限责任公司 一种表贴底部端子元器件手工返修方法

Also Published As

Publication number Publication date
JPH08222599A (ja) 1996-08-30

Similar Documents

Publication Publication Date Title
US20080199988A1 (en) Conductive pattern formation method
JPH077038A (ja) 電子パッケージ
JP3593833B2 (ja) 半導体装置
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP3160175B2 (ja) 電子部品の実装方法
JPH0521523A (ja) 半導体装置実装用基板
US5306664A (en) Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device
JP2000277649A (ja) 半導体装置及びその製造方法
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
KR100715410B1 (ko) 혼성 집적 회로
JPH114064A (ja) 異方性導電樹脂及びこれを用いた電子部品の実装構造
JP2574369B2 (ja) 半導体チップの実装体およびその実装方法
JP4635383B2 (ja) 半導体装置の実装方法
JP3425531B2 (ja) 電子回路装置及びその製造方法
JPH07153796A (ja) 半導体実装装置およびその製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JPH05136201A (ja) 半導体装置用電極と実装体
JPH06334059A (ja) 半導体搭載用基板及びその製造方法
JP2863424B2 (ja) リード接続方法
JPH0491447A (ja) 半導体素子の実装方法
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JP2003243447A (ja) 半導体素子の実装方法
JP3676591B2 (ja) 半導体装置
JP3598058B2 (ja) 回路基板
JP2002261183A (ja) 配線基板、半導体装置、及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees