JP2003243447A - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法

Info

Publication number
JP2003243447A
JP2003243447A JP2002043019A JP2002043019A JP2003243447A JP 2003243447 A JP2003243447 A JP 2003243447A JP 2002043019 A JP2002043019 A JP 2002043019A JP 2002043019 A JP2002043019 A JP 2002043019A JP 2003243447 A JP2003243447 A JP 2003243447A
Authority
JP
Japan
Prior art keywords
semiconductor element
connection
land
circuit board
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002043019A
Other languages
English (en)
Inventor
Takafumi Kashiwagi
隆文 柏木
Yuji Yagi
優治 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002043019A priority Critical patent/JP2003243447A/ja
Publication of JP2003243447A publication Critical patent/JP2003243447A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は、半導体素子をフリップチップ実装
する工程において、設備コストを抑えかつ信頼性に優れ
た電気的接続が得られる実装方法を提供することを目的
とする。 【解決手段】 半導体素子１の接続パッド２上に突起電
極３を形成する工程、前記突起電極３の配置に対応して
接続用ランド７の表面上に凹部を形成する工程、熱硬化
性接着剤８を介して前記半導体素子１を回路基板４に加
圧しながら加熱硬化し電気的および機械的接続を得る工
程からなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の実装方
法に関するものである。
【０００２】
【従来の技術】近年電子機器には、携帯機器等に代表さ
れる薄型化、小型化の要求が高まっており、半導体素子
のパッケージに対しても薄型化要求が強く、金属リード
フレームに半導体素子を固定し金線等で配線後樹脂封止
する従来のパッケージ方法に対し、半導体素子単体を回
路基板にアクティブ面を向けてフェースダウン実装す
る、いわゆるフリップチップ実装方式の使用が増大して
いる。
【０００３】フリップチップ実装方法の代表的なもの
は、半導体素子上の接続パッドに金属薄膜を形成後はん
だボールを形成し、はんだボール面を回路基板のはんだ
ペースト印刷部に対向させて位置合わせ後設置し、その
後加熱炉にてはんだリフローを行い接続完了するもので
ある。さらに信頼性を向上させるために、回路基板と半
導体素子の隙間に樹脂を充填し硬化することも行われ
る。
【０００４】前記はんだによるフリップチップ実装方法
は、端子ピッチの狭いものはショートが発生しやすく、
最も狭ピッチのものでも２５０μｍ程度であるという問
題と、高信頼性を得るためには樹脂充填硬化の追加工程
が必要という問題がある。
【０００５】この問題を解決するため、熱硬化性接着剤
を用いたフリップチップ実装方法が最近導入されてい
る。この方法を図を用いて説明する。図５は、従来の実
装方法の工程断面図である。
【０００６】図５に示すように、半導体素子１１上の接
続パッド１２に金線ボールボンディング法やメッキ法を
用い高さ数十μｍの突起状電極１３を形成し、熱硬化性
接着剤１４シートを回路基板１５上に仮固定した後（図
５（ａ））、前記半導体素子１１の突起状電極１３面を
回路基板１５面に対向させ、接続用ランド１６と位置合
わせ後圧着ツール１７にて加圧及び加熱を行い（図５
（ｂ））、突起電極１３と回路基板１５上のランド１６
との電気的導通を得ると同時に熱硬化性接着剤１４を硬
化させ接続を完了する（図５（ｃ））。一般に接続用ラ
ンド１６の表面は接続抵抗を安定化させるために金メッ
キ処理を施している。
【０００７】前記熱硬化性接着剤１４において、樹脂中
に導電性粒子を混練した異方導電性接着剤も同様に使用
されている。
【０００８】
【発明が解決しようとする課題】前記のように、突起電
極と熱硬化性接着剤１４を用いたフリップチップ実装方
法は、隣接ショートが発生しにくく、はんだ接続方法に
比べ接続パッドのピッチが狭いものに対応できるという
特徴があるが、はんだリフロー法に特有のセルフアライ
メント現象（自動的位置調整現象）が無く、突起電極１
３と回路基板１５上の接続用ランド１６との位置合わせ
において非常に高い精度が要求される。
【０００９】すなわち、半導体素子１１のフリップチッ
プ実装にはんだ接続法を使用する場合は、リフロー時に
はんだの表面張力によるセルフアライメント現象が働く
ため、半導体素子１１を回路基板１５上にマウントする
時にある程度の位置ズレが許容される。
【００１０】一方、突起電極１１と熱硬化性接着剤１４
を用いる実装法の場合は、圧力によって突起電極１１と
接続用ランド１６間の接着剤を排除し、両者が密着した
状態で接着剤硬化を行うため、半導体素子の背面から圧
力を加える必要がある。
【００１１】一般に回路基板１５上ランドのトップ面は
完全な平面ではなく、中央に平坦部があり、両肩部は斜
面を形成している。図８（ａ）において、一般的に行わ
れている不要銅箔をエッチングで除去するサブトラクト
法で形成したランド１７は、図示するようにボトム面に
対しトップ面が細り、側面が斜面を成している。さら
に、表面酸化防止および接続抵抗低減を目的としてメッ
キを行った状態を図８（ｂ）に示す。メッキ膜１８は均
等な膜を形成するため、トップ面の肩部が鈍り、さらに
トップ面の平坦部幅は減少している。
【００１２】半導体素子を回路基板ランド１７に位置決
めし、圧着ツールにて加圧する際に突起電極が回路基板
ランド１７に接触したときに突起電極の先端が前記ラン
ド１７トップ面の平坦部中央にあることが理想である
が、位置合わせ時のばらつきによりランド１７の中央よ
りずれてランド１７の肩部にかかる場合がある。この時
加圧力によって突起電極が肩部斜面を滑り、ランド１７
より落ちた状態で接着剤が硬化し、著しく接続信頼性が
低下するという課題がある。
【００１３】この現象を図面を用いて説明する。
【００１４】図６は回路基板１５に半導体素子１１を実
装したものを半導体素子側より透視した時の平面図であ
る。この状態において、突起電極１３を横切るＸ−Ｙ面
における断面図を図７に示す。
【００１５】図７（ａ）は圧着ツール（図示せず）にて
半導体素子１１を加圧する際に突起電極１３が回路基板
ランド１６に軽く接触した状態の模式図であり、突起電
極１３先端はランド１６トップ面の平坦部よりずれて肩
部の斜面に一部かかっている。このまま圧着動作を継続
すると、加圧力によって突起電極１３が斜面を滑り、図
７（ｂ）に示すように突起電極１３がランド１６より落
ちた状態となる。このまま熱硬化性接着剤１４が硬化す
ると不完全に突起電極１３と回路基板ランド１６が接触
した状態となり、初期的には電気的導通が得られても、
著しく信頼性が劣ったものとなる。
【００１６】上記のように突起電極１３と熱硬化性接着
剤１４を用いる半導体素子１１の実装法は、半田接続法
に比べ狭ピッチでもショートが発生しない長所がある
が、半導体素子１１マウント時の位置合わせに非常に高
い精度が要求され、位置合わせ装置に高いコストがかか
るという課題がある。また、位置合わせのみならず加圧
加熱を行う圧着装置においても、わずかな横ずれが突起
電極１３のランド１６落ちを発生させるため、非常に高
い剛性とガタのない駆動部が必要であり、装置的コスト
が非常に高いという課題がある。
【００１７】
【課題を解決するための手段】そして、この課題を解決
するために、本発明の請求項１記載の発明は、特に、半
導体素子の接続パッド上に突起電極を形成する工程と、
前記接続パッドの配置に対応して回路基板上に接続用ラ
ンドを形成する工程と、前記突起電極の配置に対応して
前記接続用ランドの表面上に凹部を形成する工程と、熱
硬化性接着剤を介して前記半導体素子を前記回路基板に
加圧しながら加熱硬化し、その後電気的および機械的接
続を得る工程とを有することを特徴とする半導体素子の
実装方法であり、前記接続用ランドの表面上に凹部を形
成することにより、突起電極と接続用ランドの位置合わ
せにずれが生じた場合に、圧着時に突起電極が接続用ラ
ンドの肩部より滑り落ちる現象を防ぐ効果が得られる。
【００１８】本発明の請求項２記載の発明は、特に、前
記突起電極が金ボールバンプでありかつ平坦化処理を行
っていないことを特徴とする請求項１記載の半導体素子
の実装方法であり、これによって先端部が尖った突起電
極が得られ、前記回路基板接続用ランドに設けた凹部に
容易に嵌め合わせることができる。
【００１９】本発明の請求項３記載の発明は、特に、前
記回路基板上の接続用ランドに凹部を形成する手段とし
てレーザー光線を用いることを特徴とする請求項１また
は２記載の半導体素子の実装方法であり、これによっ
て、ウエット工程なしで容易にかつ高速に回路基板接続
用ランド上に凹部を形成することができる。
【００２０】本発明の請求項４記載の発明は、特に、前
記回路基板上の接続用ランドに凹部を形成する手段とし
てフォトリソグラフィ法を用いることを特徴とする請求
項１または２記載の半導体素子の実装方法であり、この
方法を用いることにより非常に位置精度が良く、かつ、
ランド数が多い場合でも一括処理で凹部を形成できる。
【００２１】本発明の請求項５記載の発明は、特に、前
記回路基板上の接続用ランドに凹部を形成する手段とし
て鋭利な形状を持つ物体を接続用ランド表面に押し付
け、形状を転写する方法を用いることを特徴とする請求
項１または２記載の半導体素子の実装方法であり、この
方法を用いることにより円錐形など凹部の側面形状をコ
ントロールすることができ、突起電極に対し最も位置合
わせが容易な形状の凹部を形成することができる。
【００２２】
【発明の実施の形態】（実施の形態１）以下本発明の実
施の形態１を用いて、本発明の特に請求項１〜４に記載
の発明について図面を参照しながら説明する。
【００２３】図１は本発明の実施の形態の一例であり、
工程を、順を追って図示したものである。
【００２４】図１に示すように、半導体素子１の接続パ
ッド２に、金線ボールボンディング法によって突起電極
３を形成する。突起電極３は、引きちぎり法によって形
成したため、切断部分が尖った形状になっている。
【００２５】図２（ａ）は、ガラスエポキシ樹脂製回路
基板４と銅箔５の積層板を、不要な銅箔をエッチングに
て除去するサブトラクト法で必要な回路パターンを形成
した。
【００２６】次に図２（ｂ）に示すように、半導体素子
上の突起電極３に対応する接続用ランド７部分の表面を
ＹＡＧレーザー加工機を用いて加工し凹部６を形成し
た。この状態の回路基板におけるＸ−Ｙ平面での断面図
を図２（ｃ）に図示する。凹部を加工した接続用ランド
７がパターンとして形成される。
【００２７】この後、接続抵抗低減のためのニッケルメ
ッキおよび金メッキを行った。
【００２８】次に、図２（ｄ）に示すように、回路基板
４上に熱硬化性接着剤８シートを設置し、突起電極３を
形成した半導体素子１を突起電極３と対応する接続用ラ
ンド７の位置合わせを行った。
【００２９】次に、図２（ｅ）に示すように、半導体素
子１背面より突起電極１個当たり約７０ｇの荷重を加え
ながら１９０℃まで加熱し、１５秒間保持した後加重お
よび加熱を除去し、実装が完了した。
【００３０】前記実装が終了した回路基板４を−４０℃
／＋１５０℃各３０分の熱衝撃試験を行ったところ、不
良発生は２５００サイクル以上という高信頼性が得られ
た。
【００３１】本実施の形態では、回路基板４上の接続用
ランド７に凹部を形成するレーザー加工手段としてＹＡ
Ｇレーザー加工機を使用したが、導電パターンを切削で
きるレーザーを使用してもよい。
【００３２】レーザー加工は空気中で加工が可能であ
り、高速であるという特徴を有するが、極端に加工点数
が多い場合は加工時間が長くなるため、フォトリソグラ
フィ法の方がコスト的に有利な場合がある。この場合
は、フォトレジストを回路基板４全面に塗布し、凹部を
設ける箇所のみを開口し、腐食剤で導電パターンをエッ
チングし凹部を形成後フォトレジストを除去するという
工程になる。
【００３３】また、熱硬化性接着剤８はシート状に限る
ものではなく、ペースト状のものをディスペンサ装着し
ても同様の効果を得ることができる。
【００３４】本実施の形態では、接続用ランド７に凹部
を加工した後、ニッケルおよび金メッキを施したが、こ
れに限定するものではない。しかし、銅箔表面は酸化さ
れ易く、電気的接続が不安定になるため、酸化防止のた
めの表面処理が必要である。
【００３５】この実施の形態により、図３（ａ）に示す
ように、接続用ランド７は被接続半導体素子１上の電極
の配置に対応して凹部が形成される。
【００３６】ここで図３（ｂ）に示すように、半導体素
子１上の突起電極３の先端が接続用ランド７の中央に接
し、位置決めされるべき箇所が、誤差によりわずかにず
れてそのまま加圧されるとき、突起電極３の先端が接続
用ランド７上の凹部の周囲境界を越えないレベルであれ
ば、このまま加圧および加熱を継続しても、図３（ｃ）
に示すように、突起電極３はランドの側面に滑り落ちる
ことなくランド平坦部に接続される。すなわち、接続用
ランド７に形成された凹部によって、ある程度のずれが
許容されることになる。
【００３７】この結果、半導体素子１の実装装置におい
て、位置合わせ精度に余裕ができ、設備コストを抑える
ことが可能になると共に、実装歩留まりが上がるという
効果が得られる。
【００３８】以上のように、本実施の形態によれば、半
導体素子１に形成した突起電極３の配置に対応して前記
接続用ランド７の表面上に凹部を形成するため、前記半
導体素子１を前記回路基板４に熱硬化性接着剤８を介し
て加圧しながら加熱硬化し電気的および機械的接続を得
る工程において、突起電極３の先端が正確に接続用ラン
ド７の中央に位置決めされる必要が無く、ある程度のず
れを許容することが可能となる。
【００３９】（実施の形態２）次に、本発明の実施の形
態２を用いて、本発明の特に請求項５に記載の発明につ
いて図面を参照しながら説明する。
【００４０】まず、前記実施の形態１と同様に、半導体
素子１の接続パッド２に、金線ボールボンディング法に
よって突起電極３を形成する。突起電極３は、引きちぎ
り法によって形成したため、切断部分が尖った形状にな
っている（図１（ａ））。
【００４１】次に、ガラスエポキシ樹脂製回路基板４と
銅箔５の積層板を、不要な銅箔をエッチングにて除去す
るサブトラクト法で必要な回路パターンを形成した。図
４（ａ）は回路基板４上に形成された回路パターンにお
いて、半導体素子１上の突起電極３に対応して形成され
た接続用ランド７を示す。
【００４２】次に図４（ｂ）に示すように、鋭利な形状
を持つ物体として、例えば、先端を円錐形に加工した超
硬バイト９を接続用ランド７に押圧し、バイト９の形状
を転写した結果、図４（ｃ）に示すように円錐形の凹部
が形成されたランド１０が得られた。
【００４３】次に、前記実施の形態１と同様に、ランド
１０表面に接続抵抗低減のためにニッケルメッキおよび
金メッキを行った後、突起電極３を形成した半導体素子
１を熱硬化性接着剤８シートを介して加圧加熱すること
によって実装が終了した。
【００４４】本実施の形態２において、先端を円錐形状
に加工したバイト９を使用し回路基板４上の接続用ラン
ド７に同形状を転写したが、この形状に限るものではな
く、転写された形状が周囲に比べて内部が低くなってい
る形状、例えば、楕円錐、四角錐などの形状であれば同
様の効果を得ることができる。
【００４５】この実施の形態により、半導体素子１に形
成した突起電極３の配置に対応して形成する前記接続用
ランド７上の凹部の側面形状を自由に制御できるため、
例えば凹部を円錐面状にすることができる。この場合、
半導体素子１を回路基板４に熱硬化性接着剤８を介して
加圧しながら加熱硬化する工程において、突起電極３は
自動的に円錐状凹部の中央に調芯される。さらに、突起
電極３と接続用ランド７との接触面積において、平面的
な接続用ランド７との接続に比べて円錐状凹部との接触
面積が大きくより安定した電気的な接続性能が得られ、
この結果、容易に接続信頼性を高めることが可能とな
る。
【００４６】
【発明の効果】以上のように本発明は、半導体素子の接
続パッド上に突起電極を形成する工程と、前記突起電極
の配置に対応して回路基板上に接続用ランドを形成する
工程と、前記突起電極の配置に対応して前記接続用ラン
ドの表面上に凹部を形成する工程と、熱硬化性接着剤を
介して前記半導体素子を前記回路基板に加圧しながら加
圧硬化し、その後電気的および機械的接続を得る工程と
を有することを特徴とする半導体素子の実装方法であ
る。
【００４７】この発明によれば、前記接続用ランドの表
面上に凹部を形成することにより、突起電極と接続用ラ
ンドの位置合わせにずれが生じた場合に、圧着時に突起
電極が接続用ランドの肩部より落ちる現象を防ぐという
効果が得られる。
【図面の簡単な説明】
【図１】本発明における突起電極の断面図
【図２】（ａ）〜（ｅ）はそれぞれ本発明の実施の形態
１における工程断面図
【図３】（ａ）〜（ｃ）はそれぞれ本発明の実施の形態
１における作用を示す断面図
【図４】（ａ）〜（ｃ）はそれぞれ本発明の実施の形態
２における工程断面図
【図５】（ａ）〜（ｃ）はそれぞれ従来の実装方法の工
程断面図
【図６】従来の実装方法の実装体の平面図
【図７】（ａ），（ｂ）はそれぞれ従来の実装方法を示
す断面図
【図８】（ａ），（ｂ）はそれぞれ回路基板ランドの断
面図
【符号の説明】
１ 半導体素子 ２ 接続パッド ３ 突起電極 ４ 回路基板 ５ 銅箔 ６ 凹部 ７ 接続用ランド ８ 熱硬化性接着剤

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の接続パッド上に突起電極を
    形成する工程と、前記接続パッドの配置に対応して回路
    基板上に接続用ランドを形成する工程と、前記突起電極
    の配置に対応して前記接続用ランドの表面上に凹部を形
    成する工程と、熱硬化性接着剤を介して前記半導体素子
    を前記回路基板に加圧しながら加熱硬化し、その後電気
    的および機械的接続を得る工程とを有することを特徴と
    する半導体素子の実装方法。
  2. 【請求項２】 前記突起電極が金ボールボンディングバ
    ンプでありかつ平坦化処理を行っていないことを特徴と
    する請求項１記載の半導体素子の実装方法。
  3. 【請求項３】 前記回路基板上の接続用ランドに凹部を
    形成する手段としてレーザー光線を用いることを特徴と
    する請求項１または２記載の半導体素子の実装方法。
  4. 【請求項４】 前記回路基板上の接続用ランドに凹部を
    形成する手段としてフォトリソグラフィ法を用いること
    を特徴とする請求項１または２記載の半導体素子の実装
    方法。
  5. 【請求項５】 前記回路基板上の接続用ランドに凹部を
    形成する手段として鋭利な形状を持つ物体を接続用ラン
    ド表面に押し付け、形状を転写する方法を用いることを
    特徴とする請求項１または２記載の半導体素子の実装方
    法。
JP2002043019A 2002-02-20 2002-02-20 半導体素子の実装方法 Pending JP2003243447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002043019A JP2003243447A (ja) 2002-02-20 2002-02-20 半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002043019A JP2003243447A (ja) 2002-02-20 2002-02-20 半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JP2003243447A true JP2003243447A (ja) 2003-08-29

Family

ID=27782937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002043019A Pending JP2003243447A (ja) 2002-02-20 2002-02-20 半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JP2003243447A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039108A (ja) * 2010-07-16 2012-02-23 Dainippon Printing Co Ltd 太陽電池用集電シート及び太陽電池用集電シートの製造方法
JP2012039107A (ja) * 2010-07-16 2012-02-23 Dainippon Printing Co Ltd 太陽電池用集電シート、ハンダ接合体、及び太陽電池モジュール
JP7406336B2 (ja) 2019-10-11 2023-12-27 三星電子株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039108A (ja) * 2010-07-16 2012-02-23 Dainippon Printing Co Ltd 太陽電池用集電シート及び太陽電池用集電シートの製造方法
JP2012039107A (ja) * 2010-07-16 2012-02-23 Dainippon Printing Co Ltd 太陽電池用集電シート、ハンダ接合体、及び太陽電池モジュール
JP7406336B2 (ja) 2019-10-11 2023-12-27 三星電子株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US10515918B2 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US6476503B1 (en) Semiconductor device having columnar electrode and method of manufacturing same
CA2159243C (en) Method of manufacturing chip-size package-type semiconductor device
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US10037966B2 (en) Semiconductor device and manufacturing method therefor
TW200527625A (en) Wafer-level chip scale package and method for fabricating and using the same
JP4131681B2 (ja) 半導体装置の製造方法
JP2001094003A (ja) 半導体装置及びその製造方法
JPH11340277A (ja) 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法
JP2003243447A (ja) 半導体素子の実装方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP2003243455A (ja) テープ、その製造方法、半導体装置及びその製造方法
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP3827978B2 (ja) 半導体装置の製造方法
JP2001135667A (ja) バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器
JP4285140B2 (ja) 半導体装置の製造方法
JP4010615B2 (ja) 半導体装置
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
TWI257657B (en) Chip module having a flip chip mounted on a metal film (COM), a chip card and the metal film carrier
JP2008311347A (ja) 半導体モジュール及びその製造方法
JPH11186325A (ja) 半導体装置の製造方法
JP2003297977A (ja) 電子部品の製造方法
KR101716253B1 (ko) 리버스 옵셋 인쇄공정을 이용한 플립칩 패키지 제조방법 및 이를 이용한 플립칩 패키지