JP2001135667A - バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2001135667A JP2001135667A JP2000239579A JP2000239579A JP2001135667A JP 2001135667 A JP2001135667 A JP 2001135667A JP 2000239579 A JP2000239579 A JP 2000239579A JP 2000239579 A JP2000239579 A JP 2000239579A JP 2001135667 A JP2001135667 A JP 2001135667A
- Authority
- JP
- Japan
- Prior art keywords
- bump forming
- mold
- bump
- paste
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 取り扱いが容易になるバンプ形成方法及びこ
れに用いられる型、半導体装置及びその製造方法、回路
基板並びに電子機器を提供することにある。 【解決手段】 バンプ形成方法は、型１０に形成された
凹部１２に、導電材料を含有してなるペースト１４を充
填し、電極２２が形成された被加工物２０と型１０と
を、ペースト１４に電極２２を接触させるように配置
し、型１０を被加工物２０から離すことで、少なくとも
導電材料からなるバンプ３２を、凹部１２から剥離して
電極２２上に設けることを含む。
れに用いられる型、半導体装置及びその製造方法、回路
基板並びに電子機器を提供することにある。 【解決手段】 バンプ形成方法は、型１０に形成された
凹部１２に、導電材料を含有してなるペースト１４を充
填し、電極２２が形成された被加工物２０と型１０と
を、ペースト１４に電極２２を接触させるように配置
し、型１０を被加工物２０から離すことで、少なくとも
導電材料からなるバンプ３２を、凹部１２から剥離して
電極２２上に設けることを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプ形成方法及
びこれに用いられる型、半導体装置及びその製造方法、
回路基板並びに電子機器に関する。
びこれに用いられる型、半導体装置及びその製造方法、
回路基板並びに電子機器に関する。
【０００２】
【発明の背景】半導体装置の小型化を追求するとフリッ
プチップ実装が理想的である。フリップチップ実装に必
要なバンプを形成する方法として印刷法が知られてい
る。印刷法では、ウエハ等の被加工物（ワーク）上にメ
タルマスクを配置し、スキージングを行ってペーストを
マスク開口部に充填する。
プチップ実装が理想的である。フリップチップ実装に必
要なバンプを形成する方法として印刷法が知られてい
る。印刷法では、ウエハ等の被加工物（ワーク）上にメ
タルマスクを配置し、スキージングを行ってペーストを
マスク開口部に充填する。
【０００３】従来の印刷法では、Ａｌパッド上にマスク
開口部を位置合わせしてスキージングを行っていた。し
たがって、スキージング中も、メタルマスクが動かない
ようにしなければならず、取り扱いが難しかった。
開口部を位置合わせしてスキージングを行っていた。し
たがって、スキージング中も、メタルマスクが動かない
ようにしなければならず、取り扱いが難しかった。
【０００４】本発明は、この問題点を解決するものであ
り、その目的は、取り扱いが容易になるバンプ形成方法
及びこれに用いられる型、半導体装置及びその製造方
法、回路基板並びに電子機器を提供することにある。
り、その目的は、取り扱いが容易になるバンプ形成方法
及びこれに用いられる型、半導体装置及びその製造方
法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係るバン
プ形成方法は、型に形成された凹部に、導電材料を含有
してなるペーストを充填し、電極が形成された被加工物
と前記型とを、前記ペーストに前記電極を接触させるよ
うに配置し、前記型を前記被加工物から離すことで、少
なくとも前記導電材料を、前記凹部から剥離して前記電
極上に設けることを含む。
プ形成方法は、型に形成された凹部に、導電材料を含有
してなるペーストを充填し、電極が形成された被加工物
と前記型とを、前記ペーストに前記電極を接触させるよ
うに配置し、前記型を前記被加工物から離すことで、少
なくとも前記導電材料を、前記凹部から剥離して前記電
極上に設けることを含む。
【０００６】本発明によれば、凹部にペーストを充填し
た後に、ペーストと電極とを位置合わせする。すなわ
ち、ペーストの充填を、電極に対する位置合わせよりも
先に行う。したがって、電極に対する位置を維持しつつ
ペーストの充填を行うという従来の方法と比べて、型の
取り扱いが容易である。
た後に、ペーストと電極とを位置合わせする。すなわ
ち、ペーストの充填を、電極に対する位置合わせよりも
先に行う。したがって、電極に対する位置を維持しつつ
ペーストの充填を行うという従来の方法と比べて、型の
取り扱いが容易である。
【０００７】（２）このバンプ形成方法において、前記
導電材料を、前記凹部内で硬化させた後に前記凹部から
剥離してもよい。
導電材料を、前記凹部内で硬化させた後に前記凹部から
剥離してもよい。
【０００８】これによれば、導電材料は、硬化してから
剥離されるので、凹部に付着しにくく、ほぼ一定量の導
電材料を電極上に設けることができる。ほぼ一定量の導
電材料が設けられることで、バンプの大きさ（高さ）を
ほぼ一定にすることができる。
剥離されるので、凹部に付着しにくく、ほぼ一定量の導
電材料を電極上に設けることができる。ほぼ一定量の導
電材料が設けられることで、バンプの大きさ（高さ）を
ほぼ一定にすることができる。
【０００９】（３）このバンプ形成方法において、前記
ペーストを加熱して前記導電材料を一旦溶融させ、溶融
した前記導電材料を冷却して硬化させてもよい。
ペーストを加熱して前記導電材料を一旦溶融させ、溶融
した前記導電材料を冷却して硬化させてもよい。
【００１０】（４）このバンプ形成方法において、前記
型は、前記凹部の内面に貫通する穴が形成されたもので
あってもよい。
型は、前記凹部の内面に貫通する穴が形成されたもので
あってもよい。
【００１１】（５）このバンプ形成方法において、前記
ペーストを加熱して生じたガスを、前記穴を介して排出
してもよい。
ペーストを加熱して生じたガスを、前記穴を介して排出
してもよい。
【００１２】これによれば、導電材料内にガスが残りに
くいので、気泡の混入が少ないバンプを形成することが
できる。
くいので、気泡の混入が少ないバンプを形成することが
できる。
【００１３】（６）このバンプ形成方法において、前記
穴を介して通気を行って、前記凹部に前記ペーストを充
填してもよい。
穴を介して通気を行って、前記凹部に前記ペーストを充
填してもよい。
【００１４】これによれば、ペーストを凹部に充填する
ときに隙間ができにくく、ペーストの充填量をほぼ一定
にすることができる。その結果、形成されたバンプの大
きさ（高さ）をほぼ一定にすることができる。
ときに隙間ができにくく、ペーストの充填量をほぼ一定
にすることができる。その結果、形成されたバンプの大
きさ（高さ）をほぼ一定にすることができる。
【００１５】（７）このバンプ形成方法において、前記
穴を介して通気を行って、前記凹部から前記導電材料を
剥離してもよい。
穴を介して通気を行って、前記凹部から前記導電材料を
剥離してもよい。
【００１６】これによれば、凹部内に導電材料が付着し
にくくなるので、凹部内の導電材料のほぼ全てを電極上
に設けることができる。
にくくなるので、凹部内の導電材料のほぼ全てを電極上
に設けることができる。
【００１７】（８）このバンプ形成方法において、前記
電極上に設けられた前記導電材料を、加熱して溶融して
ボール状に形成することをさらに含んでもよい。
電極上に設けられた前記導電材料を、加熱して溶融して
ボール状に形成することをさらに含んでもよい。
【００１８】これによれば、電極上の導電材料の量が一
定であれば、同じ形状のバンプを形成することができ
る。
定であれば、同じ形状のバンプを形成することができ
る。
【００１９】（９）このバンプ形成方法において、前記
凹部は、球の一部が転写された形状をなしていてもよ
い。
凹部は、球の一部が転写された形状をなしていてもよ
い。
【００２０】（１０）このバンプ形成方法において、前
記凹部は、直方体が転写された形状をなしていてもよ
い。
記凹部は、直方体が転写された形状をなしていてもよ
い。
【００２１】（１１）このバンプ形成方法において、前
記被加工物は、半導体チップであってもよい。
記被加工物は、半導体チップであってもよい。
【００２２】（１２）このバンプ形成方法において、前
記被加工物は、半導体ウエハであってもよい。
記被加工物は、半導体ウエハであってもよい。
【００２３】（１３）本発明に係る半導体装置の製造方
法は、上記バンプ形成方法を含む。
法は、上記バンプ形成方法を含む。
【００２４】（１４）本発明に係る半導体装置は、上記
方法によって製造されてなる。
方法によって製造されてなる。
【００２５】（１５）本発明に係るバンプ形成用型は、
上記バンプ形成方法で使用され、導電材料を含有してな
るペーストを充填するための凹部が形成されてなる。
上記バンプ形成方法で使用され、導電材料を含有してな
るペーストを充填するための凹部が形成されてなる。
【００２６】（１６）このバンプ形成用型において、電
極が形成された被加工物と前記バンプ形成用型とが、前
記ペーストに前記電極を接触させるように配置され、前
記バンプ形成用型が前記被加工物から離され、少なくと
も前記導電材料が、前記バンプ形成用型から剥離されて
前記電極上に設けられてもよい。
極が形成された被加工物と前記バンプ形成用型とが、前
記ペーストに前記電極を接触させるように配置され、前
記バンプ形成用型が前記被加工物から離され、少なくと
も前記導電材料が、前記バンプ形成用型から剥離されて
前記電極上に設けられてもよい。
【００２７】これによれば、バンプ形成用型上に被加工
物が配置され、ペーストと電極とが位置合わせされる。
すなわち、ペーストの充填を、ペーストと電極との位置
合わせよりも先に行う。したがって、バンプ形成用型
は、ペーストが充填されるときに電極とペーストとの位
置を考慮する必要がないので、取り扱いが容易である。
物が配置され、ペーストと電極とが位置合わせされる。
すなわち、ペーストの充填を、ペーストと電極との位置
合わせよりも先に行う。したがって、バンプ形成用型
は、ペーストが充填されるときに電極とペーストとの位
置を考慮する必要がないので、取り扱いが容易である。
【００２８】（１７）このバンプ形成用型において、前
記凹部の内面に貫通する穴が形成されていてもよい。
記凹部の内面に貫通する穴が形成されていてもよい。
【００２９】（１８）このバンプ形成用型において、前
記凹部は、球の一部が転写された形状をなしていてもよ
い。
記凹部は、球の一部が転写された形状をなしていてもよ
い。
【００３０】（１９）このバンプ形成用型において、前
記凹部は、直方体が転写された形状をなしていてもよ
い。
記凹部は、直方体が転写された形状をなしていてもよ
い。
【００３１】（２０）本発明に係る回路基板は、上記半
導体装置が実装されてなる。
導体装置が実装されてなる。
【００３２】（２１）本発明に係る電子機器は、半導体
装置を有する。
装置を有する。
【００３３】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
面を参照して説明する。
【００３４】図１（Ａ）〜図１（Ｅ）は、本発明を適用
した実施の形態に係るバンプ形成方法を説明する図であ
る。本実施の形態では、バンプ形成用型（以下、型とい
う）を用いて、対象物すなわち被加工物（ワーク）２０
の電極２２上にバンプを形成する。
した実施の形態に係るバンプ形成方法を説明する図であ
る。本実施の形態では、バンプ形成用型（以下、型とい
う）を用いて、対象物すなわち被加工物（ワーク）２０
の電極２２上にバンプを形成する。
【００３５】図１（Ａ）に示すように、型１０は、被加
工物２０のサイズとほぼ同じ大きさになっている。型１
０には複数の凹部１２が設けられている。凹部１２は、
貫通しない穴であり、基材をエッチング（ハーフエッチ
ング）して形成することができる。
工物２０のサイズとほぼ同じ大きさになっている。型１
０には複数の凹部１２が設けられている。凹部１２は、
貫通しない穴であり、基材をエッチング（ハーフエッチ
ング）して形成することができる。
【００３６】本実施の形態では、凹部１２は、球の一部
が転写された形状（断面において円弧状）をなしてい
る。この形状の凹部１２は等方性エッチングによって形
成してもよい。この形状の凹部１２によれば、バンプ３
２（図１（Ｄ）参照）の形状を、球の一部の形状（例え
ば半球形状）とすることができる。複数の凹部１２は、
バンプ３２を形成する位置（被加工物２０の複数の電極
２２の位置）に対応して配列されている。型１０を被加
工物２０と位置合わせすることにより、被加工物２０の
所定位置（電極２２の位置）にバンプ３２を形成するこ
とができる。
が転写された形状（断面において円弧状）をなしてい
る。この形状の凹部１２は等方性エッチングによって形
成してもよい。この形状の凹部１２によれば、バンプ３
２（図１（Ｄ）参照）の形状を、球の一部の形状（例え
ば半球形状）とすることができる。複数の凹部１２は、
バンプ３２を形成する位置（被加工物２０の複数の電極
２２の位置）に対応して配列されている。型１０を被加
工物２０と位置合わせすることにより、被加工物２０の
所定位置（電極２２の位置）にバンプ３２を形成するこ
とができる。
【００３７】型１０の材料としては、透明性があってペ
ースト１４の充填状態を目視で確認できること、耐熱性
に優れていること、耐摩擦性に優れていること、エッチ
ングしやすいこと、安価であること、のうちの少なくと
も１つの条件を満たすことが好ましい。型１０の材料と
しては、用途に応じて、ガラス、有機材料、セラミック
ス、シリコンなどを用いても良い。さらに、光反応性ガ
ラス（たとえばＨＯＹＡ（株）製）を用いればフォトエ
ッチングで高精度な型１０を簡単に得ることができる。
また、被加工物２０と、結晶方位が同一の材料であって
もよい。型１０は、被加工物２０と熱膨張係数において
ほぼ等しい材料で形成することが好ましく、例えばシリ
コンを使用することができる。型１０及び被加工物２０
が、熱膨張係数において等しければ、両者が加熱されて
も、型１０の凹部１２の位置と、被加工物２０の電極２
２の位置とがずれない。それ以外の材料として、セラミ
ックス、金属板（ステンレス、ニッケルメッキを施した
銅、鉄など）又はポリイミドなどの有機材料（耐熱性を
有することが好ましい。）などを使用してもよい。
ースト１４の充填状態を目視で確認できること、耐熱性
に優れていること、耐摩擦性に優れていること、エッチ
ングしやすいこと、安価であること、のうちの少なくと
も１つの条件を満たすことが好ましい。型１０の材料と
しては、用途に応じて、ガラス、有機材料、セラミック
ス、シリコンなどを用いても良い。さらに、光反応性ガ
ラス（たとえばＨＯＹＡ（株）製）を用いればフォトエ
ッチングで高精度な型１０を簡単に得ることができる。
また、被加工物２０と、結晶方位が同一の材料であって
もよい。型１０は、被加工物２０と熱膨張係数において
ほぼ等しい材料で形成することが好ましく、例えばシリ
コンを使用することができる。型１０及び被加工物２０
が、熱膨張係数において等しければ、両者が加熱されて
も、型１０の凹部１２の位置と、被加工物２０の電極２
２の位置とがずれない。それ以外の材料として、セラミ
ックス、金属板（ステンレス、ニッケルメッキを施した
銅、鉄など）又はポリイミドなどの有機材料（耐熱性を
有することが好ましい。）などを使用してもよい。
【００３８】本実施の形態においては、凹部１２の内面
に貫通する穴（例えば抜き孔）１６が形成されている。
図１（Ａ）に示す例では、１つの凹部１２に１つの穴１
６が形成されているが、１つの凹部１２に複数の穴１６
を形成してもよい。凹部１２の最も深い位置に穴１６を
形成してもよい。また、穴１６は、直線の軸を以て形成
されていてもよいが、屈曲した軸を以て形成してもよ
い。穴１６を介して、凹部１２の内側と外部との通気が
可能になっている。すなわち、穴１６を介して、凹部１
２の内側にガスを供給したり排気したりできるようにな
っている。
に貫通する穴（例えば抜き孔）１６が形成されている。
図１（Ａ）に示す例では、１つの凹部１２に１つの穴１
６が形成されているが、１つの凹部１２に複数の穴１６
を形成してもよい。凹部１２の最も深い位置に穴１６を
形成してもよい。また、穴１６は、直線の軸を以て形成
されていてもよいが、屈曲した軸を以て形成してもよ
い。穴１６を介して、凹部１２の内側と外部との通気が
可能になっている。すなわち、穴１６を介して、凹部１
２の内側にガスを供給したり排気したりできるようにな
っている。
【００３９】本実施の形態においては、穴１６は凹部１
２の径よりも小さく形成してある。このため、凹部１２
内にペースト１４を充填しても、これが穴１６から流出
しにくい。凹部１２に充填されるペースト１４の量が、
凹部１２の大きさ（体積又は容積）によって決まるの
で、結果的にバンプ３２の大きさ（体積）のバラツキを
なくすことができる。
２の径よりも小さく形成してある。このため、凹部１２
内にペースト１４を充填しても、これが穴１６から流出
しにくい。凹部１２に充填されるペースト１４の量が、
凹部１２の大きさ（体積又は容積）によって決まるの
で、結果的にバンプ３２の大きさ（体積）のバラツキを
なくすことができる。
【００４０】ペースト１４は、導電材料を含有してなる
（導電ペースト）。ペースト１４は、粉末の導電材料が
バインダ（樹脂など）に混ぜられて形成される。導電材
料として、ハンダその他のロウ材、金、銀、銅、パラジ
ウム等が挙げられる。ハンダペースト（ハンダクリー
ム）であれば、粉末のハンダとフラックスとが混ぜ合わ
されて形成される。ペースト１４は、導電材料が粉末で
あるために軟らかいが、加熱して導電材料を一旦溶融さ
せてその後冷却させると、導電材料が一体的に硬化す
る。なお、ペースト１４を加熱したときに、樹脂などの
バインダはガスとなることが好ましい。そうすれば、導
電材料からバインダを除去することができ、良好なバン
プ３２を形成することができる。
（導電ペースト）。ペースト１４は、粉末の導電材料が
バインダ（樹脂など）に混ぜられて形成される。導電材
料として、ハンダその他のロウ材、金、銀、銅、パラジ
ウム等が挙げられる。ハンダペースト（ハンダクリー
ム）であれば、粉末のハンダとフラックスとが混ぜ合わ
されて形成される。ペースト１４は、導電材料が粉末で
あるために軟らかいが、加熱して導電材料を一旦溶融さ
せてその後冷却させると、導電材料が一体的に硬化す
る。なお、ペースト１４を加熱したときに、樹脂などの
バインダはガスとなることが好ましい。そうすれば、導
電材料からバインダを除去することができ、良好なバン
プ３２を形成することができる。
【００４１】被加工物（ワーク）２０は、本実施の形態
では、半導体チップ（あるいはＩＣチップ）である。半
導体チップの平面形状は一般的には矩形である。半導体
チップは、シリコン、ガリウムヒ素等を基材として形成
することができる。あるいは、被加工物２０は、ＴＦＴ
（Thin Film Transistor）が形成されたガラス基板であ
ってもよい。
では、半導体チップ（あるいはＩＣチップ）である。半
導体チップの平面形状は一般的には矩形である。半導体
チップは、シリコン、ガリウムヒ素等を基材として形成
することができる。あるいは、被加工物２０は、ＴＦＴ
（Thin Film Transistor）が形成されたガラス基板であ
ってもよい。
【００４２】被加工物２０には、複数の電極２２が形成
されている。電極２２は、被加工物２０としての半導体
チップの面の少なくとも１辺（多くの場合、２辺又は４
辺）に沿って並んでいる。また、電極２２は、半導体チ
ップの面の端部に並んでいる場合と、中央部に並んでい
る場合がある。
されている。電極２２は、被加工物２０としての半導体
チップの面の少なくとも１辺（多くの場合、２辺又は４
辺）に沿って並んでいる。また、電極２２は、半導体チ
ップの面の端部に並んでいる場合と、中央部に並んでい
る場合がある。
【００４３】本実施の形態では、各電極２２は、アルミ
ニウムなどで薄く平らに形成されたパッド２４と、その
上に形成されたアンダーバンプメタル２６と、を含む。
アンダーバンプメタル２６は、バンプ３２を構成する材
料（少なくとも導電材料）がパッド２４に拡散すること
を防止するものであり、ニッケル、クロム、チタン、白
金、金等で形成される。電極２２（図１（Ｃ）の例では
パッド２４）の少なくとも一部を避けて、被加工物２０
には、パッシベーション膜２８が形成されている。パッ
シベーション膜２８は、例えば、ＳｉＯ2、ＳｉＮ、ポ
リイミド樹脂などで形成されている。
ニウムなどで薄く平らに形成されたパッド２４と、その
上に形成されたアンダーバンプメタル２６と、を含む。
アンダーバンプメタル２６は、バンプ３２を構成する材
料（少なくとも導電材料）がパッド２４に拡散すること
を防止するものであり、ニッケル、クロム、チタン、白
金、金等で形成される。電極２２（図１（Ｃ）の例では
パッド２４）の少なくとも一部を避けて、被加工物２０
には、パッシベーション膜２８が形成されている。パッ
シベーション膜２８は、例えば、ＳｉＯ2、ＳｉＮ、ポ
リイミド樹脂などで形成されている。
【００４４】本実施の形態におけるバンプ形成方法で
は、型１０に形成された凹部１２にペースト１４を充填
する。例えば、図１（Ａ）に示すように、型１０の表面
にペースト１４を載せて、これをスキージ３０にて凹部
２２に充填させる（スキージング）。型１０には、凹部
１２に貫通する穴１６が形成されているので、穴１６を
介して排気を行いながら、ペースト１４を凹部１２に充
填することができる。こうすることで、凹部１２内に空
気が閉止されてボイド（空気層）を形成することがな
く、凹部１２内にペースト１４を容易に、完全に流入さ
せることができる。ゆえに、最終的に得られるバンプ３
２の体積のバラツキを減少させることができる。
は、型１０に形成された凹部１２にペースト１４を充填
する。例えば、図１（Ａ）に示すように、型１０の表面
にペースト１４を載せて、これをスキージ３０にて凹部
２２に充填させる（スキージング）。型１０には、凹部
１２に貫通する穴１６が形成されているので、穴１６を
介して排気を行いながら、ペースト１４を凹部１２に充
填することができる。こうすることで、凹部１２内に空
気が閉止されてボイド（空気層）を形成することがな
く、凹部１２内にペースト１４を容易に、完全に流入さ
せることができる。ゆえに、最終的に得られるバンプ３
２の体積のバラツキを減少させることができる。
【００４５】穴１６には、図示しない空気吸引手段（例
えば真空ポンプ）を接続してもよい。これにより、凹部
１２内の空気を積極的に吸引して、凹部１２内にボイド
が発生するのを防止させるとともに、必要量のペースト
１４の凹部１２内への充填（流入）を促進させることが
できる。
えば真空ポンプ）を接続してもよい。これにより、凹部
１２内の空気を積極的に吸引して、凹部１２内にボイド
が発生するのを防止させるとともに、必要量のペースト
１４の凹部１２内への充填（流入）を促進させることが
できる。
【００４６】スキージ３０によりペースト１４を凹部１
２内に充填させた後、余剰のペースト１４をスキージ３
０にて型１０から除去する。こうして、図１（Ｂ）に示
すように、凹部１２にペースト１４が充填され、型１０
における凹部１２が形成された面からペースト１４が除
去される。
２内に充填させた後、余剰のペースト１４をスキージ３
０にて型１０から除去する。こうして、図１（Ｂ）に示
すように、凹部１２にペースト１４が充填され、型１０
における凹部１２が形成された面からペースト１４が除
去される。
【００４７】次に、図１（Ｃ）に示すように、被加工物
２０を型１０上に配置する。詳しくは、被加工物２０の
電極２２が形成された面を、型１０における凹部１２が
形成された面に対向させる。また、凹部１２に充填され
たペースト１４に電極２２を接触させる。凹部１２に充
填されたペースト１４の表面全体が、被加工物２０にお
ける電極２２に密着することが好ましい。被加工物２０
と型１０とは密着していてもよいし、両者間に隙間があ
ってもよい。また、本実施の形態の変形例として、被加
工物２０の上に型１０を配置してもよい。
２０を型１０上に配置する。詳しくは、被加工物２０の
電極２２が形成された面を、型１０における凹部１２が
形成された面に対向させる。また、凹部１２に充填され
たペースト１４に電極２２を接触させる。凹部１２に充
填されたペースト１４の表面全体が、被加工物２０にお
ける電極２２に密着することが好ましい。被加工物２０
と型１０とは密着していてもよいし、両者間に隙間があ
ってもよい。また、本実施の形態の変形例として、被加
工物２０の上に型１０を配置してもよい。
【００４８】本実施の形態では、型１０のサイズは、被
加工物２０のサイズとほぼ等しくなっており、電極２２
の位置は凹部１２の位置と対応している。これにより、
被加工物２０と型２０との外形位置合わせを行うこと
で、容易に電極２２を凹部１２内に配置させることがで
きる。
加工物２０のサイズとほぼ等しくなっており、電極２２
の位置は凹部１２の位置と対応している。これにより、
被加工物２０と型２０との外形位置合わせを行うこと
で、容易に電極２２を凹部１２内に配置させることがで
きる。
【００４９】本実施の形態では、ペースト１４が電極２
２に接触（好ましくは密着）した状態で、凹部１２に充
填されたペースト１４の少なくとも導電材料を硬化（固
化）させる。例えば、導電材料（例えばハンダ）の融点
以上の温度でペースト１４を加熱して、導電材料を一旦
溶融させた後に、これを冷却して硬化させる。
２に接触（好ましくは密着）した状態で、凹部１２に充
填されたペースト１４の少なくとも導電材料を硬化（固
化）させる。例えば、導電材料（例えばハンダ）の融点
以上の温度でペースト１４を加熱して、導電材料を一旦
溶融させた後に、これを冷却して硬化させる。
【００５０】こうして、型１０を被加工物２０から離す
前に、凹部１２内にバンプ３２が形成される。バンプ３
２は、ペースト１４からガス化されたものを除いた材料
（少なくとも導電材料）から形成されている。
前に、凹部１２内にバンプ３２が形成される。バンプ３
２は、ペースト１４からガス化されたものを除いた材料
（少なくとも導電材料）から形成されている。
【００５１】ペースト１４の加熱時には型１０と被加工
物２０とを機械的にクランプしてずれを防ぐことが望ま
しい。加熱方法としては、リフロー炉又は加熱炉などを
使用した雰囲気加熱による方法や、ホットエア又はハロ
ゲンランプなどを使用した局所的加熱方法がある。いず
れの方法でも構わないが、導電材料の酸化を防止するた
めに窒素雰囲気や還元雰囲気中で加熱することが望まし
い。
物２０とを機械的にクランプしてずれを防ぐことが望ま
しい。加熱方法としては、リフロー炉又は加熱炉などを
使用した雰囲気加熱による方法や、ホットエア又はハロ
ゲンランプなどを使用した局所的加熱方法がある。いず
れの方法でも構わないが、導電材料の酸化を防止するた
めに窒素雰囲気や還元雰囲気中で加熱することが望まし
い。
【００５２】加熱しているとき、穴１６からは、ペース
ト１４に含まれているバインダ（フラックス等）のガ
ス、分解物が排出される。したがって、形成されたバン
プ３２中にボイド等が発生することはない。
ト１４に含まれているバインダ（フラックス等）のガ
ス、分解物が排出される。したがって、形成されたバン
プ３２中にボイド等が発生することはない。
【００５３】次に、図１（Ｄ）に示すように、バンプ３
２が形成された被加工物２０を型１０から離す。バンプ
３２は、すでに硬化しているので、電極２２に接合され
た状態で凹部１２から剥離しやすく、型１０に付着しに
くいため大きさ（体積）のバラツキも少ない。
２が形成された被加工物２０を型１０から離す。バンプ
３２は、すでに硬化しているので、電極２２に接合され
た状態で凹部１２から剥離しやすく、型１０に付着しに
くいため大きさ（体積）のバラツキも少ない。
【００５４】なお、図１（Ｄ）に示す例では、被加工物
２０を上にして型１０から離しているが、逆に、被加工
物２０を下にして型１０から離してもよい。
２０を上にして型１０から離しているが、逆に、被加工
物２０を下にして型１０から離してもよい。
【００５５】凹部１２内には穴１６により空気の流通が
確保されている。このため、バンプ３２を型１０の凹部
１２から分離させる際にも、従来のように空気層が吸引
力を及ぼすという事態が発生しないため、凹部１２から
バンプ３２を容易に剥離することができる。
確保されている。このため、バンプ３２を型１０の凹部
１２から分離させる際にも、従来のように空気層が吸引
力を及ぼすという事態が発生しないため、凹部１２から
バンプ３２を容易に剥離することができる。
【００５６】穴１６に空気供給管路を接続して凹部１２
内に空気を供給してもよい。これにより、凹部１２とバ
ンプ３２との剥離を積極的に促進させることができる。
従って、凹部１２内にバンプ３２が残存することを防止
でき、バンプ３２の形状を確保することができるととも
に、個々のバンプ３２の体積を一定に確保させることが
できる。
内に空気を供給してもよい。これにより、凹部１２とバ
ンプ３２との剥離を積極的に促進させることができる。
従って、凹部１２内にバンプ３２が残存することを防止
でき、バンプ３２の形状を確保することができるととも
に、個々のバンプ３２の体積を一定に確保させることが
できる。
【００５７】次に、図１（Ｅ）に示すように、バンプ３
２を加熱して溶かし、表面張力でボール状に形成し凝固
させてボールバンプを形成してもよい（ウエットバック
工程；加熱手法は上述した方法をとる。その際、フラッ
クスを塗布しても良い。）。導電材料がハンダであれば
ハンダボールを形成することができる。更にその後、必
要に応じて洗浄、検査の工程を付加しても良い。
２を加熱して溶かし、表面張力でボール状に形成し凝固
させてボールバンプを形成してもよい（ウエットバック
工程；加熱手法は上述した方法をとる。その際、フラッ
クスを塗布しても良い。）。導電材料がハンダであれば
ハンダボールを形成することができる。更にその後、必
要に応じて洗浄、検査の工程を付加しても良い。
【００５８】本実施の形態によれば、凹部１２にペース
ト１４を充填した後に、ペースト１４と電極２２とを位
置合わせする。すなわち、ペースト１４の充填を、電極
２２に対する位置合わせよりも先に行う。したがって、
電極２２に対する位置を維持しつつペースト１４の充填
を行うという従来の方法と比べて、型１０の取り扱いが
容易である。
ト１４を充填した後に、ペースト１４と電極２２とを位
置合わせする。すなわち、ペースト１４の充填を、電極
２２に対する位置合わせよりも先に行う。したがって、
電極２２に対する位置を維持しつつペースト１４の充填
を行うという従来の方法と比べて、型１０の取り扱いが
容易である。
【００５９】本発明は、上記実施の形態に限定されるも
のではなく、種々の変形が可能である。例えば、上記実
施の形態では、図１（Ｃ）に示す工程でペースト１４を
加熱して、導電材料を一旦溶かしてから冷やして硬化さ
せたが、この工程を行うことは、本発明で必須ではな
い。
のではなく、種々の変形が可能である。例えば、上記実
施の形態では、図１（Ｃ）に示す工程でペースト１４を
加熱して、導電材料を一旦溶かしてから冷やして硬化さ
せたが、この工程を行うことは、本発明で必須ではな
い。
【００６０】すなわち、ペースト１４に電極２２を接触
させるように型１０及び被加工物２０を配置し、ペース
ト１４を硬化させずに、型１０を被加工物２０から離し
てもよい。この場合、被加工物２０の電極２２上にはペ
ースト１４がバンプの形状で設けられるが、ペースト１
４は、硬化していない。その後の工程で、ペースト１４
に含まれるバンプを構成する材料（少なくとも導電材
料）を硬化させる。例えば、ペースト１４を加熱する工
程を、型１０を被加工物２０から離した後に行う。この
加熱工程を行うと、図１（Ｅ）に示すように、ボールバ
ンプを形成することができる。
させるように型１０及び被加工物２０を配置し、ペース
ト１４を硬化させずに、型１０を被加工物２０から離し
てもよい。この場合、被加工物２０の電極２２上にはペ
ースト１４がバンプの形状で設けられるが、ペースト１
４は、硬化していない。その後の工程で、ペースト１４
に含まれるバンプを構成する材料（少なくとも導電材
料）を硬化させる。例えば、ペースト１４を加熱する工
程を、型１０を被加工物２０から離した後に行う。この
加熱工程を行うと、図１（Ｅ）に示すように、ボールバ
ンプを形成することができる。
【００６１】また、図１（Ｃ）〜図１（Ｅ）には、被加
工物２０として半導体チップ（ＩＣチップ）が示されて
いるが、図２に示すように、半導体ウエハ４０を被加工
物としてもよい。その場合、複数のバンプ３２が形成さ
れた半導体ウエハ４０は、その後、ダイシングされて個
々の半導体チップが得られる。
工物２０として半導体チップ（ＩＣチップ）が示されて
いるが、図２に示すように、半導体ウエハ４０を被加工
物としてもよい。その場合、複数のバンプ３２が形成さ
れた半導体ウエハ４０は、その後、ダイシングされて個
々の半導体チップが得られる。
【００６２】あるいは、半導体チップや半導体ウエハ以
外にも本発明を適用することができる。例えば、半導体
チップ以外の電子部品（電子チップ）にバンプを形成す
るときに本発明を適用することができる。電子部品（電
子チップ）として、例えば、光素子、抵抗器、コンデン
サ、コイル、発振器、フィルタ、温度センサ、サーミス
タ、バリスタ、ボリューム又はヒューズなどがある。
外にも本発明を適用することができる。例えば、半導体
チップ以外の電子部品（電子チップ）にバンプを形成す
るときに本発明を適用することができる。電子部品（電
子チップ）として、例えば、光素子、抵抗器、コンデン
サ、コイル、発振器、フィルタ、温度センサ、サーミス
タ、バリスタ、ボリューム又はヒューズなどがある。
【００６３】図３は、本実施の形態を適用してバンプを
形成した半導体チップが実装された回路基板を示す図で
ある。すなわち、バンプ３２が形成された半導体チップ
５０が、フリップチップ実装によって、回路基板５２に
実装されている。詳しくは、回路基板５２には配線パタ
ーン５４が形成されており、配線パターン５４にバンプ
３２が接合されている。その接合のために、リフロー工
程を経ることが一般的である。なお、半導体チップ５０
と回路基板５２との間には、アンダーフィル材料５６を
設ける。
形成した半導体チップが実装された回路基板を示す図で
ある。すなわち、バンプ３２が形成された半導体チップ
５０が、フリップチップ実装によって、回路基板５２に
実装されている。詳しくは、回路基板５２には配線パタ
ーン５４が形成されており、配線パターン５４にバンプ
３２が接合されている。その接合のために、リフロー工
程を経ることが一般的である。なお、半導体チップ５０
と回路基板５２との間には、アンダーフィル材料５６を
設ける。
【００６４】上述したように、バンプ３２には接触に必
要な体積及び高さを確保することができている。このた
め、バンプ３２と配線パターン５４との接触不良を起こ
すおそれがなく、品質を一定に保つことができる。この
ように、本実施の形態においては、形成するバンプ形状
の一定化を図ることができるとともに、半導体チップ５
０との接触不良を防止させることができる。また、ボー
ルプレス法のように煩雑な処理を必要としない。そし
て、コストを低減させるとともに、バンプを容易に形成
することができる。
要な体積及び高さを確保することができている。このた
め、バンプ３２と配線パターン５４との接触不良を起こ
すおそれがなく、品質を一定に保つことができる。この
ように、本実施の形態においては、形成するバンプ形状
の一定化を図ることができるとともに、半導体チップ５
０との接触不良を防止させることができる。また、ボー
ルプレス法のように煩雑な処理を必要としない。そし
て、コストを低減させるとともに、バンプを容易に形成
することができる。
【００６５】図４は、本発明を適用した実施の形態に係
る半導体装置が実装された回路基板を示す図である。回
路基板５２には半導体装置６０が実装されている。半導
体装置６０は、バンプ３２が形成された半導体チップ５
０（図３参照）を含む。半導体装置６０には周知の構造
を適用することができる。なお、半導体装置６０は、実
装面積を、フリップチップ実装の面積にまで小さくする
ことができる。この回路基板５２を電子機器に用いれば
電子機器自体の小型化が図れる。また、同一面積内にお
いては、より実装スペースを確保することができ、高機
能化を図ることも可能である。
る半導体装置が実装された回路基板を示す図である。回
路基板５２には半導体装置６０が実装されている。半導
体装置６０は、バンプ３２が形成された半導体チップ５
０（図３参照）を含む。半導体装置６０には周知の構造
を適用することができる。なお、半導体装置６０は、実
装面積を、フリップチップ実装の面積にまで小さくする
ことができる。この回路基板５２を電子機器に用いれば
電子機器自体の小型化が図れる。また、同一面積内にお
いては、より実装スペースを確保することができ、高機
能化を図ることも可能である。
【００６６】そして、本発明を適用した実施の形態に係
る半導体装置又は回路基板を備える電子機器として、図
５にノート型パーソナルコンピュータ７０を示し、図６
に携帯電話を示す。
る半導体装置又は回路基板を備える電子機器として、図
５にノート型パーソナルコンピュータ７０を示し、図６
に携帯電話を示す。
【００６７】（バンプ形成用型の変形例）図７（Ａ）〜
図７（Ｃ）並びに図８（Ａ）及び図８（Ｂ）は、本発明
を適用したバンプ形成用型の変形例を示す図である。例
えば、図７（Ａ）に示す型１１０は、図１（Ａ）に示す
型１０の穴１６をなくした構成をなす。あるいは、図７
（Ｂ）に示す型１２０には、直方体（あるいは角柱）が
転写された形状（断面において矩形）の凹部１２２が形
成され、凹部１２２に貫通する穴１２６が形成されてな
る。あるいは、図７（Ｃ）に示す型１２０は、図７
（Ｂ）に示す型１２０の穴１２６をなくした構成をな
す。
図７（Ｃ）並びに図８（Ａ）及び図８（Ｂ）は、本発明
を適用したバンプ形成用型の変形例を示す図である。例
えば、図７（Ａ）に示す型１１０は、図１（Ａ）に示す
型１０の穴１６をなくした構成をなす。あるいは、図７
（Ｂ）に示す型１２０には、直方体（あるいは角柱）が
転写された形状（断面において矩形）の凹部１２２が形
成され、凹部１２２に貫通する穴１２６が形成されてな
る。あるいは、図７（Ｃ）に示す型１２０は、図７
（Ｂ）に示す型１２０の穴１２６をなくした構成をな
す。
【００６８】また、図８（Ａ）に示すように、貫通穴１
４１を有する型１４０と、貫通穴１４１と連通する穴の
ない型１５０を別体で形成しておき、その後、型１４０
と型１５０を接着や溶接で固定して一体の型としてもよ
い。さらに、図８（Ｂ）に示すように、型１５０のかわ
りに、貫通穴１４１より小径の貫通穴１６６を有する型
１６０と、型１４０とを一体の型としてもよい。
４１を有する型１４０と、貫通穴１４１と連通する穴の
ない型１５０を別体で形成しておき、その後、型１４０
と型１５０を接着や溶接で固定して一体の型としてもよ
い。さらに、図８（Ｂ）に示すように、型１５０のかわ
りに、貫通穴１４１より小径の貫通穴１６６を有する型
１６０と、型１４０とを一体の型としてもよい。
【００６９】さらに、凹部は、円柱が転写された形状で
あってもよい。また、凹部は、円錐又は角錐が転写され
た形状（開口部に向けて拡がる形状）であってもよい。
特に、型をシリコンで形成する場合、凹部の形成に異方
性エッチングを適用すれば、角錐が転写された形状の凹
部を形成することができる。これによりバンプも角錐状
に形成することができる。角錐形状のバンプ（又はペー
スト）を加熱（ウエットバック）することで、ほぼ球状
のバンプを得ることができる。本発明は、これらの形態
を除くものではない。
あってもよい。また、凹部は、円錐又は角錐が転写され
た形状（開口部に向けて拡がる形状）であってもよい。
特に、型をシリコンで形成する場合、凹部の形成に異方
性エッチングを適用すれば、角錐が転写された形状の凹
部を形成することができる。これによりバンプも角錐状
に形成することができる。角錐形状のバンプ（又はペー
スト）を加熱（ウエットバック）することで、ほぼ球状
のバンプを得ることができる。本発明は、これらの形態
を除くものではない。
【図１】図１（Ａ）〜図１（Ｅ）は、本発明を適用した
実施の形態に係るバンプ形成方法を説明する図である。
実施の形態に係るバンプ形成方法を説明する図である。
【図２】図２は、本発明を適用してバンプが形成された
半導体ウエハを示す図である。
半導体ウエハを示す図である。
【図３】図３は、本発明を適用したバンプが形成された
半導体チップが実装された回路基板を示す図である。
半導体チップが実装された回路基板を示す図である。
【図４】図４は、本発明を適用した実施の形態に係る半
導体装置を実装した回路基板を示す図である。
導体装置を実装した回路基板を示す図である。
【図５】図５は、本発明を適用した実施の形態に係る半
導体装置又は回路基板を備える電子機器を示す図であ
る。
導体装置又は回路基板を備える電子機器を示す図であ
る。
【図６】図６は、本発明を適用した実施の形態に係る半
導体装置又は回路基板を備える電子機器を示す図であ
る。
導体装置又は回路基板を備える電子機器を示す図であ
る。
【図７】図７（Ａ）〜図７（Ｃ）は、本発明を適用した
実施の形態に係るバンプ形成用型の変形例を示す図であ
る。
実施の形態に係るバンプ形成用型の変形例を示す図であ
る。
【図８】図８（Ａ）及び図８（Ｂ）は、本発明を適用し
た実施の形態に係るバンプ形成用型の変形例を示す図で
ある。
た実施の形態に係るバンプ形成用型の変形例を示す図で
ある。
１０ 型 １２ 凹部 １４ ペースト １６ 穴 ２０ 被加工物 ２２ 電極 ３２ バンプ ４０ 半導体ウエハ ５０ 半導体チップ ５２ 回路基板 ６０ 半導体装置
Claims (21)
- 【請求項１】 型に形成された凹部に、導電材料を含有
してなるペーストを充填し、 電極が形成された被加工物と前記型とを、前記ペースト
に前記電極を接触させるように配置し、 前記型を前記被加工物から離すことで、少なくとも前記
導電材料を、前記凹部から剥離して前記電極上に設ける
ことを含むバンプ形成方法。 - 【請求項２】 請求項１記載のバンプ形成方法におい
て、 前記導電材料を、前記凹部内で硬化させた後に前記凹部
から剥離するバンプ形成方法。 - 【請求項３】 請求項２記載のバンプ形成方法におい
て、 前記ペーストを加熱して前記導電材料を一旦溶融させ、
溶融した前記導電材料を冷却して硬化させるバンプ形成
方法。 - 【請求項４】 請求項１から請求項３のいずれかに記載
のバンプ形成方法において、 前記型は、前記凹部の内面に貫通する穴が形成されてな
るバンプ形成方法。 - 【請求項５】 請求項３を引用する請求項４記載のバン
プ形成方法において、 前記ペーストを加熱して生じたガスを、前記穴を介して
排出するバンプ形成方法。 - 【請求項６】 請求項４又は請求項５記載のバンプ形成
方法において、 前記穴を介して通気を行って、前記凹部に前記ペースト
を充填するバンプ形成方法。 - 【請求項７】 請求項４から請求項６のいずれかに記載
のバンプ形成方法において、 前記穴を介して通気を行って、前記凹部から前記導電材
料を剥離するバンプ形成方法。 - 【請求項８】 請求項１から請求項７のいずれかに記載
のバンプ形成方法において、 前記電極上に設けられた前記導電材料を、加熱して溶融
してボール状に形成することをさらに含むバンプ形成方
法。 - 【請求項９】 請求項１から請求項８のいずれかに記載
のバンプ形成方法において、 前記凹部は、球の一部が転写された形状をなすバンプ形
成方法。 - 【請求項１０】 請求項１から請求項８のいずれかに記
載のバンプ形成方法において、 前記凹部は、直方体が転写された形状をなすバンプ形成
方法。 - 【請求項１１】 請求項１から請求項１０のいずれかに
記載のバンプ形成方法において、 前記被加工物は、半導体チップであるバンプ形成方法。 - 【請求項１２】 請求項１から請求項１０のいずれかに
記載のバンプ形成方法において、 前記被加工物は、半導体ウエハであるバンプ形成方法。 - 【請求項１３】 請求項１１又は請求項１２記載のバン
プ形成方法を含む半導体装置の製造方法。 - 【請求項１４】 請求項１３記載の方法によって製造さ
れてなる半導体装置。 - 【請求項１５】 請求項１から請求項１２のいずれかに
記載のバンプ形成方法で使用され、導電材料を含有して
なるペーストを充填するための凹部が形成されてなるバ
ンプ形成用型。 - 【請求項１６】 請求項１５記載のバンプ形成用型にお
いて、 電極が形成された被加工物と前記バンプ形成用型とが、
前記ペーストに前記電極を接触させるように配置され、 前記バンプ形成用型が前記被加工物から離され、少なく
とも前記導電材料が、前記バンプ形成用型から剥離され
て前記電極上に設けられるバンプ形成用型。 - 【請求項１７】 請求項１６記載のバンプ形成用型にお
いて、 前記凹部の内面に貫通する穴が形成されてなるバンプ形
成用型。 - 【請求項１８】 請求項１６又は請求項１７記載のバン
プ形成用型において、 前記凹部は、球の一部が転写された形状をなすバンプ形
成用型。 - 【請求項１９】 請求項１６又は請求項１７記載のバン
プ形成用型において、 前記凹部は、直方体が転写された形状をなすバンプ形成
用型。 - 【請求項２０】 請求項１４記載の半導体装置が実装さ
れてなる回路基板。 - 【請求項２１】 請求項１４記載の半導体装置を有する
電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239579A JP2001135667A (ja) | 1999-08-26 | 2000-08-08 | バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-239863 | 1999-08-26 | ||
| JP23986399 | 1999-08-26 | ||
| JP2000239579A JP2001135667A (ja) | 1999-08-26 | 2000-08-08 | バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001135667A true JP2001135667A (ja) | 2001-05-18 |
Family
ID=26534459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000239579A Withdrawn JP2001135667A (ja) | 1999-08-26 | 2000-08-08 | バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001135667A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936532B2 (en) | 2002-06-03 | 2005-08-30 | Denso Corporation | Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another |
| WO2009034628A1 (ja) * | 2007-09-12 | 2009-03-19 | Harima Chemicals, Inc. | はんだプリコート基板、実装基板およびはんだプリコート方法 |
| US7560374B2 (en) | 2006-06-19 | 2009-07-14 | Samsung Electronics Co., Ltd. | Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold |
| KR100952678B1 (ko) | 2007-12-24 | 2010-04-13 | 주식회사 에이디피엔지니어링 | 솔더 범프 제작용 템플릿 |
| KR100955606B1 (ko) * | 2007-12-24 | 2010-05-03 | 주식회사 에이디피엔지니어링 | 솔더 범프 제작용 템플릿 |
| KR100965520B1 (ko) * | 2007-12-26 | 2010-06-23 | 엘아이지에이디피 주식회사 | 솔더범프 형성용 템플릿의 용융솔더 주입장치 |
-
2000
- 2000-08-08 JP JP2000239579A patent/JP2001135667A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936532B2 (en) | 2002-06-03 | 2005-08-30 | Denso Corporation | Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another |
| US7560374B2 (en) | 2006-06-19 | 2009-07-14 | Samsung Electronics Co., Ltd. | Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold |
| WO2009034628A1 (ja) * | 2007-09-12 | 2009-03-19 | Harima Chemicals, Inc. | はんだプリコート基板、実装基板およびはんだプリコート方法 |
| JPWO2009034628A1 (ja) * | 2007-09-12 | 2010-12-16 | ハリマ化成株式会社 | はんだプリコート基板、実装基板およびはんだプリコート方法 |
| KR100952678B1 (ko) | 2007-12-24 | 2010-04-13 | 주식회사 에이디피엔지니어링 | 솔더 범프 제작용 템플릿 |
| KR100955606B1 (ko) * | 2007-12-24 | 2010-05-03 | 주식회사 에이디피엔지니어링 | 솔더 범프 제작용 템플릿 |
| KR100965520B1 (ko) * | 2007-12-26 | 2010-06-23 | 엘아이지에이디피 주식회사 | 솔더범프 형성용 템플릿의 용융솔더 주입장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100908759B1 (ko) | 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지 | |
| US10037966B2 (en) | Semiconductor device and manufacturing method therefor | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| JP2002270718A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| JPH10256307A (ja) | 半導体素子付き配線基板、配線基板及びその製造方法 | |
| JP2008544554A (ja) | 薄型可撓性基板を使用するフリップチップダイ組立体 | |
| JP2006135264A (ja) | 電子部品の製造方法及びそれを用いた電子部品 | |
| JP2005012098A (ja) | 半導体装置及びその製造方法 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4696110B2 (ja) | 電子部品の実装方法及び電子部品実装装置 | |
| JPH08102475A (ja) | キャリアフィルム | |
| US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
| JP2001135667A (ja) | バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20050035453A1 (en) | Bump transfer fixture | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| JP2004063524A (ja) | 実装装置及びその実装方法若しくはプリント配線基板 | |
| JP2000340715A (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
| JP4952527B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001144215A (ja) | フリップチップ実装体 | |
| JP2001044231A (ja) | はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法 | |
| JP2003243447A (ja) | 半導体素子の実装方法 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JPH08274209A (ja) | チップキャリヤ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050210 |