JPWO2009034628A1 - はんだプリコート基板、実装基板およびはんだプリコート方法 - Google Patents

Abstract

はんだ材料に関わらず微細ピッチで配された複数の電極部に高さにバラツキのないはんだ層を形成し、電子部品との安定した接合を可能にすることを課題とする。かかる課題を解決する手段として、基板主面を覆う絶縁膜の開口部内に複数の電極部が微細ピッチで配されており、該電極部上にはんだがプリコートされてなるはんだプリコート基板であって、電極部の形状が下記（ｉ）および（ｉｉ）を同時に満足する形状であるはんだプリコート基板を提供する。（ｉ）電極部３の上面は、電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が６．０以下である矩形を呈していること（ただし、Ｌ≧Ｗである）。（ｉｉ）電極部３の厚み（ｔ）は、電極幅（Ｗ）以下であること。

Description

本発明は、電子部品を実装しようとする回路基板の電極部上にはんだをプリコートしてなるはんだプリコート基板とこれを用いた実装基板、およびはんだプリコート方法に関する。

近年、電子機器や電子部品の小型化に伴い、電子回路基板の電極も狭い範囲に多数の電極が極めて狭い間隔で形成されるようになり、電子回路基板の電極部（パッド）の配列ピッチが微細化されている。例えば、半導体パッケージには、微細ピッチで配された配線パターンを絶縁膜（ソルダーレジスト）で被覆し、絶縁膜から露出する配線パターンの領域を電極部とした回路パターンを有する電子回路基板が汎用されており、このような電子回路基板の電極部に予めはんだ層を形成（はんだをプリコート）しておくことにより、該はんだ層を介して半導体チップ端子（電子部品）を基板に接合することができる。ここで、電子回路基板の微細ピッチ化された電極部にはんだをプリコートするに際しては、従来のようにスクリーン印刷法等ではんだペーストを正確に印刷することが難しいため、はんだペーストを回路基板上にベタ塗りした後、加熱して、各電極部表面にはんだをプリコートする方法が一般に採用されている。

しかし、電極部の配列ピッチの微細化がますます進むなか、はんだペーストを基板上にベタ塗りして加熱することによりはんだをプリコートする方法で基板電極部にはんだをプリコートした場合、はんだの表面張力やぬれ性等の影響から様々な問題を生じることがあった。具体的には、１）図４に示すように、形成されたはんだ４の最大突起部の位置が各電極部３ａ、３ｂ間で異なるという問題や、２）図５に示すように、一つの電極部３内にはんだ４の突起部が複数個形成されるという問題や、３）図６に示すように、電極側面へのはんだ層形成が優先され電極部３の上面に形成されるはんだ量が少なくなるという問題がある。これらの問題が起こると、各電極部間ではんだの高さにバラツキが生じ、電子部品との接合不良を招くことになる。

上述した１）〜３）の問題を回避する手段の一つとして、電極部（パッド）の形状を工夫することが考えられる。例えば、これまでに、接続導体パターン（電極部）を、配線となる配線パターンと、電子部品に設けられたバンプが接合される位置に配線パターンと連続的に形成された接続パッドとから構成し、配線パターンの幅寸法Ｗ２に対し接続パッドの幅寸法Ｗ１が大きくなるような形状とする手段、換言すれば、電極部の形状を、長手方向の一部に他よりも幅が広い幅広部を有する形状とする手段が提案されている（特許文献１参照）。また、パッド（電極部）をその長さＬと幅Ｗの比が（Ｌ／Ｗ）＜１０となるような形状とする手段も提案されている（特許文献２参照）。

特開２０００−７７４４１号公報 特開平５−２２６８２５号公報

しかしながら、特許文献１記載の手段によれば、電極部に幅広部を設ける必要があるため、配列ピッチを微細化するうえでは不利であり、今後さらに電子機器や電子部品の小型化が要望された場合に対応し難いことが予想される。他方、特許文献２記載の手段は、電極部を特定の形状にするとともに、特定のはんだ材料を用いるものであるため、はんだ材料が制約されるという欠点があった。

そこで、本発明の課題は、はんだ材料に関わらず微細ピッチで配された複数の電極部に高さにバラツキのないはんだ層が形成されてなり、電子部品との安定した接合を可能にする、はんだプリコート基板と、これを用いて形成された実装基板とを提供することである。

本発明者らは、上記課題を解決すべく鋭意研究を重ねた結果、上述した１）〜３）の問題を生じさせる要因に、電極部の上面の形状と電極部の厚みの両方が大きく影響することを突き止めた。そして、電極部の配列ピッチの微細化を可能にすべく電極部の上面形状を矩形にするとともに、上面形状における電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）を特定範囲とし、かつ前記電極幅以下に電極部の厚みを設定することにより、前記課題を解決しうることを見出し、本発明を完成した。

すなわち、本発明のはんだプリコート基板は、基板主面を覆う絶縁膜の開口部内に複数の電極部が微細ピッチで配されており、該電極部上にはんだがプリコートされてなるはんだプリコート基板において、電極部の形状が下記（ｉ）および（ｉｉ）を満足する形状である、ことを特徴とする。
（ｉ）電極部の上面は、電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が６．０以下である矩形を呈していること（ただし、Ｌ≧Ｗである）。
（ｉｉ）電極部の厚み（ｔ）は、電極幅（Ｗ）以下であること。
本発明の実装基板は、前記本発明のはんだプリコート基板にプリコートされたはんだによって、電子部品が熱圧着されている、ことを特徴とする。
本発明のはんだプリコート方法は、基板主面を覆う絶縁膜の開口部内に複数の電極部が微細ピッチで配された基板を用い、該基板の電極部上にはんだペーストを塗布した後、加熱することにより該電極部上にはんだをプリコートする方法であって、前記電極部の形状を下記（ｉ）および（ｉｉ）を満足する形状に設定する、ことを特徴とする。
（ｉ）電極部の上面は、電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が６．０以下である矩形を呈していること（ただし、Ｌ≧Ｗである）。
（ｉｉ）電極部の厚み（ｔ）は、電極幅（Ｗ）以下であること。

本発明によれば、基板上に微細ピッチで配された複数の電極部に形成されるはんだ層は、最大突起部の位置が各電極間で異なったり、一つの電極部内に突起部が複数個形成されたり、電極側面へのはんだ層形成が優先され電極部の上面に形成されるはんだ量が少なくなったりするという問題を生じることなく、高さにバラツキのない良好なはんだ層となるので、電子部品との安定した接合が可能になる、という効果が得られる。また、本発明によれば、はんだ層の形成に用いるはんだ材料が制約されることがなく、しかも、電極部の配列ピッチを従来よりもさらに微細化することも可能となる。

本発明のはんだプリコート基板は、例えば図１に示すように、基板１の主面を覆う絶縁膜２の開口部内２’に複数の電極部３が微細ピッチで配されたものであり、特定の形状を有する当該電極部３の上にはんだ（図示せず）がプリコートされてなるものである。
なお、図１において、（ａ）は基板の概略平面図を表し、（ｂ）は前記（ａ）におけるｘ−ｘ線で切断したときの断面を模式的に示したものであり、（ｃ）は前記（ａ）におけるｙ−ｙ線で切断したときの断面を模式的に示したものである。

本発明のはんだプリコート基板にかかる電極部３は、下記（ｉ）および（ｉｉ）を同時に満足する形状である。
（ｉ）電極部３の上面は、電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が６．０以下である矩形を呈していること（ただし、Ｌ≧Ｗである）。
（ｉｉ）電極部３の厚み（ｔ）は、電極幅（Ｗ）以下であること。
このように、本発明にかかる電極部３は、その上面における電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が６．０以下であり、かつその厚み（ｔ）が電極幅（Ｗ）以下であることにより、その表面（上面）に、高さにバラツキのない良好なはんだを形成させることができる。好ましくは、前記（ｉ）の（Ｌ／Ｗ）の値は５．０以下であるのがよい。また、本発明にかかる電極部３は、その上面が矩形を呈していることにより、電極部３の配列ピッチの微細化（とりわけ、各電極部３間のピッチが後述する範囲である場合）にも対応することができる。

本発明のはんだプリコート基板における電極長さ（Ｌ）は、具体的には３０〜２５０μｍであることが好ましく、７０〜１５０μｍであることがより好ましい。電極長さ（Ｌ）が小さすぎると、絶縁膜２に開口部２’を設ける際に歩留まりが悪くなり、はんだプリコート基板の生産性が低下するおそれがある。一方、電極長さ（Ｌ）が長すぎると、電極部３の上に形成されたはんだ４の最大突起部分の位置が各電極部３ａ、３ｂ間で異なったり（図４参照）、一つの電極部３内にはんだ４の突起部が複数個形成されやすくなり（図５参照）、そのような高さのバラツキが大きなはんだ部に半導体チップを接合することが困難になる傾向がある。
なお、電極幅（Ｗ）の具体的範囲については、前記電極長さ（Ｌ）に応じて前記（ｉ）を満たすように適宜設定すればよく、電極部の厚み（ｔ）の具体的範囲については、前記電極幅（Ｗ）に応じて前記（ｉｉ）を満たすように適宜設定すればよい。

本発明のはんだプリコート基板における各電極部３間のピッチは、具体的には、１５０μｍ以下であることが好ましく、より好ましくは１００μｍ以下であるのがよい。一般に、電極部３の配列ピッチが小さいほど、電極部３に形成されるはんだ量が少なくなり、はんだ高さのばらつきが実装性に及ぼす影響が大きくなる傾向があるが、本発明によれば、この高さのバラツキ発生を効果的に抑制することができるので、上記範囲のような微細ピッチにも対応することができるのである。

本発明のはんだプリコート基板は、例えば図１に示すような電子回路基板、すなわち基板１の主面を覆う絶縁膜２の開口部内２’に前記（ｉ）および（ｉｉ）を満たす特定の形状の電極部３が複数微細ピッチで配された基板を用い、該基板１の電極部３上にはんだペーストを塗布した後、加熱することにより、基板１の電極部３に熔融したはんだをプリコートする、本発明のプリコート方法によって得られる。

基板１の電極部３上にはんだペーストを塗布するに際しては、例えば、基板１上の個々の電極部３ごとに開口したスクリーンマスクではなく、複数の電極部３を含む広い範囲が開口したスクリーンマスクを用い、スクリーン印刷等により、微細ピッチで配列された多数の電極部３を含む広い範囲に個々の電極部３の位置や形状を無視してラフにはんだペーストをベタ塗りすればよい。
はんだペーストを塗布した基板の加熱は、特に制限されないが、例えば、１５０〜２００℃程度でプリヒートを行い、最高温度１７０〜２８０℃程度でリフローを行えばよい。基板上への塗布およびリフローは、大気中で行ってもよいし、Ｎ₂、Ａｒ、Ｈｅ等の不活性雰囲気中で行ってもよい。

本発明のはんだプリコート基板におけるはんだ層の形成に用いるはんだ材料は、特に制限されるものではなく、前記はんだペーストとしては、例えば、従来公知のはんだ粉末とフラックスとを含むはんだペーストを用いてもよいし、従来公知の析出型のはんだ材料とフラックスとを含む析出型はんだペーストを用いてもよい。

このようにして形成された本発明のはんだプリコート基板におけるはんだは、高さ（最大突起部の高さ）が通常１０〜２０μｍ程度であり、各電極部３間ではんだ高さのバラツキが少ない。具体的には、電極部３上にプリコートされたはんだ高さ（すなわち、最大突起部の高さ）の標準偏差（ｎ＝２０）は、通常１〜２．５が好ましく、より好ましくは１〜２である。なお、本発明のはんだプリコート基板に形成されるはんだは、図２および図３に示すように、上述した１）〜３）の問題を有さないものであり、一つの電極部に一つの突起部が形成され、かつ、電極部の側面よりも上面に形成されるはんだ量の方が多いものとなる。

本発明の実装基板は、前述した本発明のはんだプリコート基板にプリコートされたはんだによって、電子回路基板上に搭載された電子部品が熱圧着されているものである。
特に、本発明の実装基板は、はんだプリコート基板の主面の電極部にプリコートされたはんだによって、はんだプリコート基板の主面と電子部品の主面（詳しくは、基板主面の電極部と電子部品主面に設けられた電極（バンプ））とがフリップチップ接続されたものであることが好ましいが、これに限定されるものではない。
フリップチップ接続された実装基板である場合、はんだプリコート基板と電子部品との間にアンダーフィル樹脂が充填された態様であることが好ましい。すなわち、一般に、アンダーフィル樹脂の充填性を考慮すると、基板上の電極長さ（Ｌ）は長い方が有利であるが、その一方で、電極長さ（Ｌ）が長すぎると、形成されるはんだが図４や図５に示すような形状となり、高さにバラツキが生じやすくなる。これに対して、本発明においては、アンダーフィル樹脂の充填性を充分に確保できるように電極長さ（Ｌ）を比較的長く設定しても、電極部を前記（ｉ）および（ｉｉ）を満たす形状にすることで、良好な形状で高さのバラツキもないはんだ層を形成できるのである。

以下、実施例を挙げて本発明を詳細に説明するが、本発明は以下の実施例に限定されるものではない。

［製造例（はんだペーストの調製）］
まず、ＷＷ級トールロジン７０重量部、ヘキシルカルビトール（溶剤）２０重量部、水素添加ひまし油（チキソトロピー剤）１０重量部を混合して１２０℃で加熱熔融させ、室温に冷却して粘性を有するフラックスを調製した。
下記（ａ）〜（ｄ）に示すはんだ粉末（いずれも平均粒径５μｍ）のいずれか一つを３５重量部と、上記で調製したフラックス６５重量部とをコンディショニングミキサー（（株）シンキー製「あわとり練太郎」）を用いて混練し、表１に示す４種の金属組成のはんだペーストをそれぞれ調製した。
（ａ）Ａｇ含有量が３．５重量％であるＳｎ−Ａｇ系はんだ合金粉末（Ｓｎ３．５Ａｇ）
（ｂ）Ａｇ含有量が３．０重量％、Ｃｕ含有量が０．５重量％であるＳｎ−Ａｇ−Ｃｕ系はんだ合金粉末（Ｓｎ３Ａｇ０．５Ｃｕ）
（ｃ）Ｓｎ含有量が１００重量％であるＳｎ系はんだ合金粉末（Ｓｎ）
（ｄ）Ｓｎ含有量が６３重量％、Ｐｂ含有量が３７重量％であるＳｎ−Ｐｂ系はんだ合金粉末（６３Ｓｎ３７Ｐｂ）

［実施例１〜１２および比較例１〜１４］
主面が開口部を有する絶縁膜で覆われ、該開口部内に、各部の寸法（電極長さ（Ｌ）、電極幅（Ｗ）、電極部の厚み（ｔ））が表１に示す通りである電極が１００μｍピッチで配されてなる半導体パッケージ基板をそれぞれ作製した。この基板上に、表１に示す金属組成のはんだペーストをスクリーン印刷にて１００μｍの厚さにベタ状に塗布し、最高温度２６０℃のリフロープロファイル（雰囲気：酸素濃度３００ｐｐｍ以下）を使用して加熱した後、６０℃ブチルカルビトール溶液を入れた超音波洗浄機に浸漬することによりフラックスを除去して、はんだプリコート基板を得た。

上記で得られた各はんだプリコート基板について、下記の評価を行った。結果を表２に示す。

＜はんだ形状＞
顕微鏡を用いてはんだプリコート基板に形成されたはんだ層を観察し、はんだ層の最大突起部の位置ずれ、突起部複数発生の有無、および電極側面へのはんだ層形成状態について確認し、以下の基準で評価した。

（１）最大突起部の位置ズレ、突起部複数発生の有無について
○：最大突起部が電極部中心Ｃから電極長手方向に電極長さ（Ｌ）±１０％以内の範囲に位置し、かつ突起部が二つ以上存在しない場合（図２参照）
×：上記「○」に該当しない場合
（２）電極側面へのはんだ層形成状態について
○：電極部に形成されたはんだの最大突起部が位置する部分において、電極部の上面から垂直方向のはんだ層の厚み（はんだ高さ）をｈとし、電極側面から垂直方向のはんだ層の厚み（左右の側面で厚みが異なる場合は厚みが大きい方の側面からの厚み）をｄとしたときに、ｈ＞ｄである場合（図３参照）
×：上記ｈおよびｄが、ｈ≦ｄである場合

＜平均はんだ高さおよびはんだ高さの標準偏差＞
焦点深度計（（株）キーエンス製）を用いて、はんだプリコート基板の各電極部上に形成されたはんだ層の高さを一基板あたり２０点測定し（測定位置は電極部中心とした）、その平均値（平均はんだ高さ）と、その標準偏差（はんだ高さの標準偏差）を算出した。

以上、本発明にかかるはんだプリコート基板、実装基板およびはんだプリコート方法について詳しく説明したが、本発明の範囲はこれらの説明に拘束されることはなく、本発明の趣旨を損なわない範囲で適宜変更または改善しうるものである。

本発明のはんだプリコート基板の一実施形態をプリコートされたはんだを除いて模式的に示した（ａ）概略平面図、（ｂ）そのｘ−ｘ線断面図、（ｃ）そのｙ−ｙ断面図である。 実施例におけるはんだプリコート基板のはんだ形状の評価基準を説明するための図であって、電極部を長手方向に沿って切断したときの（電極部側面側から見たときの）はんだを示す概略断面図である。 実施例におけるはんだプリコート基板のはんだ形状の評価基準を説明するための図であって、電極部に形成されたはんだの最大突起部が位置する部分で、電極部の長手方向に垂直に切断したときのはんだを示す概略断面図である。 はんだ４の最大突起部の位置が各電極部３ａ、３ｂ間で異なるという従来の問題点を説明するための図であって、２つの電極部３ａ、３ｂを長手方向に沿って切断したときのはんだ４を示す概略断面図（ａ）、（ｂ）である。 一つの電極部３内にはんだ４の突起部が複数個形成されるという従来の問題点を説明するための図であって、電極部３を長手方向に沿って切断したときのはんだ４を示す概略断面図である。 電極側面へのはんだ層形成が優先され電極部３の上面に形成されるはんだ量が少なくなるという従来の問題点を説明するための図であって、電極部３を長手方向に垂直に切断したときのはんだ４を示す概略断面図である。

符号の説明

１ 基板
２ 絶縁膜
３ 電極部
４ はんだ

すなわち、本発明のはんだプリコート基板は、基板主面を覆う絶縁膜の開口部内に複数の電極部が微細ピッチで配されており、該電極部上にはんだがプリコートされてなるはんだプリコート基板において、電極部の形状が下記（ｉ）、（ｉｉ）および（ｉｉｉ）を満足する形状である、ことを特徴とする。
（ｉ）電極部の上面は、電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が６．０以下である矩形を呈していること（ただし、Ｌ≧Ｗである）。
（ｉｉ）電極部の厚み（ｔ）は、電極幅（Ｗ）以下であること。
（ｉｉｉ）電極長さ（Ｌ）が３０〜２５０μｍであること。
本発明の実装基板は、前記本発明のはんだプリコート基板にプリコートされたはんだによって、電子部品が熱圧着されている、ことを特徴とする。
本発明のはんだプリコート方法は、基板主面を覆う絶縁膜の開口部内に複数の電極部が微細ピッチで配された基板を用い、該基板の電極部上にはんだペーストを塗布した後、加熱することにより該電極部上にはんだをプリコートする方法であって、前記電極部の形状を下記（ｉ）、（ｉｉ）および（ｉｉｉ）を満足する形状に設定する、ことを特徴とする。
（ｉ）電極部の上面は、電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が６．０以下である矩形を呈していること（ただし、Ｌ≧Ｗである）。
（ｉｉ）電極部の厚み（ｔ）は、電極幅（Ｗ）以下であること。
（ｉｉｉ）電極長さ（Ｌ）が３０〜２５０μｍであること。

Claims (12)

1. 基板主面を覆う絶縁膜の開口部内に複数の電極部が微細ピッチで配されており、該電極部上にはんだがプリコートされてなるはんだプリコート基板において、電極部の形状が下記（ｉ）および（ｉｉ）を満足する形状である、ことを特徴とするはんだプリコート基板。
   （ｉ）電極部の上面は、電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が６．０以下である矩形を呈していること（ただし、Ｌ≧Ｗである）。
   （ｉｉ）電極部の厚み（ｔ）は、電極幅（Ｗ）以下であること。
2. 前記（ｉ）における電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が５．０以下である、請求項１記載のはんだプリコート基板。
3. 各電極部間のピッチが１５０μｍ以下である、請求項１または２記載のはんだプリコート基板。
4. 前電極長さ（Ｌ）が３０〜２５０μｍである、請求項１〜３のいずれかに記載のはんだプリコート基板。
5. 前記電極部上にプリコートされたはんだ高さの標準偏差が１〜２．５である、請求項１〜４のいずれかに記載のはんだプリコート基板。
6. 請求項１〜５のいずれかに記載のはんだプリコート基板にプリコートされたはんだによって、電子部品が熱圧着されている、ことを特徴とする実装基板。
7. 前記はんだプリコート基板の主面と前記電子部品の主面とがフリップチップ接続されている、請求項６記載の実装基板。
8. 前記はんだプリコート基板と前記電子部品との間にアンダーフィル樹脂が充填されてなる、請求項７記載の実装基板。
9. 基板主面を覆う絶縁膜の開口部内に複数の電極部が微細ピッチで配された基板を用い、該基板の電極部上にはんだペーストを塗布した後、加熱することにより該電極部上にはんだをプリコートする方法であって、前記電極部の形状を下記（ｉ）および（ｉｉ）を満足する形状に設定する、ことを特徴とするはんだプリコート方法。
   （ｉ）電極部の上面は、電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が６．０以下である矩形を呈していること（ただし、Ｌ≧Ｗである）。
   （ｉｉ）電極部の厚み（ｔ）は、電極幅（Ｗ）以下であること。
10. 前記（ｉ）における電極幅（Ｗ）に対する電極長さ（Ｌ）の比（Ｌ／Ｗ）が５．０以下である、請求項９記載のはんだプリコート方法。
11. 各電極部間のピッチを１５０μｍ以下に設定する、請求項９または１０記載のはんだプリコート方法。
12. 前電極長さ（Ｌ）を３０〜２５０μｍに設定する、請求項９〜１１のいずれかに記載のはんだプリコート方法。

Images