JP2006344664A - 配線基板およびその製造方法 - Google Patents

Abstract

【課題】 半導体素子接続用の帯状配線導体間の電気的絶縁信頼性に優れるとともに、導電突起と導電バンプとを信頼性高く接続することが可能であり、かつ充填樹脂の充填性に優れ、ボイドの発生が抑制された配線基板およびその製造方法を提供することである。
【解決手段】 絶縁層と配線導体とが交互に積層されており、最外層の絶縁層上に半導体素子接続用の帯状配線導体５ａが複数並んで形成されているとともに該帯状配線導体５ａ上の一部に半導体素子の電極端子がフリップチップ接続される導電突起１２が前記帯状配線導体５ａの幅と一致する幅で形成されており、かつ前記最外層の絶縁層上および前記帯状配線導体５ａ上に前記導電突起１２の少なくとも上面を露出させるソルダーレジスト層６が被着されている配線基板である。
【選択図】 図１

Description

本発明は配線基板およびその製造方法に関し、より詳細には、例えばペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載するのに好適な配線基板およびその製造方法に関する。

従来から、半導体集積回路素子として、多数の電極端子を、その一方の主面の外周に沿って配設した、いわゆるペリフェラル型の半導体集積回路素子がある。
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法がある。フリップチップ接続とは、配線基板上に設けた半導体素子接続用の配線導体の一部を半導体集積回路素子の電極端子の配置に対応した並びに露出させ、この半導体素子接続用の配線導体の露出部と前記半導体集積回路素子の電極端子とを対向させ、これらを半田等の導電バンプを介して電気的に接続する方法である。

図１３は、ペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載した従来の配線基板を示す概略断面図であり、図１４は、図１３の配線基板を示す平面図である。図１３および図１４に示すように、従来の配線基板１２０は、上面から下面にかけて第一の配線導体１０２が配設された絶縁基板１０３の上下面に絶縁層１０４と第二の配線導体１０５とが交互に積層され、さらに、その最表面には保護用のソルダーレジスト層１０６が被着されている。

絶縁基板１０３の上面から下面にかけては複数のスルーホール１０７が形成されており、絶縁基板１０３の上下面およびスルーホール１０７の内面には第一の配線導体１０２が被着され、スルーホール１０７の内部には埋め込み樹脂１０８が充填されている。絶縁層１０４には、それぞれに複数のビアホール１０９が形成されており、各絶縁層１０４の表面およびビアホール１０９の内面には、第二の配線導体１０５がそれぞれ被着形成されている。

そして、複数の第二の配線導体１０５のうち、配線基板１２０の上面側における最外層の絶縁層１０４上に被着された一部が、半導体集積回路素子１０１の電極端子に導電バンプ１１０を介して電気的に接続される半導体素子接続用の帯状配線導体１０５ａを構成し、この帯状配線導体１０５ａのうち、ソルダーレジスト層１０６から露出した露出部に、半導体集積回路素子１０１の電極端子が半田や金等から成る導電バンプ１１０を介して電気的に接続される。また、配線基板１２０の下面側における最外層の絶縁層１０４上に被着された一部が、外部電気回路基板の配線導体に電気的に接続される外部接続用の配線導体１０５ｂを構成し、この外部接続用の配線導体１０５ｂのうち、ソルダーレジスト層１０６から露出した露出部に、外部電気回路基板の配線導体が半田ボール１１１を介して電気的に接続される。

ソルダーレジスト層１０６は、最表層の第二の配線導体１０５を保護するとともに半導体素子接続用の帯状配線導体１０５ａや外部接続用の配線導体１０５ｂの露出部を画定する。このようなソルダーレジスト層１０６は、感光性を有する熱硬化性樹脂ペーストまたはフィルムを第二の配線導体１０５が形成された最外層の絶縁層１０４上に積層したのち、半導体素子接続用の帯状配線導体１０５ａや外部接続用の配線導体１０５ｂにおける露出部を露出させる開口を有するように露光および現像し、硬化させることにより形成される。このため、半導体素子接続用の帯状配線導体１０５ａにおける露出部は、ソルダーレジスト層１０６の表面から凹んで位置することになる。
なお、図１４に示すように、上面側のソルダーレジスト層１０６は、半導体素子接続用の帯状配線導体１０５ａの露出部を露出させるスリット状の開口１０６ａを有している。

そして、半導体集積回路素子１０１の電極端子と半導体素子接続用の帯状配線導体１０５ａにおける露出部とを導電バンプ１１０を介して電気的に接続した後、半導体集積回路素子１０１と配線基板１２０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂１１２を充填し、半導体集積回路素子１０１が配線基板１２０上に実装される。

近時、半導体集積回路素子１０１は、その高集積度化が急激に進み、半導体集積回路素子１０１における電極端子のピッチは１００μｍ以下と狭ピッチになってきており、これに伴い、半導体素子接続用の帯状配線導体１０５ａの幅も狭くなってきている（例えば５０μｍ以下）。半導体素子接続用の帯状配線導体１０５ａの幅が狭くなると、この帯状配線導体１０５ａの露出部上に形成される導電バンプ１１０も小さなものにならざるをえず、この小さな導電バンプ１１０を介して半導体集積回路素子１０１を実装した場合には、半導体集積回路素子１０１とソルダーレジスト層１０６との間の隙間が狭くなるという問題がある（例えば４５μｍ以下）。

前記隙間が狭くなると、この隙間内への充填樹脂１１２の充填性が低下すると共に、充填された充填樹脂１１２中にボイドが発生しやすくなる。ボイドの発生は、半導体集積回路素子１０１が実装された後の配線基板１２０を外部電気回路基板に接続する際の熱や、半導体集積回路素子１０１が作動時に発生する熱、あるいは外部環境からの熱等が加えられた際に充填樹脂１１２におけるクラック発生の起点となり、このクラックにより、半導体集積回路素子１０１に対する耐湿性が低下したり、そのクラックが配線基板１２０にまで進行し、第二の配線導体１０５が断線するおそれがある。

半導体集積回路素子１０１とソルダーレジスト層１０６との間の隙間を広くする方法として、半導体素子接続用の帯状配線導体１０５ａにおけるソルダーレジスト層１０６からの露出部上にめっきで導電突起を形成することにより、該導電突起とソルダーレジスト層１０６とを実質的に同一の高さにする方法がある。この方法によると、前記導電突起上に導電バンプ１１０を形成するので、導電突起が導電バンプ１１０を少量の半田等で十分な高さとするための下地部材として機能すると共に、バンプ１１０の高さに相等する隙間を確保できるようになり、充填樹脂１１２の充填性に優れ、その結果、ボイドの発生が抑制されるとともに、半導体集積回路素子１０１が実装された後の配線基板１２０を外部電気回路基板に接続する際の熱や、半導体集積回路素子１０１が作動時に発生する熱、あるいは外部環境からの熱等が加えられた際におけるクラックの発生が抑制される。

半導体素子接続用の配線導体１０５ａにおけるソルダーレジスト層１０６からの露出部上に上述の導電突起を形成する方法としては、先ず配線基板１２０の上面側における最外層の絶縁層１０４の表面に半導体素子接続用の帯状配線導体１０５ａを形成した後、その上に帯状配線導体１０５ａの幅よりも若干狭い幅の第一の開口を前記露出部に対応する位置に有する第一のレジスト層を形成する。次に、前記第一の開口内に露出する半導体素子接続用の帯状配線導体１０５ａ上および第一のレジスト層の表面に電解めっき用の下地金属層を無電解めっきにより形成する。次に、前記下地金属層上に前記第一の開口に対応する第二の開口を有する第二のレジスト層を形成した後、この第二の開口内に露出する下地金属層上に電解めっきにより前記導電突起を形成する。そして、前記第二のレジスト層と、第一のレジスト層上の下地金属層と、第一のレジスト層とを除去した後、最外層の絶縁層１０４上および半導体素子接続用の帯状配線導体１０５ａの上に前記導電突起の上面を露出させるようにしてソルダーレジスト層１０６を形成する方法が採用されている（特許文献１参照）。

しかしながら、上述の方法で半導体素子接続用の帯状配線導体１０５ａ上に導電突起を形成する場合には、前記第一の開口および第二の開口が半導体素子接続用の帯状配線導体１０５ａの幅よりも若干狭い幅であるので、導電突起の幅が帯状配線導体１０５ａの幅よりも狭いものとなる。このため、半導体素子接続用の帯状配線導体１０５ａの幅が狭い場合には、その上に十分な幅の導電突起を設けることが困難である。

また、前記第一のレジスト層に第一の開口を設ける際および第二のレジスト層に第二の開口を設ける際に、これらの間に生じる位置合わせの誤差に起因して半導体素子接続用の帯状配線導体１０５ａと第一の開口との間および第一の開口と第二の開口との間に多少のずれが発生する。そして、半導体素子接続用の帯状配線導体１０５ａの幅が狭い場合には、その帯状配線導体１０５ａ上に前記導電突起を所定の幅および形状で位置精度良く設けることができず、その結果、導電突起が半導体素子接続用の帯状配線導体１０５ａから食み出てしまったり、導電突起の断面形状が歪なものとなったりして、隣接する帯状配線導体１０５ａ間での電気的な絶縁信頼性が低下したり、導電突起と導電バンプ１１０との続信頼性が低下したりするという問題がある。

特開２００３−８２２８号公報

本発明の課題は、半導体素子接続用の帯状配線導体間の電気的絶縁信頼性に優れるとともに、導電突起と導電バンプとを信頼性高く接続することが可能であり、かつ充填樹脂の充填性に優れ、ボイドの発生が抑制された配線基板およびその製造方法を提供することである。

本発明者は、上記課題を解決すべく鋭意検討を重ねた結果、所定のレジスト層を用いて最外層の絶縁層の表面に半導体素子接続用の帯状配線導体と、この帯状配線導体の表面に導電突起を形成し、ついで、前記レジスト層を除去した後に前記絶縁層および帯状配線導体の表面にソルダーレジスト層を被着する場合には、前記導電突起が半導体素子接続用の帯状配線導体の表面に十分な幅および良好な形状で確実に形成されるので、隣接する半導体素子接続用の帯状配線導体間の電気的絶縁信頼性及びこの導電突起の表面に形成される導電バンプとの接続信頼性に優れると共に、前記ソルダーレジスト層は少なくとも前記導電突起の上面を露出するので、導電突起とソルダーレジスト層との高低差が小さくなり、その結果、充填樹脂の充填性に優れ且つボイドの発生が抑制され、電極端子が狭ピッチな半導体集積回路素子を微小な導電バンプを介してフリップチップ搭載することができる配線基板が得られるという新たな知見を見出し、本発明を完成するに至った。

すなわち、本発明における配線基板およびその製造方法は、以下の構成からなる。
（１）絶縁層と配線導体とが交互に積層されており、最外層の絶縁層上に半導体素子接続用の帯状配線導体が複数並んで形成されているとともに、該帯状配線導体上の一部に半導体素子の電極端子がフリップチップ接続される導電突起が前記帯状配線導体の幅と一致する幅で形成されており、かつ前記最外層の絶縁層上および前記帯状配線導体上に前記導電突起の少なくとも上面を露出させるソルダーレジスト層が被着されていることを特徴とする配線基板。
（２）前記導電突起の上面と前記ソルダーレジスト層の上面とが実質的に同じ高さであることを特徴とする前記（１）記載の配線基板。
（３）前記導電突起の長さが該導電突起の幅よりも長いことを特徴とする前記（１）または（２）に記載の配線基板。
（４）絶縁層と配線導体とを交互に積層し、最外層の絶縁層上に半導体素子接続用の帯状配線導体を複数並べて形成するとともに該帯状配線導体上の一部に半導体素子の電極端子がフリップチップ接続される導電突起を設け、かつ前記最外層の絶縁層と前記帯状配線導体上に前記導電突起の少なくとも上面を露出させるソルダーレジスト層を被着する配線基板の製造方法であって、前記最外層の絶縁層上に、該絶縁層上の全面を覆う電解めっき用の下地金属層を形成する工程と、次に前記下地金属層上に前記帯状配線導体に対応する形状の第一開口を有する第一レジスト層を形成する工程と、次に前記第一開口内の前記下地金属層上に電解めっきにより前記帯状配線導体を形成する工程と、次に前記第一レジスト層および前記帯状配線導体の上に、前記第一開口を横切る第二開口を有する第二レジスト層を形成する工程と、次に前記第一開口および第二開口で囲まれた前記帯状配線導体上に電解めっきにより前記導電突起を前記第一開口で画定される幅および第二開口で画定される長さで形成する工程と、次に前記第一レジスト層および第二レジスト層を除去する工程と、次に前記帯状配線導体が形成された部分以外の前記下地金属層を除去する工程と、次に前記最上層の絶縁層および帯状配線導体の表面に前記導電突起の少なくとも上面を露出させるソルダーレジスト層を被着する工程とを含むことを特徴とする配線基板の製造方法。
（５）前記導電突起の上面と前記ソルダーレジスト層の上面とを実質的に同じ高さに形成することを特徴とする前記（４）記載の配線基板の製造方法。
（６）前記導電突起の前記長さを前記幅よりも長く形成することを特徴とする前記（４）または（５）に記載の配線基板の製造方法。
（７）前記ソルダーレジスト層を被着する工程は、ソルダーレジスト層用の樹脂で前記導電突起を含む最外層の絶縁層および帯状配線導体の全面を被覆する工程と、被覆した前記ソルダーレジスト層用の樹脂を前記導電突起の上面が露出するまで研磨する工程とを含んでいる前記（４）乃至（６）の何れかに記載の配線基板の製造方法。
（８）前記ソルダーレジスト層を被着する工程は、ソルダーレジスト層用の感光性樹脂で前記導電突起を含む最外層の絶縁層および帯状配線導体の全面を被覆する工程と、被覆した前記感光性樹脂を露光および現像処理して前記ソルダーレジスト層に前記導電突起の上面を露出させる開口を形成する工程とを含む前記（４）乃至（６）の何れかに記載の配線基板の製造方法。

本発明の配線基板によれば、最外層の絶縁層上に形成された半導体素子接続用の帯状配線導体上の一部に半導体素子の電極端子がフリップチップ接続される導電突起が前記帯状配線導体の幅と一致する幅で形成されており、かつ前記最外層の絶縁層上および前記帯状配線導体上に前記導電突起の少なくとも上面を露出させるソルダーレジスト層が被着されていることから、前記帯状配線導体上に十分な幅の導電突起が帯状配線導体からはみ出すことなく良好な断面形状で形成され、隣接する帯状配線導体間の電気的絶縁信頼性が高いとともに、導電突起の表面に形成される導電バンプとの接続信頼性に優れ、且つ導電突起とソルダーレジスト層との高低差が小さくなるので、充填樹脂の充填性に優れ且つボイドの発生が抑制され、電極端子が狭ピッチな半導体集積回路素子を微小な導電バンプを介してフリップチップ搭載することができる。

また、本発明の配線基板の製造方法によれば、所定のレジスト層を用いて最外層の絶縁層の表面に半導体素子接続用の帯状配線導体と、この帯状配線導体の表面に導電突起を形成し、ついで、前記レジスト層を除去した後に前記絶縁層および帯状配線導体の表面にソルダーレジスト層を被着するので、前記導電突起が半導体素子接続用の帯状配線導体の表面に所定の幅および形状で確実に形成され、隣接する前記帯状配線導体間の電気的絶縁信頼性及びこの導電突起の表面に形成される導電バンプとの接続信頼性に優れると共に、導電突起とソルダーレジスト層との高低差が小さくなるので、充填樹脂の充填性に優れ且つボイドの発生が抑制され、電極端子が狭ピッチな半導体集積回路素子を微小な導電バンプを介してフリップチップ搭載することができる配線基板が得られるという効果がある。

＜配線基板＞
以下、本発明にかかる配線基板について図面を参照して詳細に説明する。図１は、ペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載した本発明にかかる配線基板を示す概略断面図であり、図２は、図１の配線基板を示す平面図である。

図１，図２に示すように、本発明にかかる配線基板１０は、上面から下面にかけて第一の配線導体２が配設された絶縁基板３の上下面に絶縁層４と第二の配線導体５とが交互に積層され、さらに、その最表面には保護用のソルダーレジスト層６が被着されて成る。

絶縁基板３は、厚みが０．３〜１．５ｍｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成り、配線基板１０のコア部材として機能する。

絶縁基板３の上面から下面にかけて直径が０．０５〜０．３ｍｍ程度の複数のスルーホール７が形成されており、絶縁基板３の上下面およびスルーホール７の内面には、第一の配線導体２が被着されている。第一の配線導体２は、絶縁基板３の上下面では、主として銅箔から形成されており、スルーホール７内面では、無電解銅めっきおよびその上の電解銅めっきから形成されている。

また、スルーホール７内部には、エポキシ樹脂等の熱硬化性樹脂から成る埋め込み樹脂８が充填されており、絶縁基板３の上下面に形成された第一の配線導体２同士がスルーホール７内の第一の配線導体２を介して電気的に接続されている。

このような絶縁基板３は、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートの上下面に第一の配線導体２用の銅箔を貼着した後、そのシートを熱硬化させ、これに上面から下面にかけてスルーホール７用のドリル加工を施すことにより製作される。

第一の配線導体２は、絶縁基板３用のシートの上下全面に、厚みが３〜５０μｍ程度の銅箔を上述のように貼着しておくとともに、これらの銅箔および絶縁基板３にスルーホール７を穿孔した後、このスルーホール7の内面および銅箔表面に無電解銅めっきおよび電解銅めっきを順次施し、次にスルーホール７内を埋め込み樹脂８で充填した後、この上下面の銅箔および銅めっきをフォトリソグラフィ技術を用いて所定のパターンにエッチング加工することにより絶縁基板３の上下面およびスルーホール７の内面に形成される。

埋め込み樹脂８は、スルーホール７を塞ぐことによりスルーホール７の直上および直下に絶縁層４を形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール７内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。

絶縁基板３の上下面に積層された絶縁層４は、それぞれの厚みが２０〜６０μｍ程度であり、絶縁基板３と同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料や、あるいはエポキシ樹脂等の熱硬化性樹脂に酸化ケイ素等の無機フィラーを分散させた電気絶縁材料から成る。また、各絶縁層４には、直径が３０〜１００μｍ程度の複数のビアホール９が形成されている。

各絶縁層４の表面およびビアホール９内面には、無電解銅めっきおよびその上の電解銅めっきから成る第二の配線導体５が被着形成されている。そして、絶縁層４を挟んで上層に位置する配線導体５と下層に位置する配線導体５とをビアホール９内の配線導体５を介して電気的に接続することにより高密度配線が立体的に形成される。

複数の第二の配線導体５のうち、配線基板１０の上面側における最外層の絶縁層４上に被着された一部が半導体集積回路素子１０１の電極と半田等の導電バンプ１１０および後述する導電突起１２を介して電気的に接続される半導体素子接続用の帯状配線導体５ａを形成しており、配線基板１０の下面側における最外層の絶縁層４上に被着された一部が外部電気回路基板の配線導体に半田ボール１１１を介して電気的に接続される外部接続用の配線導体５ｂを形成している。

このような第二の配線導体５は、セミアディティブ法といわれる方法により形成される。セミアディティブ法は、例えば、ビアホール９が形成された絶縁層４の表面に電解めっき用の下地金属層を無電解銅めっきにより形成し、その上に第二の配線導体５に対応した開口を有するめっきレジスト層を形成し、次に、下地金属層を給電用の電極として開口から露出する下地金属層上に電解銅めっきを施し第二の配線導体５を形成し、めっきレジストを剥離した後、露出する下地金属層をエッチング除去することによって各第二の配線導体５を電気的に独立させる方法である。

半導体素子接続用の帯状配線導体５ａは、図２に示すように、半導体集積回路素子１０１の外周部に対応する位置を半導体集積回路素子１０１の外周辺に対して直角な方向に延びるようにして所定のピッチで複数並んで設けられており、その上には半導体集積回路素子１０１の電極端子に対応する位置に、導電バンプ１１０と接続される導電突起１２が帯状配線導体５ａの幅と一致する幅で形成されている。

導電突起１２は、帯状配線導体５ａの幅と一致する幅で形成されていることから、帯状配線導体５ａからはみ出ることがないとともに導電バンプ１１０と接続するための十分な幅を確保することができる。したがって、本発明の配線基板１０は、隣接する帯状配線導体５ａ間の電気的絶縁信頼性に優れるとともに導電突起１２と導電バンプ１１０との接続信頼性に優れる。

また、導電突起１２は、その長さが前記幅よりも例えば５０μｍ以上長く形成されている。このように、導電突起１２の長さが前記幅よりも長く形成されることにより、例えば導電突起１２の形成位置が帯状配線導体５ａの長さ方向に多少ずれた場合であっても、半導体集積回路素子１０１の電極端子と導電突起１２との位置が合い、両者を導電バンプ１１０を介して正確に接続することができる。

さらに、最外層の絶縁層４およびその上の第二の配線導体５上には、ソルダーレジスト層６が被着されている。該ソルダーレジスト層６は、最外層の第二の配線導体５を熱や外部環境から保護するための保護膜であり、上面側のソルダーレジスト層６は、導電突起１２の上面を露出させるようにして、また下面側のソルダーレジスト層６は、外部接続用の配線導体５ｂを露出させるようにして被着されている。

そして、本発明の配線基板１０においては、導電突起１２の上面とソルダーレジスト層６の上面とが実質的に同じ高さとなっている。これにより、導電突起１２の上に導電バンプ１１０を介して半導体集積回路素子１０１の電極端子を接続する際には、ソルダーレジスト層６と半導体集積回路素子１０１との間に導電バンプ１１０の高さに相当する隙間が確保され、その隙間に充填樹脂１１２を充填性良く、かつボイドを発生させることなく充填することができる。なお、導電突起１２の上面とソルダーレジスト層６の上面とは、完全に同一の高さである必要はなく、両者間に５μｍ以下の高低差があってもよい。

＜配線基板の製造方法＞
次に本発明の配線基板の製造方法に従い、上述の帯状配線導体５ａ、導電突起１２およびソルダーレジスト層６を形成する方法について図３〜図１２を基にして説明する。
（第一の製造方法）
図３〜図５は、本発明にかかる配線基板の第一の製造方法を示す概略説明図であり、図６〜図８は、その工程説明図である。これらのうち、図６，図７は、半導体素子接続用の帯状配線導体およびその上の導電突起の形成方法を示す工程説明図であり、図８は、ソルダーレジスト層の被着方法を示す工程説明図である。

まず、図３（ａ），（ｂ）および図６（ａ），（ｂ）に示すように、上面側における最外層の絶縁層４の表面に、電解めっき用の下地金属層５１を無電解めっきにより被着形成する。下地金属層５１を形成する無電解めっきとしては、無電解銅めっきが好ましい。

ついで、図３（ｃ），図６（ｃ）に示すように、下地金属層５１の表面に、第一レジスト層Ｒ１を形成する。第一レジスト層Ｒ１は、帯状配線導体５ａに対応する形状の第一開口Ａ１を有しており、光感光性アルカリ現像型ドライフィルムレジストを下地金属層５１上に貼着するとともに、それにフォトリソグラフィ技術を用いて露光および現像を行なうことにより帯状配線導体５ａに対応する形状の第一開口Ａ１を有するパターンに形成される。また、第一レジスト層Ｒ１の厚みは、帯状配線導体５ａおよびその上に形成される導電突起１２の合計厚みよりも若干厚い厚みであるのがよい。

ついで、図４（ｄ），図６（ｄ）に示すように、第一レジスト層Ｒ１の第一開口Ａ１内に露出する下地金属層５１上に電解めっきにより半導体素子接続用の帯状配線導体５ａを被着形成する。帯状配線導体５ａを形成するための電解めっきとしては、電解銅めっきが好ましい。ここで、帯状配線導体５ａの厚みは、第一レジスト層Ｒ１の厚みより薄い。具体的には、帯状配線導体５ａの厚みは、８〜２０μｍ、好ましくは１０〜１５μｍであるのがよい。

ついで、図４（ｅ），図７（ｅ）に示すように、第一レジスト層Ｒ１および帯状配線導体５ａの表面に第二レジスト層Ｒ２を形成する。第二レジスト層Ｒ２は、導電突起１２が形成される位置に導電突起１２の長さに対応した幅で第一開口Ａ１を真横に横切る第二開口Ａ２を有しており、光感光性アルカリ現像型ドライフィルムレジストを第一レジスト層Ｒ１および帯状配線導体５ａ上に貼着するとともに、それにフォトリソグラフィ技術を用いて露光および現像を行なうことにより第二開口Ａ２を有するパターンに形成される。なお、第二レジスト層Ｒ２の厚みは第一レジスト層Ｒ２の厚み以上であることが好ましい。

ついで、図４（ｆ），図７（ｆ）に示すように、第一開口Ａ１および第二開口Ａ２で囲まれた帯状配線導体５ａ上に、導電突起１２を電解めっきにより形成する。導電突起１２を形成するための電解めっきとしては、電解銅めっきが好ましい。なお、導電突起１２の高さは第一レジスト層Ｒ１の上面よりも若干低い位置とするのが好ましい。

このとき、導電突起１２は、第一開口Ａ１および第二開口Ａ２で囲まれた帯状配線導体５ａ上に形成されるので、その幅が第一開口Ａ１で画定される幅、すなわち帯状配線導体５ａの幅と一致する幅で形成されるとともに、その長さが第二開口Ａ２で画定される幅で形成される。その結果、導電突起１２が帯状配線導体５ａからはみ出すことがないとともに、導電バンプ１１０と接続するために十分な幅が確保され、かつその断面形状が歪になることもない。したがって、導電バンプ１１０との接続信頼性に優れる導電突起１２を形成することができる。

なお、第二開口Ａ２の幅を、第一開口Ａ１の幅よりも例えば５０μｍ以上広い幅で形成しておくと、その分、導電突起１２の長さが長く形成されることになり、第二レジスト層Ｒ２を形成する際の位置合わせの誤差に起因して第二開口Ａ２の位置が帯状配線導体５ａの長さ方向に例えば２５μｍ程度ずれたとしても、導電突起１２上に半導体集積回路素子１０１の電極端子と正確に対向する領域を確保することができるので、半導体集積回路素子１０１の電極端子と導電突起１２とを導電バンプ１１０を介して正確に接続することができる。したがって、第二開口Ａ２の幅は、第一開口Ａ１の幅よりも、例えば５０μｍ以上広くしておくことが好ましい。

ところで、第二開口Ａ２は、第一開口Ａ１を横切るように形成されていることから、第二レジスト層Ｒ２を形成する際の位置合わせの誤差に起因して、第二開口Ａ２の位置が帯状配線導体５ａの幅方向にずれたとしても、帯状配線導体５ａの露出幅が変わることはなく、したがって形成される導電突起１２の幅に影響を与えることはない。

導電突起１２を形成後、図４（ｇ），図７（ｇ）に示すように、第一レジスト層Ｒ１および第二レジスト層Ｒ２を除去する。前記第一レジスト層Ｒ１および第二レジスト層Ｒ２の除去は、例えば水酸化ナトリウム水溶液への浸漬により行なうことができる。

次に、図５（ｈ）、図７（ｈ）および図８（ａ）に示すように、帯状配線導体５ａが形成された部分以外の下地金属層５１を除去する。これにより、隣接する帯状配線導体５ａ間が電気的に独立することになる。このとき、帯状配線導体５ａの上に形成された導電突起１２は、その幅が帯状配線導体５ａと一致する幅で形成されており、帯状配線導体５ａからはみ出すことはないので、隣接する帯状配線導体５ａ間の電気的な絶縁が良好に保たれる。なお、帯状配線導体５ａが形成された部分以外の下地金属層５１を除去するには、前記第一レジスト層Ｒ１および第二レジスト層Ｒ２を除去した後に露出する下地金属層５１を例えば塩化第二銅を含有するエッチング液によりエッチング除去する方法が採用可能である。

ついで、図５（ｉ），図８（ｂ）に示すように、ソルダーレジスト層用の樹脂６ａで最外層の絶縁層４、前記帯状配線導体５ａおよび導電突起１２を被覆する。ソルダーレジスト層用の樹脂６ａとしては、配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えばエポキシ樹脂等にシリカやタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた絶縁材料から成る熱硬化性樹脂が好ましく、該樹脂を被覆後、硬化させるのがよい。

ソルダーレジスト層用の樹脂６ａで被覆した後、図５（ｊ），図８（ｃ）に示すように、該ソルダーレジスト層用の樹脂６ａを前記導電突起１２の上面が露出するまで研磨してソルダーレジスト層６を形成し、導電突起１２の上面がソルダーレジスト層６の上面と実質的に同じ平面で露出する配線基板１０が得られる。なお、前記研磨は各種の公知の機械的研磨方法やレーザスクライブ法が採用可能であり、ソルダーレジスト層６の厚みとしては、ソルダーレジスト層６の上面と導電突起１２の上面との高低差が５μｍ以下となる厚みが好ましい。

ソルダーレジスト層６が被着形成された配線基板１０は、図１に示すように、ペリフェラル型の半導体集積回路素子１０１の電極端子（ピッチが１００μｍ以下）と半導体素子接続用の帯状配線導体５ａ上に形成された導電突起１２とを導電バンプ１１０を介して電気的に接続（フリップチップ接続）することにより、半導体集積回路素子１０１の電極端子と帯状配線導体５ａとが電気的に接続される。ここで、半導体素子接続用の帯状配線導体５ａ上に導電突起１２が帯状配線導体５ａの幅と一致する幅で確実に被着形成されているので、導電突起１２は導電バンプ１１０との接続のために十分な幅が確保されているとともに断面形状に歪みもなく、導電バンプ１１０との接続信頼性に優れたものとなる。

ついで、半導体集積回路素子１０１と配線基板１０との間の隙間に充填樹脂１１２を充填し、半導体集積回路素子１０１が配線基板１０上に実装される。ここで、導電突起１２の上面およびソルダーレジスト層６の上面は実質的に同じ高さとなるので、半導体集積回路素子１０１と配線基板１０との間に導電バンプ１１０の高さに相等する隙間を確保できるようになり、充填樹脂１１２の充填性に優れ、その結果、ボイドの発生が抑制される。

なお、上記した方法では、第二開口Ａ２を、第一開口Ａ１と直交する向きに形成したが、本発明にかかる配線基板の製造方法はこれに限定されるものではなく、導電突起１２の形状に合わせて、任意の向きに第二開口Ａ２を形成すればよい。また、一つの帯状配線導体５ａの表面には、一つの導電突起１２が形成されているが、複数の第一開口Ａ１および第二開口Ａ２を組み合わせることにより、一つの帯状配線導体５ａの表面に複数の導電突起１２が被着形成されていてもよい。

（第二の製造方法）
図９〜図１１は、本発明にかかる配線基板の第二の製造方法を示す概略説明図であり、図１２は、その工程説明図である。なお、図９〜図１２においては、前述した図１〜８の構成と同一または同等な部分には同一の符号を付して説明は省略する。さらに、図９〜図１１（ｈ）および図１２（ａ）は、図３〜図５（ｈ）および図８（ａ）と同じであるので、これらの工程の説明は省略する。

まず、図９〜図１１（ｈ）に示す手順にて、半導体素子接続用の帯状配線導体５ａ上に導電突起１２を形成する。ついで、図１１（ｉ），図１２（ｂ）に示すように、ソルダーレジスト層用の感光性樹脂６ｂで最外層の絶縁層４、帯状配線導体５ａおよび導電突起１２を被覆する。感光性樹脂６ｂによる被覆方法としては、感光性樹脂ペーストを塗布した後に乾燥する方法や感光性樹脂フィルムを貼着する方が採用される。

ここで、ソルダーレジスト層用の感光性樹脂６ｂの厚みは、帯状配線導体５ａおよび導電突起１２の合計の厚みとほぼ同じ厚みであるのが好ましく、特に、若干薄い方が好ましい。ほぼ同じ厚みで被覆する方法としては、例えば感光性樹脂ペーストを塗布する場合であれば、感光性樹脂ペーストを塗布する際の感光性樹脂ペーストの量および粘度を制御する方法が採用され、感光性樹脂フィルムを貼着する場合であれば、感光性樹脂フィルムの貼着時にフィルムが軟化流動する程度に熱を加えながらプレスして厚みを整えることで、ほぼ同じ厚みで被覆することができる。この場合には、導電突起１２の上面に感光性樹脂６ｂの薄い膜が被覆されるが、同じ厚みとなるように、ソルダーレジスト層用の感光性樹脂６ｂを研磨してもよい。ソルダーレジスト層用の感光性樹脂６ｂとしては、例えばアクリル変性エポキシ樹脂等を含有する感光性樹脂等が挙げられる。

そして、図１１（ｊ），図１２（ｃ）に示すように、導電突起１２の上面が露出するように、導電突起１２上およびその周辺の感光性樹脂６ｂの一部をフォトリソグラフィ技術を用いて露光・現像処理して開口し、該開口部分を除く最外層の絶縁層４および帯状配線導体５ａの表面がソルダーレジスト層６で被覆された配線基板１０が得られる。この構成であっても、導電突起１２と導電バンプ１１０との接続信頼性に優れるとともに、充填樹脂の充填性に優れ且つボイドの発生が抑制された配線基板とすることができる。

なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施形態例では、半導体素子接続用の帯状配線導体５ａおよび導電突起１２を配線基板１０の上面側に設けた場合を例に示したが、半導体素子接続用の帯状配線導体５ａおよび導電突起１２を配線基板１０の下面側あるいは両面に設けてもよい。

また、上述の実施の形態例では、上面側におけるソルダーレジスト層６は、最外層の絶縁層４および帯状配線導体５ａの上を、導電突起１２が形成された領域を除く略全面にわたり被覆していたが、上面側におけるソルダーレジスト層６は、半導体集積回路素子１０１の下面中央部に対向する領域において最外層の絶縁層４の一部を露出させる開口を有していてもよい。このような開口を設けることにより半導体集積回路素子１０１下面中央部と配線基板１０との間に形成される隙間をさらに大きなものとすることができる。

ペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載した本発明にかかる配線基板を示す概略断面図である。 図１の配線基板を示す平面図である （ａ）〜（ｃ）は、本発明にかかる配線基板の第一の製造方法を示す概略説明図である。 （ｄ）〜（ｇ）は、本発明にかかる配線基板の第一の製造方法を示す概略説明図である。 （ｈ）〜（ｊ）は、本発明にかかる配線基板の第一の製造方法を示す概略説明図である。 （ａ）〜（ｄ）は、第一の製造方法にかかる帯状配線導体の形成方法を示す工程説明図である。 （ｅ）〜（ｈ）は、第一の製造方法にかかる導電突起の形成方法を示す工程説明図である。 （ａ）〜（ｃ）は、第一の製造方法にかかるソルダーレジスト層の被着方法を示す工程説明図である。 （ａ）〜（ｃ）は、本発明にかかる配線基板の第二の製造方法を示す概略説明図である。 （ｄ）〜（ｇ）は、本発明にかかる配線基板の第二の製造方法を示す概略説明図である。 （ｈ）〜（ｊ）は、本発明にかかる配線基板の第二の製造方法を示す概略説明図である。 （ａ）〜（ｃ）は、第二の製造方法にかかるソルダーレジスト層の被着方法を示す工程説明図である。 ペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載した従来の配線基板を示す概略断面図である。 図１３の配線基板を示す平面図である。

符号の説明

２ 第一の配線導体
３ 絶縁基板
４ 絶縁層
５ 第二の配線導体
５ａ 半導体素子接続用の帯状配線導体
５ｂ 外部接続用の配線導体
６ ソルダーレジスト層
６ａ，６ｂ ソルダーレジスト層用の樹脂
７ スルーホール
８ 埋め込み樹脂
９ ビアホール
１０ 配線基板
１２ 導電突起
５１ 下地金属層
１０１ 半導体集積回路素子
１１０ 導電バンプ
１１１ 半田ボール
１１２ 充填樹脂
Ａ１ 第一開口
Ａ２ 第二開口
Ｒ１ 第一レジスト層
Ｒ２ 第二レジスト層

Claims (8)

1. 絶縁層と配線導体とが交互に積層されており、最外層の絶縁層上に半導体素子接続用の帯状配線導体が複数並んで形成されているとともに、該帯状配線導体上の一部に半導体素子の電極端子がフリップチップ接続される導電突起が前記帯状配線導体の幅と一致する幅で形成されており、かつ前記最外層の絶縁層上および前記帯状配線導体上に前記導電突起の少なくとも上面を露出させるソルダーレジスト層が被着されていることを特徴とする配線基板。
2. 前記導電突起の上面と前記ソルダーレジスト層の上面とが実質的に同じ高さであることを特徴とする請求項１記載の配線基板。
3. 前記導電突起の長さが該導電突起の幅よりも長いことを特徴とする請求項１または２に記載の配線基板。
4. 絶縁層と配線導体とを交互に積層し、最外層の絶縁層上に半導体素子接続用の帯状配線導体を複数並べて形成するとともに該帯状配線導体上の一部に半導体素子の電極端子がフリップチップ接続される導電突起を設け、かつ前記最外層の絶縁層と前記帯状配線導体上に前記導電突起の少なくとも上面を露出させるソルダーレジスト層を被着する配線基板の製造方法であって、
   前記最外層の絶縁層上に、該絶縁層上の全面を覆う電解めっき用の下地金属層を形成する工程と、
   次に前記下地金属層上に前記帯状配線導体に対応する形状の第一開口を有する第一レジスト層を形成する工程と、
   次に前記第一開口内の前記下地金属層上に電解めっきにより前記帯状配線導体を形成する工程と、
   次に前記第一レジスト層および前記帯状配線導体の上に、前記第一開口を横切る第二開口を有する第二レジスト層を形成する工程と、
   次に前記第一開口および第二開口で囲まれた前記帯状配線導体上に電解めっきにより前記導電突起を前記第一開口で画定される幅および第二開口で画定される長さで形成する工程と、
   次に前記第一レジスト層および第二レジスト層を除去する工程と、
   次に前記帯状配線導体が形成された部分以外の前記下地金属層を除去する工程と、
   次に前記最外層の絶縁層および帯状配線導体の表面に前記導電突起の少なくとも上面を露出させるソルダーレジスト層を被着する工程とを含むことを特徴とする配線基板の製造方法。
5. 前記導電突起の上面と前記ソルダーレジスト層の上面とを実質的に同じ高さに形成することを特徴とする請求項４記載の配線基板の製造方法。
6. 前記導電突起の前記長さを前記幅よりも長く形成することを特徴とする請求項４または５に記載の配線基板の製造方法。
7. 前記ソルダーレジスト層を被着する工程は、ソルダーレジスト層用の樹脂で前記導電突起を含む最外層の絶縁層および帯状配線導体の全面を被覆する工程と、被覆した前記ソルダーレジスト層用の樹脂を前記導電突起の上面が露出するまで研磨する工程とを含んでいる請求項４乃至６の何れかに記載の配線基板の製造方法。
8. 前記ソルダーレジスト層を被着する工程は、ソルダーレジスト層用の感光性樹脂で前記導電突起を含む最外層の絶縁層および帯状配線導体の全面を被覆する工程と、被覆した前記感光性樹脂を露光および現像処理して前記ソルダーレジスト層に前記導電突起の上面を露出させる開口を形成する工程とを含む請求項４乃至６の何れかに記載の配線基板の製造方法。
   

Images