JP5091469B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP5091469B2
JP5091469B2 JP2006328180A JP2006328180A JP5091469B2 JP 5091469 B2 JP5091469 B2 JP 5091469B2 JP 2006328180 A JP2006328180 A JP 2006328180A JP 2006328180 A JP2006328180 A JP 2006328180A JP 5091469 B2 JP5091469 B2 JP 5091469B2
Authority
JP
Japan
Prior art keywords
wiring
resist layer
electronic component
layer
conductive protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006328180A
Other languages
English (en)
Other versions
JP2008141109A (ja
Inventor
孝一 大隅
博一 山田
美隆 志賀
Original Assignee
京セラＳｌｃテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラＳｌｃテクノロジー株式会社 filed Critical 京セラＳｌｃテクノロジー株式会社
Priority to JP2006328180A priority Critical patent/JP5091469B2/ja
Publication of JP2008141109A publication Critical patent/JP2008141109A/ja
Application granted granted Critical
Publication of JP5091469B2 publication Critical patent/JP5091469B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

本発明は配線基板およびその製造方法に関し、より詳細には、例えばペリフェラル型の半導体集積回路素子等の第一電子部品をフリップチップ接続により搭載するとともに、さらにその上に別の第二電子部品を半田ボール接続またはワイヤボンド接続により搭載するのに好適な配線基板およびその製造方法に関する。
従来から、電子部品である半導体集積回路素子として、多数の電極端子を、その一方の主面の外周に沿って配設した、いわゆるペリフェラル型の半導体集積回路素子がある。
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法がある。フリップチップ接続とは、配線基板上に設けた電子部品接続用の配線導体の一部を電子部品の電極端子の配置に対応した並びに露出させ、この電子部品接続用の配線導体の露出部と前記電子部品の電極端子とを対向させ、これらを半田や金等からなる導電バンプを介して電気的に接続する方法である。
また、近時はこのようなフリップチップ接続により第一電子部品を配線基板上に搭載し、さらにその上に別の第二電子部品を半田ボール接続またはワイヤボンド接続により搭載して、配線基板への電子部品の搭載密度を高めることが行われている。
図１１は、第一電子部品としてのペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載し、さらにその上に第二電子部品しての半導体素子搭載基板を半田ボール接続した従来の配線基板の一例を示す概略断面図であり、図１２は、図１１の配線基板を示す平面図である。
図１１に示すように、従来の配線基板１１０は、上面から下面にかけてコア用の配線導体１０２が配設されたコア用の絶縁基板１０３の上下面に、複数のビルドアップ用の絶縁層１０４とビルドアップ用の配線導体１０５とが交互に積層され、さらに、その最表面には保護用のソルダーレジスト層１０６が被着されている。
コア用の絶縁基板１０３の上面から下面にかけては複数のスルーホール１０７が形成されており、絶縁基板１０３の上下面およびスルーホール１０７の内面にはコア用の配線導体１０２が被着され、スルーホール１０７の内部には埋め込み樹脂１０８が充填されている。ビルドアップ用の絶縁層１０４には、それぞれに複数のビアホール１０９が形成されており、各絶縁層１０４の表面およびビアホール１０９の内面には、ビルドアップ用の配線導体１０５が被着形成されている。
この配線導体１０５のうち、配線基板１１０の上面側における最外層の絶縁層１０４上に被着された一部は、第一電子部品としての半導体集積回路素子Ｅ１の電極端子に導電バンプＢ１を介してフリップチップ接続により電気的に接続される第一接続部１０５ａを有する第一配線パターン部１０５Ａであり、この第一配線パターン部１０５Ａは複数並んで帯状に形成されている。さらに、配線導体１０５のうち、配線基板１１０の上面側における最外層の絶縁層１０４上に被着された他の一部は、第二電子部品としての半導体素子搭載基板Ｅ２の電極端子に半田ボールＢ２を介して半田ボール接続により電気的に接続される第二接続部１０５ｂを有する第二配線パターン部１０５Ｂであり、この第二配線パターン部１０５Ｂは複数並んで形成されている。そして、これら第一配線パターン部１０５Ａおよび第二配線パターン部１０５Ｂのうち、第一接続部１０５ａおよび第二接続部１０５ｂがソルダーレジスト層１０６から露出しており、第一接続部１０５ａに半導体集積回路素子Ｅ１の電極端子が半田や金等から成る導電バンプＢ１を介して電気的に接続され、第二接続部１０５ｂに半導体素子搭載基板Ｅ２の電極端子が半田ボールＢ２を介して電気的に接続される。
さらに、配線基板１１０の下面側における最外層の絶縁層１０４上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される外部接続用の第三接続部１０５ｃを有する第三配線パターン部１０５Ｃであり、この第三配線パターン部１０５Ｃは複数並んで形成されている。この第三配線パターン部１０５Ｃのうち、第三接続部１０５ｃがソルダーレジスト層１０６から露出しており、第三接続部１０５ｃに、外部電気回路基板の配線導体が半田ボールＢ３を介して電気的に接続される。
ソルダーレジスト層１０６は、最外層の配線導体１０５を保護するとともに、第一接続部１０５ａおよび第二接続部１０５ｂや外部接続用の第三接続部１０５ｃ部を画定する。このようなソルダーレジスト層１０６は、感光性を有する熱硬化性樹脂ペーストまたはフィルムを配線導体１０５が形成された最外層の絶縁層１０４上に積層したのち、電子部品接続用の第一接続部１０５ａおよび第二接続部１０５ｂや外部接続用の第三接続部１０５ｃを露出させる開口を有するように露光および現像し、硬化させることにより形成される。このため、電子部品接続用の第一接続部１０５ａおよび第二接続部１０５ｂは、ソルダーレジスト層１０６の表面から凹んで位置することになる。
なお、図１２に示すように、上面側のソルダーレジスト層１０６は、第一接続部１０５ａを露出させるスリット状の開口および第二接続部１０５ｂを露出させる円形状の開口を有している。
そして、半導体集積回路素子Ｅ１の電極端子と第一接続部１０５ａとを導電バンプＢ１を介して電気的に接続した後、半導体集積回路素子Ｅ１と配線基板１１０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂Ｕ１を充填し、半導体集積回路素子Ｅ１が配線基板１１０上に実装される。さらに、その上に半導体素子搭載基板Ｅ２の電極端子と第二接続部１０５ｂとを半田ボールＢ２を介して電気的に接続することにより半導体素子搭載基板Ｅ２が配線基板１１０上に実装され、これにより配線基板１１０上に複数の電子部品が高密度に実装されることとなる。
ところが近時、第一電子部品である半導体集積回路素子Ｅ１は、その高集積度化が急激に進み、半導体集積回路素子Ｅ１における電極端子のピッチは１００μｍ以下と狭ピッチになってきている。これに伴い、この半導体集積回路素子Ｅ１の電極端子がフリップチップ接続される第一接続部１０５ａの幅も狭くなってきている（例えば５０μｍ以下）。第一接続部１０５ａの幅が狭くなると、この第一接続部１０５ａに形成される導電バンプＢ１も小さなものにならざるを得ず、この小さな導電バンプＢ１を介して半導体集積回路素子Ｅ１を実装した場合には、半導体集積回路素子Ｅ１とソルダーレジスト層１０６との間の隙間が狭くなるという問題がある（例えば４５μｍ以下）。
前記隙間が狭くなると、この隙間内への充填樹脂Ｕ１の充填性が低下すると共に、充填された充填樹脂Ｕ１中にボイドが発生しやすくなる。ボイドの発生は、半導体集積回路素子Ｅ１が実装された後の配線基板１１０を外部電気回路基板に接続する際の熱や半導体集積回路素子Ｅ１が作動時に発生する熱、あるいは外部環境からの熱等が加えられた際に充填樹脂Ｕ１におけるクラック発生の起点となり、このクラックにより、半導体集積回路素子Ｅ１に対する耐湿性が低下したり、そのクラックが配線基板１１０にまで進行し、ビルドアップ用の配線導体１０５が断線したりする恐れがある。
半導体集積回路素子Ｅ１とソルダーレジスト層１０６との間の隙間を広くする方法として、ソルダーレジスト層１０６から露出した第一接続部１０５ａ上にめっきで導電突起を形成することにより、導電突起とソルダーレジスト層１０６とを実質的に同一の高さにする方法がある。この方法によると、前記導電突起上に導電バンプＢ１を形成するので、前記導電突起が、導電バンプＢ１を少量の半田等で十分な高さとするための下地部材として機能すると共に、バンプＢ１の高さに相当する隙間を確保できるようになり、充填樹脂Ｕ１の充填性に優れ、その結果、ボイドの発生が抑制されるとともに、半導体集積回路素子Ｅ１が実装された後の配線基板１１０を外部電気回路基板に接続する際の熱や半導体集積回路素子Ｅ１が作動時に発生する熱、あるいは外部環境からの熱等が加えられた際におけるクラックの発生が抑制される。
なお、ソルダーレジスト層１０６から露出した第一接続部１０５ａ上に上述の導電突起を形成する場合、先ず上面側における最外層の絶縁層１０４の表面に、配線導体１０５（第一接続部１０５ａを有する複数並んだ帯状の第一配線パターン部１０５Ａを含む）を形成した後、その上に、第一配線パターン部１０５Ａの各パターンの幅よりも若干狭い幅の第一の開口を前記第一接続部１０５ａに対応する位置に有する第一のレジスト層を形成する。次に、前記第一の開口内に露出する第一接続部１０５ａ上および第一のレジスト層の表面に電解めっき用の下地金属層を無電解めっきにより形成する。次に、前記下地金属層上に前記第一の開口に対応する第二の開口を有する第二のレジスト層を形成した後、この第二の開口内に露出する下地金属層上に電解めっきにより前記導電突起を形成する。そして、次に、前記第二のレジスト層と、第一のレジスト層上の下地金属層と、第一のレジスト層とを除去した後、最外層の絶縁層１０４上および配線導体１０５上に前記導電突起の上面を露出させるようにしてソルダーレジスト層１０６を形成する方法が採用されている（特許文献１参照）。
しかしながら、上述の方法で第一接続部１０５ａ上に導電突起を形成する場合、前記第一の開口および第二の開口は第一接続部１０５ａの幅よりも若干狭い幅になるので、必然的に導電突起の幅は第一接続部１０５ａの幅よりも狭いものとなり、第一接続部１０５ａ自体の幅が狭い場合、その上に十分な幅の導電突起を設けることが困難になるのである。また、前記第一のレジスト層に第一の開口を設ける際および第二のレジスト層に第二の開口を設ける際に、これらの間に生じる位置合わせの誤差に起因して、第一接続部１０５ａと第一の開口との間および第一の開口と第二の開口との間に多少のずれが発生する。そして、第一接続部１０５ａの幅が狭い場合、その第一接続部１０５ａ上に前記導電突起を所定の幅および形状で位置精度良く設けることができず、導電突起が第一接続部１０５ａからはみ出てしまったり、導電突起の断面形状が歪なものとなったりして、隣接する第一接続部１０５ａ間での電気的な絶縁信頼性が低下したり、導電突起と導電バンプＢ１との続信頼性が低下したりする。
特開２００３−８２２８号公報
本発明の課題は、第一電子部品がフリップチップ接続され、さらにその上に第二電子部品が半田ボール接続またはワイヤボンド接続される配線基板において、第一電子部品がフリップチップ接続される第一接続部間の電気的絶縁信頼性に優れるとともに、第一接続部上に形成された導電突起と導電バンプとを信頼性高く接続することが可能であり、かつ第一電子部品と配線基板との間に充填される充填樹脂の充填性に優れ、充填樹脂中でのボイドの発生が抑制された高密度実装型の配線基板およびその製造方法を提供することである。
本発明者は、上記課題を解決すべく鋭意検討を重ねた結果、所定のレジスト層を用いて最外層の絶縁層の表面に第一電子部品がフリップチップ接続される第一接続部を有する電子部品接続用の配線導体を形成し、さらにこの配線導体の前記第一接続部の表面に導電突起を形成し、次いで、前記レジスト層を除去した後に前記絶縁層および配線導体の表面にソルダーレジスト層を被着することにより、前記導電突起を第一接続部の表面に十分な幅および形状で確実に形成することができ、その結果、隣接する第一接続部間の電気的絶縁信頼性に優れるとともに、前記導電突起と第一接続部上の導電突起に接続される導電バンプとの接続信頼性にも優れることと、また、導電突起とソルダーレジスト層との高低差が小さくなるので、充填樹脂の充填性に優れ、かつボイドの発生が抑制され、電極端子が狭ピッチな半導体集積回路素子を微小な導電バンプを介してフリップチップ搭載することができる配線基板が得られるという新たな知見を見出し、本発明を完成するに至った。
すなわち、本発明における配線基板およびその製造方法は、以下の構成からなる。
（１）絶縁層と配線導体とが交互に積層され、最外層の絶縁層上の一部に電子部品接続用の配線導体が形成されており、該電子部品接続用の配線導体には、第一電子部品がフリップチップ接続される第一接続部を有する第一配線パターン部が帯状に複数並んで設けられているとともに、第二電子部品が半田ボール接続またはワイヤボンド接続される第二接続部を有する第二配線パターン部が複数並んで設けられ、かつ、前記第一接続部上には導電突起が第一接続部の幅と一致する幅で形成されており、さらに、前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上には前記導電突起の上面および前記第二接続部の上面を露出させるとともに前記導電突起の側面を埋設させるソルダーレジスト層が前記導電突起と実質的同じ高さで被着されていることを特徴とする配線基板。
（２）前記導電突起の上面と前記ソルダーレジスト層の上面との高低差が１０μｍ以下であるとともに、前記導電突起の上面と前記ソルダーレジスト層の上面との段差が傾斜面となっている、前記（１）記載の配線基板。
（３）前記導電突起の長さが該導電突起の幅よりも長い、前記（１）または（２）に記載の配線基板。
（４）絶縁層と配線導体とを交互に積層し、最外層の絶縁層上の一部には電子部品接続用の配線導体を形成し、該電子部品接続用の配線導体の形成に際しては、第一電子部品がフリップチップ接続される第一接続部を有する第一配線パターン部を帯状に複数並んで設けるとともに、第二電子部品が半田ボール接続またはワイヤボンド接続される第二接続部を有する第二配線パターン部を複数並んで設けるようにし、かつ、前記第一接続部上に導電突起を第一接続部の幅と一致する幅で形成し、さらに、前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上に前記導電突起の上面および前記第二接続部の上面を露出させるソルダーレジスト層を被着する配線基板の製造方法であって、前記最外層の絶縁層上に、該絶縁層上の全面を覆う電解めっき用の下地金属層を形成する工程と、次に前記下地金属層上に前記電子部品接続用の配線導体に対応する形状の第一開口を有する第一レジスト層を形成する工程と、次に前記第一開口内の前記下地金属層上に電解めっきにより前記電子部品接続用の配線導体を形成する工程と、次に前記第一レジスト層および前記電子部品接続用の配線導体の上に、前記第一接続部に対応する位置で前記第一配線パターン部を横切る第二開口を有する第二レジスト層を形成する工程と、次に前記第一開口および第二開口で囲まれた前記第一配線パターン部上に電解めっきにより前記導電突起を前記第一開口で画定される幅および第二開口で画定される長さで形成する工程と、次に前記第一レジスト層および第二レジスト層を除去する工程と、次に前記電子部品接続用の配線導体が形成された部分以外の前記下地金属層を除去する工程と、次に前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上に、前記導電突起の上面および前記第二接続部の上面を露出させるソルダーレジスト層を被着する工程とを含むことを特徴とする配線基板の製造方法。
（５）前記導電突起の上面と前記ソルダーレジスト層の上面とを実質的に同じ高さに形成する、前記（４）記載の配線基板の製造方法。
（６）前記導電突起の上面と前記ソルダーレジスト層の上面とを高低差が１０μｍ以下となるように形成するとともに、前記導電突起の上面と前記ソルダーレジスト層の上面との段差を傾斜面に形成する、前記（４）記載の配線基板の製造方法。
（７）前記導電突起の前記長さを該導電突起の幅よりも長く形成する、前記（４）〜（６）のいずれかに記載の配線基板の製造方法。
（８）前記ソルダーレジスト層を被着する工程は、ソルダーレジスト層用の感光性樹脂で前記導電突起を含む前記電子部品接続用の配線導体および該配線導体が形成された部分以外の最外層の絶縁層の全面を被覆する工程と、被覆した前記感光性樹脂を露光および現像処理して前記ソルダーレジスト層用の樹脂層に前記第二接続部の上面を露出させる第三開口を形成する工程と、前記ソルダーレジスト層用の樹脂を前記導電突起の上面が露出するまで研磨する工程とを含んでいる、前記（４）〜（７）のいずれかに記載の配線基板の製造方法。
（９）前記ソルダーレジスト層用の樹脂層を前記導電突起の上面が露出するまで研磨する工程は、前記ソルダーレジスト層用の樹脂層の前記導電突起に対応する部位のみを選択的に研磨する工程を含む、前記（８）の配線基板の製造方法。
（１０）前記ソルダーレジスト層用の樹脂層の前記導電突起に対応する部位のみを選択的に研磨する工程は、前記ソルダーレジスト層用の樹脂層上に前記導電突起に対応する部位のみを露出させる第四開口を有するマスクを配置するとともに、該第四開口を介して前記ソルダーレジスト層用の樹脂層に砥粒を吹き付けることにより行われる、前記（９）記載の配線基板の製造方法。
本発明の配線基板によれば、最外層の絶縁層上の一部に電子部品接続用の配線導体が形成されており、該電子部品接続用の配線導体に、第一電子部品がフリップチップ接続される第一接続部を有する第一配線パターン部が帯状に複数並んで設けられているとともに、第二電子部品が半田ボール接続またはワイヤボンド接続される第二接続部を有する第二配線パターン部が複数並んで設けられ、かつ、前記第一接続部上には導電突起が第一接続部の幅と一致する幅で形成されており、さらに、前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上には前記導電突起の上面および前記第二接続部の上面を露出させるソルダーレジスト層が被着されていることにより、前記第一接続部上に十分な幅の導電突起が第一接続部からはみ出すことなく良好な断面形状で形成され、隣接する第一接続部間の電気的絶縁信頼性に優れるとともに、導電突起と第一接続部上の導電突起に接続される導電バンプとの接続信頼性にも優れる、という効果が得られる。また、本発明の配線基板によれば、導電突起とソルダーレジスト層との高低差が小さくなることによって、充填樹脂の充填性に優れるとともに、ボイドの発生が抑制され、電極端子が狭ピッチな第一電子部品を微小な導電バンプを介してフリップチップ搭載することが可能になる。そして、さらにその上に、第二電子部品を通常の半田ボール接続またはワイヤボンド接続により搭載して、高密度実装することができる。
また、本発明の配線基板の製造方法によれば、所定のレジスト層を用いて最外層の絶縁層の表面に第一電子部品がフリップチップ接続される第一接続部を有する電子部品接続用の配線導体を形成し、さらに、この配線導体の前記第一接続部の表面に導電突起を形成し、次いで、前記レジスト層を除去した後に前記絶縁層および配線導体の表面にソルダーレジスト層を被着することにより、前記導電突起を第一接続部の表面に所定の幅および形状で確実に形成することができ、その結果、隣接する第一接続部間の電気的絶縁信頼性に優れるとともに、導電突起と第一接続部上の導電突起に接続される導電バンプとの接続信頼性にも優れた配線基板を得ることができる。また、この配線基板は、導電突起とソルダーレジスト層との高低差が小さいので、充填樹脂の充填性に優れ、かつボイドの発生が抑制され、電極端子が狭ピッチな第一電子部品を微小な導電バンプを介してフリップチップ搭載することができる。そして、さらにその上に、第二電子部品を通常の半田ボール接続またはワイヤボンド接続により搭載して、高密度実装することができる。
以下、本発明にかかる配線基板およびその製造方法について図面を参照して詳細に説明する。
図１は、第一電子部品としてペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載し、さらにその上に第二電子部品としての半導体素子搭載基板を半田ボール接続により搭載した本発明にかかる配線基板の一例を示す概略断面図であり、図２は、図１の配線基板を示す平面図である。
図１および図２に示すように、本発明にかかる配線基板１０は、上面から下面にかけてコア用の配線導体２が配設されたコア用の絶縁基板３の上下面に、ビルドアップ用の絶縁層４とビルドアップ用の配線導体５とが交互に積層され、さらに、その最表面に保護用のソルダーレジスト層６が被着されて成る。
コア用の絶縁基板３は、厚みが０．０５〜１．５ｍｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁基板３は、配線基板１０のコア部材として機能する。
コア用の絶縁基板３には、その上面から下面にかけて直径が０．０５〜０．３ｍｍ程度の複数のスルーホール７が形成されており、絶縁基板３の上下面およびスルーホール７の内面には、配線導体２が被着されている。コア用の配線導体２は、絶縁基板３の上下面では、主として銅箔から形成されており、スルーホール７の内面では、無電解銅めっきおよびその上の電解銅めっきから形成されている。
また、スルーホール７の内部には、エポキシ樹脂等の熱硬化性樹脂から成る埋め込み樹脂８が充填されており、絶縁基板３の上下面に形成された配線導体２同士がスルーホール７内の配線導体２を介して電気的に接続されている。
このような絶縁基板３は、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートの上下面に配線導体２用の銅箔を貼着した後、そのシートを熱硬化させ、これに上面から下面にかけてスルーホール７用のドリル加工を施すことにより作製される。
配線導体２は、絶縁基板３用の前記シートの上下全面に、厚みが３〜５０μｍ程度の銅箔を上述のように貼着しておくとともに、これらの銅箔および絶縁基板３にスルーホール７を穿孔した後、このスルーホール7の内面および銅箔表面に無電解銅めっきおよび電解銅めっきを順次施し、次いで、スルーホール７内を埋め込み樹脂８で充填した後、この上下面の銅箔および銅めっきをフォトリソグラフィ技術を用いて所定のパターンにエッチング加工することにより、絶縁基板３の上下面およびスルーホール７の内面に形成される。
埋め込み樹脂８は、スルーホール７を塞ぐことによりスルーホール７の直上および直下にビルドアップ用の絶縁層４を形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール７内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。
絶縁基板３の上下面に積層されたビルドアップ用の絶縁層４は、それぞれの厚みが２０〜６０μｍ程度であり、絶縁基板３と同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料や、あるいはエポキシ樹脂等の熱硬化性樹脂に酸化珪素等の無機フィラーを分散させた電気絶縁材料から成る。各絶縁層４には、直径が３０〜１００μｍ程度の複数のビアホール９が形成されている。
各絶縁層４の表面およびビアホール９の内面には、無電解銅めっきおよびその上の電解銅めっきから成るビルドアップ用の配線導体５が被着形成されている。そして、絶縁層４を挟んで上層に位置する配線導体５と下層に位置する配線導体５とをビアホール９内の配線導体５を介して電気的に接続することにより、高密度配線が立体的に形成される。
ビルドアップ用の配線導体５のうち、配線基板１０の上面側における最外層の絶縁層４上に被着された一部は、半導体集積回路素子Ｅ１の電極に半田等の導電バンプＢ１および後述する導電突起１２を介して電気的に接続される第一接続部５ａを有する第一配線パターン部５Ａであり、複数並んだ帯状に形成されている。さらに、ビルドアップ用の配線導体５のうち、配線基板１０の上面側における最外層の絶縁層４上に被着された別の一部は、半導体素子搭載基板Ｅ２の電極端子に半田ボールＢ２を介して半田ボール接続により電気的に接続される第二接続部５ｂを有する第二配線パターン部５Ｂであり、複数並んで形成されている。また、配線基板１０の下面側における最外層の絶縁層４上に被着された一部は、外部電気回路基板の配線導体に半田ボールＢ３を介して電気的に接続される外部接続用の第三接続部５ｃを有する第三配線パターン部５Ｃであり、複数並んで形成されている。
このようなビルドアップ用の配線導体５は、セミアディティブ法といわれる方法により形成される。セミアディティブ法は、例えば、ビアホール９が形成されたビルドアップ用の絶縁層４の表面に、電解めっき用の下地金属層を無電解銅めっきにより形成し、その上に配線導体５に対応した開口を有するめっきレジスト層を形成し、次に、下地金属層を給電用の電極として開口から露出する下地金属層上に電解銅めっきを施すことで配線導体５を形成し、めっきレジストを剥離した後、露出する下地金属層をエッチング除去することによって、各配線導体５を電気的に独立させる方法である。
第一配線パターン部５Ａは、半導体集積回路素子Ｅ１の外周部に対応する位置に、半導体集積回路素子Ｅ１の外周辺に対して直角な方向に延びるようにして所定のピッチで帯状に複数並んで設けられている。そして、第一配線パターン部５Ａの半導体集積回路素子Ｅ１の電極端子に対応する位置には、第一接続部５ａが設けられており、該第一接続部５ａの上には導電バンプＢ１と接続される導電突起１２が第一接続部５ａの幅と一致する幅で形成されている。このように、導電突起１２は、第一接続部５ａの幅と一致する幅で形成されているので、第一接続部５ａからはみ出ることがないとともに、導電バンプＢ１と接続するための十分な幅を確保することができる。したがって、本発明の配線基板１０は、隣接する第一接続部５ａ間の電気的絶縁信頼性に優れるとともに、導電突起１２と導電バンプＢ１との接続信頼性に優れる。
なお、導電突起１２は、その長さが該導電突起１２の幅よりも長く（例えば５０μｍ以上長く）形成されている。このように、導電突起１２の長さがその幅よりも長く形成されることにより、例えば、導電突起１２の形成位置が第一配線パターン部５Ａの長さ方向に多少ずれた場合であっても、半導体集積回路素子Ｅ１の電極端子と導電突起１２との位置がずれることなく、両者を導電バンプＢ１を介して正確に接続することができる。
また、第二配線パターン部５Ｂは、半導体集積回路素子Ｅ１を取り囲むようにして一部が前記第一配線パターンに接続された状態で複数並んで設けられている。そして、第二配線パターン部５Ｂの半導体素子搭載基板Ｅ２の電極端子に対応する位置には、円形状の第二接続部５ｂが設けられている。
さらに、配線導体５上および該配線導体５が形成された部分以外の最外層の絶縁層４上には、ソルダーレジスト層６が被着されている。ソルダーレジスト層６は、最外層の配線導体５を熱や外部環境から保護するための保護膜であり、上面側のソルダーレジスト層６は導電突起１２の上面および第二接続部５ｂの上面を露出させるようにして被着されている。また、下面側のソルダーレジスト層６は、外部接続用の第三の接続部５ｃを露出させるようにして被着されている。
そして、本発明の配線基板１０においては、導電突起１２の上面がソルダーレジスト層６の上面と実質的に同じ高さか、それよりも若干低い高さとなっている。このように、導電突起１２の上面がソルダーレジスト層６の上面と実質的に同じ高さか、それよりも若干低い高さとなっていることにより、導電突起１２の上に導電バンプＢ１を介して半導体集積回路素子Ｅ１の電極端子を接続する際に、ソルダーレジスト層６と半導体集積回路素子Ｅ１との間に導電バンプＢ１の高さに相当する隙間が確保され、その隙間に充填樹脂Ｕ１を充填性良く、かつボイドを発生させることなく充填することができる。
なお、導電突起１２の上面がソルダーレジスト層６の上面よりも若干低い高さである場合、その高低差は１０μｍ以下であることが好ましく、さらには、図３に要部拡大断面図で示すように、導電突起１２の上面とソルダーレジスト層６の上面との間の段差が緩やかな傾斜面となっていることが好ましい。このように、導電突起１２の上面とソルダーレジスト層６の上面との間の段差が高低差１０μｍ以下の緩やかな傾斜面となっていることによって、導電突起１２の上面がソルダーレジスト層６の上面よりも若干低い場合であっても、充填樹脂Ｕ１がこの緩やかな傾斜面を伝って半導体集積回路素子Ｅ１と配線基板１０との間の隙間に良好に流れ込み、充填樹脂Ｕ１を充填性良く、かつボイドを発生させることなく充填することができる。
また、第二接続部５ｂの上面は、ソルダーレジスト層６に設けた開口内に露出しており、この開口とで形成される凹部の底面を形成している。これにより、半導体素子搭載基板Ｅ２を配線基板１０上に実装する際に、半導体素子搭載基板Ｅ２の電極端子と第二接続部５ｂとを接続する半田ボールＢ２が第二接続部５ｂ上に良好に位置決めされ、半導体素子搭載基板Ｅ２を配線基板１０上に良好に搭載することが可能になる。
なお、ソルダーレジスト層６から露出する導電突起１２の上面および第二接続部５ｂの上面には、導電突起１２および第二接続部５ｂが酸化腐食するのを防止するとともに、導電バンプＢ１や半田ボールＢ２との接続を良好とするために、ニッケルめっきおよび金めっきを無電解めっき法や電解めっき法により順次被着させておくか、あるいは半田層を被着させておいてもよい。
次に、本発明の配線基板の製造方法を、上述の第一接続部５ａ、導電突起１２、第二接続部５ｂおよびソルダーレジスト層６の形成を例にして、図４〜図８を基に説明する。
図４は、本発明にかかる配線基板の製造方法を示す概略説明図であり、図５〜図８は、各工程を説明する概略断面図である。これらのうち、図５および図６は、半導体素子接続用の帯状の配線導体およびその上の導電突起の形成工程を示す概略断面図であり、図７は、ソルダーレジスト層の被着工程を示す概略断面図であり、図８は、ソルダーレジスト層の研磨工程を示す概略断面図である。
まず、図４（ａ）、（ｂ）および図５（ａ）、（ｂ）に示すように、上面側における最外層の絶縁層４の表面に、全面にわたって、電解めっき用の下地金属層５１を無電解めっきにより被着形成する。下地金属層５１を形成する無電解めっきとしては、無電解銅めっきが好ましい。
次いで、図４（ｃ）および図５（ｃ）に示すように、下地金属層５１の表面に、第一レジスト層Ｒ１を形成する。このとき、第一レジスト層Ｒ１は、第一配線パターン部５Ａおよび第二配線パターン部５Ｂに対応する形状の第一開口Ａ１を有するように形成する。具体的には、光感光性アルカリ現像型ドライフィルムレジストを下地金属層５１上に貼着し、それにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、第一開口Ａ１を有するパターンに形成される。また、第一レジスト層Ｒ１の厚みは、後に形成する第一接続部５ａおよびその上に形成する導電突起１２の合計厚みよりも若干厚い厚みであるのがよい。
次いで、図４（ｄ）および図５（ｄ）に示すように、第一レジスト層Ｒ１の第一開口Ａ１内に露出する下地金属層５１上に、電解めっきにより第一配線パターン部５Ａおよび第二配線パターン部５Ｂを被着形成する。第一配線パターン５Ａおよび第二配線パターン部５Ｂを形成するための電解めっきとしては、電解銅めっきが好ましい。ここで、第一配線パターン部５Ａおよび第二配線パターン部５Ｂの厚みは、第一レジスト層Ｒ１より薄くなっている。具体的には、第一配線パターン部５Ａおよび第二配線パターン部５Ｂの厚みは、８〜２０μｍ、好ましくは１０〜１５μｍであるのがよい。
次いで、図４（ｅ）および図６（ｅ）に示すように、第一レジスト層Ｒ１、第一配線パターン部５Ａおよび第二配線パターン部５Ｂの表面に、第二レジスト層Ｒ２を形成する。このとき、第二レジスト層Ｒ２は、第二配線パターン部５Ｂを被覆するとともに、導電突起１２が形成される第一接続部５ａの位置に導電突起１２の長さに対応した幅で第一開口Ａ１を真横に横切る第二開口Ａ２を有するように形成する。具体的には、光感光性アルカリ現像型ドライフィルムレジストを第一レジスト層Ｒ１、第一配線パターン部５Ａおよび第二配線パターン部５Ｂ上に貼着し、それにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、第二開口Ａ２を有するパターンに形成される。なお、第二レジスト層Ｒ２の厚みは、第一レジスト層Ｒ１の厚み以上であることが好ましい。
次いで、図４（ｆ）および図６（ｆ）に示すように、一開口Ａ１および第二開口Ａ２で囲まれた第一接続部５ａ上に、導電突起１２を電解めっきにより形成する。導電突起１２を形成するための電解めっきとしては、電解銅めっきが好ましい。なお、導電突起１２の高さは、第一レジスト層Ｒ１の上面よりも若干低い位置とする。このとき、導電突起１２は、第一開口Ａ１および第二開口Ａ２で囲まれた第一接続部５ａ上に形成されるので、その幅は第一開口Ａ１で画定される幅、すなわち第一接続部５ａの幅と一致する幅で形成されるとともに、その長さは第二開口Ａ２で画定される幅で形成される。その結果、導電突起１２は第一接続部５ａからはみ出すことがなく、導電バンプＢ１と接続するために十分な幅が確保され、かつその断面形状が歪むこともない。したがって、優れた接続信頼性で導電バンプＢ１と導電突起１２とを接合することができる。
なお、第二開口Ａ２の幅を、第一開口Ａ１の幅よりも広い幅で（例えば５０μｍ以上広い幅で）形成しておくと、その分、導電突起１２の長さが長く形成されることになるので、第二レジスト層Ｒ２を形成する際の位置合わせの誤差に起因して第二開口Ａ２の位置が第一配線パターン部５Ａの長さ方向に多少ずれたとしても（例えば２５μｍ程度ずれたとしても）、導電突起１２上に半導体集積回路素子Ｅ１の電極端子と正確に対向する領域を確保することができ、その結果、半導体集積回路素子Ｅ１の電極端子と導電突起１２とを導電バンプＢ１を介して正確に接続することができる。したがって、第二開口Ａ２の幅は、第一開口Ａ１の幅よりも例えば５０μｍ以上広くしておくことが好ましい。
また、第二開口Ａ２は、第一開口Ａ１を横切るように形成されているので、第二レジスト層Ｒ２を形成する際の位置合わせの誤差に起因して第二開口Ａ２の位置が第一配線パターン部５Ａの幅方向にずれたとしても、第一接続部５ａの露出幅が変わることはなく、したがって形成される導電突起１２の幅に影響を与えることはない。
導電突起１２を形成後、図４（ｇ）および図６（ｇ）に示すように、第一レジスト層Ｒ１および第二レジスト層Ｒ２を除去する。第一レジスト層Ｒ１および第二レジスト層Ｒ２の除去は、例えば、水酸化ナトリウム水溶液への浸漬により行なうことができる。
次に、図４（ｈ）および図６（ｈ）に示すように、第一配線パターン部５Ａおよび第二配線パターン部５Ｂが形成された部分以外の下地金属層５１を除去する。これにより、隣接する第一接続部５ａ間および第二接続部５ｂ間が電気的に独立することになる。このとき、第一接続部５ａの上に形成された導電突起１２は、その幅が第一接続部５ａと一致する幅で形成されており、第一接続部５ａからはみ出すことはないので、隣接する第一接続部５ａ間の電気的な絶縁が良好に保たれる。なお、第一配線パターン部５Ａおよび第二配線パターン部５Ｂが形成された部分以外の下地金属層５１を除去するには、前記第一レジスト層Ｒ１および第二レジスト層Ｒ２を除去した後に露出する下地金属層５１を、例えば、塩化第二銅を含有するエッチング液によりエッチング除去する方法を採用すればよい。
次いで、図４（ｉ）および図７（ｉ）に示すように、第二接続部５ｂを除き、ソルダーレジスト層用の樹脂６ａで、第一配線パターン部５Ａ（導電突起１２）、第二配線パターン部５Ｂおよびこれら配線導体５が形成された部分以外の最外層の絶縁層４を被覆する。ソルダーレジスト層用の樹脂６ａとしては、配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた絶縁材料から成る熱硬化性樹脂が好ましい。このような樹脂６ａとなる感光性を有する熱硬化性樹脂ペーストまたはフィルムを、第一配線パターン部５Ａ（導電突起１２）および第二配線パターン部５Ｂが形成された最外層の絶縁層４上に積層したのち、第二接続部５ｂを露出させる第三開口Ａ３を有するように露光および現像し、硬化させればよい。
ソルダーレジスト層用の樹脂６ａで被覆した後、図４（ｊ）および図７（ｊ）に示すように、該ソルダーレジスト層用の樹脂６ａを前記導電突起１２の上面が露出するまで研磨することによってソルダーレジスト層６を形成して、導電突起１２の上面がソルダーレジスト層６の上面と実質的に同じ平面で露出する配線基板１０を得る。なお、前記研磨には、各種の公知の機械的研磨方法やレーザスクライブ法を採用すればよく、ソルダーレジスト層用の樹脂６ａの上面側を全面的に研磨してもよいし、導電突起１２に対応する部位のみを選択的に研磨してもよい。
導電突起１２に対応する部位のみを選択的に研磨する場合には、図８（ａ）に示すように、第二接続部５ｂを除いて、第一配線パターン部５Ａ（導電突起１２）、第二配線パターン部５Ｂおよびこれら配線導体５が形成された部分以外の最外層の絶縁層４をソルダーレジスト層用の樹脂６ａで被覆した後、図８（ｂ）に示すように、樹脂６ａの上の導電突起１２に対応する位置に、導電突起１２よりも若干大きな開口Ａ４を有するマスクＭを配設する。次いで、図８（ｃ）に示すように、マスクＭから露出したソルダーレジスト用の樹脂６ａをウェットブラスト法により研磨し、最後に、図８（ｄ）に示すように、マスクＭを除去する方法が好適である。このとき、開口Ａ４内の開口壁近傍領域では、砥粒の当たりが開口壁により阻害されて弱まるので、開口壁に近づくにしたがって研磨の程度が小さくなり、その結果、導電突起１２とソルダーレジスト層６との段差がなだらかな傾斜面となる。このように導電突起１２とソルダーレジスト層６との段差がなだらかな傾斜面である場合、導電突起１２の上面がソルダーレジスト層６の上面よりも若干低い場合であっても、充填樹脂Ｕ１がこの緩やかな傾斜面を伝って半導体集積回路素子Ｅ１と配線基板１０との間の隙間に良好に流れ込み、充填樹脂Ｕ１を充填性良く、かつボイドを発生させることなく充填することができる。なお、ソルダーレジスト層６の厚みは、ソルダーレジスト層６の上面と導電突起１２の上面との高低差が１０μｍ以下となる厚みにすることが好ましい。
上記のようにしてソルダーレジスト層６が被着形成された配線基板１０においては、図１に示すように、ペリフェラル型の半導体集積回路素子Ｅ１の電極端子（ピッチが１００μｍ以下）と第一接続部５ａ上に形成された導電突起１２とを導電バンプＢ１を介して電気的に接続（フリップチップ接続）することによって、半導体集積回路素子Ｅ１の電極端子と配線導体５とが電気的に接続される。ここで、半導体素子接続用の第一接続部５ａ上に導電突起１２が第一接続部５ａの幅と一致する幅で確実に被着形成されているので、導電突起１２は、導電バンプＢ１との接続のために十分な幅が確保されるとともに、断面形状に歪みもなく、導電バンプＢ１と接合され、その結果、優れた接続信頼性が得られる。
半導体集積回路素子Ｅ１の電極端子と配線導体５とを電気的に接続したのち、半導体集積回路素子Ｅ１と配線基板１０との間の隙間に充填樹脂Ｕ１を充填することにより、半導体集積回路素子Ｅ１は配線基板１０上に実装される。ここで、導電突起１２の上面およびソルダーレジスト層６の上面は実質的に同じ高さとなるので、半導体集積回路素子Ｅ１と配線基板１０との間に導電バンプＢ１の高さに相当する隙間を確保できるようになり、充填樹脂Ｕ１の充填性に優れ、その結果、ボイドの発生が抑制される。
そして、さらにその上に、第二電子部品としての半導体素子搭載基板Ｅ２の電極端子と第二接続部５ｂとを半田ボールＢ２を介して接続することにより、半導体素子搭載基板Ｅ２と配線基板１０の配線導体５とが電気的に接続され、半導体素子搭載基板Ｅ２が配線基板１０上に半田ボール接続により実装される。このようにして、本発明の配線基板上に複数の電子部品が高密度実装される。ここで、第二接続部５ｂの上面は、ソルダーレジスト層６の開口とで形成される凹部の底面を形成しているので、この凹部内に半田ボールＢ２が良好に位置決めされ、半導体素子搭載基板Ｅ２を配線基板１０上に良好に接続することが可能となる。
なお、上述した例では、第二開口Ａ２を第一開口Ａ１と直交する向きに形成したが、本発明にかかる配線基板の製造方法はこれに限定されるものではなく、導電突起１２の形状に合わせて、任意の向きに第二開口Ａ２を形成すればよい。また、一つの第一接続部５ａの表面には、一つの導電突起１２が形成されているが、複数の第一開口Ａ１および第二開口Ａ２を組み合わせることにより、一つの第一接続部５ａの表面に複数の導電突起１２を被着形成することもできる。さらに、上述した例では、第一接続部５ａおよび導電突起１２は、第一電子部品としてペリフェラル型の半導体集積回路素子Ｅ１を搭載するために半導体集積回路素子Ｅ１の外周部に対応する位置にのみ形成しているが、例えば主面の中央部にも電極端子を有するような第一電子部品を搭載する場合、その電極端子の配列に応じて第一電子部品の中央部に対応する位置にも形成することができる。
また、上述した例では、第二電子部品として半導体素子搭載基板Ｅ２を半田ボール接続により搭載したが、図９に断面図で示すように、第二電子部品としてペリフェラル型の半導体集積回路素子Ｅ２をワイヤボンド接続により搭載してもよい。フリップチップ接続により搭載された第一の電子部品としての半導体集積回路素子Ｅ１上に第二の電子部品としての半導体集積回路素子Ｅ２を接合するとともに、該半導体集積回路素子Ｅ２の電極端子と第二接続部５ｂとをボンディングワイヤＢ４により接続することにより、半導体集積回路素子Ｅ２の電極端子と配線導体５とが電気的に接続され、半導体集積回路素子Ｅ２がワイヤボンド接続により配線基板１０上に搭載される。なお、この場合、第二接続部５ｂは図１０に平面図で示すように長方形状であることが好ましく、第二接続部５ｂの表面にはニッケルめっきおよび金めっきを無電解めっき法や電解めっき法により順次被着させておくことが好ましい。
第一電子部品としてのペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載し、その上に第二電子部品としての半導体素子搭載基板を半田ボール接続により搭載した本発明にかかる配線基板を示す概略断面図である。 図１の配線基板を示す平面図である。 図１に示す配線基板における好ましい例を示す要部拡大断面図である。 （ａ）〜（ｊ）は、本発明にかかる配線基板の製造方法を示す概略説明図である。 （ａ）〜（ｄ）は、本発明の製造方法にかかる配線導体の形成工程を示す断面図である。 （ｅ）〜（ｈ）は、本発明の製造方法にかかる導電突起の形成工程を示す断面図である。 （ｉ）〜（ｊ）は、本発明の製造方法にかかるソルダーレジスト層の被着工程を示す断面図である。 （ａ）〜（ｄ）は、本発明の製造方法を示すソルダーレジスト層の研磨工程を示す断面図である。 第一電子部品としてのペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載し、その上に第二電子部品としての半導体集積回路素子をワイヤボンド接続により搭載した本発明にかかる配線基板を示す概略断面図である。 図９の配線基板を示す平面図である。 第一電子部品としてのペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載し、その上に第二電子部品としての半導体素子搭載基板を半田ボール接続により搭載した従来の配線基板を示す概略断面図である。 図１１の配線基板を示す平面図である。
符号の説明
２ 配線導体
３ 絶縁基板
４ 絶縁層
５ 配線導体
５Ａ 第一配線パターン部
５ａ 第一接続部
５Ｂ 第二配線パターン部
５ｂ 第二接続部
６ ソルダーレジスト層
６ａ ソルダーレジスト層用の樹脂
７ スルーホール
８ 埋め込み樹脂
９ ビアホール
１０ 配線基板
１２ 導電突起
５１ 下地金属層
Ｅ１ 第一電子部品
Ｅ２ 第二電子部品
Ｂ１ 導電バンプ
Ｂ２ 半田ボール
Ｂ４ ボンディングワイヤ
Ｕ１ 充填樹脂
Ａ１ 第一開口
Ａ２ 第二開口
Ａ３ 第三開口
Ｒ１ 第一レジスト層
Ｒ２ 第二レジスト層

Claims (10)

  1. 絶縁層と配線導体とが交互に積層され、最外層の絶縁層上の一部に電子部品接続用の配線導体が形成されており、該電子部品接続用の配線導体には、第一電子部品がフリップチップ接続される第一接続部を有する第一配線パターン部が帯状に複数並んで設けられているとともに、第二電子部品が半田ボール接続またはワイヤボンド接続される第二接続部を有する第二配線パターン部が複数並んで設けられ、かつ、前記第一接続部上には導電突起が第一接続部の幅と一致する幅で形成されており、さらに、前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上には前記導電突起の上面および前記第二接続部の上面を露出させるとともに前記導電突起の側面を埋設させるソルダーレジスト層が前記導電突起と実質的同じ高さで被着されていることを特徴とする配線基板。
  2. 前記導電突起の上面と前記ソルダーレジスト層の上面との高低差が１０μｍ以下であるとともに、前記導電突起の上面と前記ソルダーレジスト層の上面との段差が傾斜面となっている、請求項１記載の配線基板。
  3. 前記導電突起の長さが該導電突起の幅よりも長い、請求項１または２に記載の配線基板。
  4. 絶縁層と配線導体とを交互に積層し、最外層の絶縁層上の一部には電子部品接続用の配線導体を形成し、該電子部品接続用の配線導体の形成に際しては、第一電子部品がフリップチップ接続される第一接続部を有する第一配線パターン部を帯状に複数並んで設けるとともに、第二電子部品が半田ボール接続またはワイヤボンド接続される第二接続部を有する第二配線パターン部を複数並んで設けるようにし、かつ、前記第一接続部上に導電突起を第一接続部の幅と一致する幅で形成し、さらに、前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上に前記導電突起の上面および前記第二接続部の上面を露出させるソルダーレジスト層を被着する配線基板の製造方法であって、
    前記最外層の絶縁層上に、該絶縁層上の全面を覆う電解めっき用の下地金属層を形成する工程と、
    次に前記下地金属層上に前記電子部品接続用の配線導体に対応する形状の第一開口を有する第一レジスト層を形成する工程と、
    次に前記第一開口内の前記下地金属層上に電解めっきにより前記電子部品接続用の配線導体を形成する工程と、
    次に前記第一レジスト層および前記電子部品接続用の配線導体の上に、前記第一接続部に対応する位置で前記第一配線パターン部を横切る第二開口を有する第二レジスト層を形成する工程と、
    次に前記第一開口および第二開口で囲まれた前記第一配線パターン部上に電解めっきにより前記導電突起を前記第一開口で画定される幅および第二開口で画定される長さで形成する工程と、
    次に前記第一レジスト層および第二レジスト層を除去する工程と、
    次に前記電子部品接続用の配線導体が形成された部分以外の前記下地金属層を除去する工程と、
    次に前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上に、前記導電突起の上面および前記第二接続部の上面を露出させるソルダーレジスト層を被着する工程とを含むことを特徴とする配線基板の製造方法。
  5. 前記導電突起の上面と前記ソルダーレジスト層の上面とを実質的に同じ高さに形成する、請求項４記載の配線基板の製造方法。
  6. 前記導電突起の上面と前記ソルダーレジスト層の上面とを高低差が１０μｍ以下となるように形成するとともに、前記導電突起の上面と前記ソルダーレジスト層の上面との段差を傾斜面に形成する、請求項４記載の配線基板の製造方法。
  7. 前記導電突起の前記長さを該導電突起の幅よりも長く形成する、請求項４〜６のいずれかに記載の配線基板の製造方法。
  8. 前記ソルダーレジスト層を被着する工程は、ソルダーレジスト層用の感光性樹脂で前記導電突起を含む前記電子部品接続用の配線導体および該配線導体が形成された部分以外の最外層の絶縁層の全面を被覆する工程と、被覆した前記感光性樹脂を露光および現像処理して前記ソルダーレジスト層用の樹脂層に前記第二接続部の上面を露出させる第三開口を形成する工程と、前記ソルダーレジスト層用の樹脂を前記導電突起の上面が露出するまで研磨する工程とを含んでいる、請求項４〜７のいずれかに記載の配線基板の製造方法。
  9. 前記ソルダーレジスト層用の樹脂層を前記導電突起の上面が露出するまで研磨する工程は、前記ソルダーレジスト層用の樹脂層の前記導電突起に対応する部位のみを選択的に研磨する工程を含む、請求項８記載の配線基板の製造方法。
  10. 前記ソルダーレジスト層用の樹脂層の前記導電突起に対応する部位のみを選択的に研磨する工程は、前記ソルダーレジスト層用の樹脂層上に前記導電突起に対応する部位のみを露出させる第四開口を有するマスクを配置するとともに、該第四開口を介して前記ソルダーレジスト層用の樹脂層に砥粒を吹き付けることにより行われる、請求項９記載の配線基板の製造方法。
JP2006328180A 2006-12-05 2006-12-05 配線基板およびその製造方法 Expired - Fee Related JP5091469B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006328180A JP5091469B2 (ja) 2006-12-05 2006-12-05 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006328180A JP5091469B2 (ja) 2006-12-05 2006-12-05 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008141109A JP2008141109A (ja) 2008-06-19
JP5091469B2 true JP5091469B2 (ja) 2012-12-05

Family

ID=39602241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006328180A Expired - Fee Related JP5091469B2 (ja) 2006-12-05 2006-12-05 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP5091469B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073872A (ja) * 2008-09-18 2010-04-02 Sumitomo Bakelite Co Ltd 半田の接続方法および電子機器
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
JP2010074032A (ja) * 2008-09-22 2010-04-02 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2010135347A (ja) * 2008-10-28 2010-06-17 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5185885B2 (ja) * 2009-05-21 2013-04-17 新光電気工業株式会社 配線基板および半導体装置
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
JP2011091091A (ja) * 2009-10-20 2011-05-06 Japan Radio Co Ltd 電子部品の実装構造及び実装方法
JP2012009586A (ja) 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2012164934A (ja) * 2011-02-09 2012-08-30 Mitsubishi Electric Corp 回路モジュール、電子部品実装基板および回路モジュールの製造方法
JP2013110188A (ja) * 2011-11-18 2013-06-06 Semiconductor Components Industries Llc 半導体装置及びその製造方法
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
JP6454384B2 (ja) * 2017-08-01 2019-01-16 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
KR102449619B1 (ko) * 2017-12-14 2022-09-30 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 모듈

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135267A (ja) * 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd 実装基板の構造及びその製造方法
JP3390664B2 (ja) * 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
JPH11288976A (ja) * 1998-04-03 1999-10-19 Toshiba Corp 実装回路装置および半導体素子の実装方法
JP2001144210A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd 実装基板
JP3692978B2 (ja) * 2001-07-24 2005-09-07 日立電線株式会社 配線基板の製造方法
JP2003100809A (ja) * 2001-09-27 2003-04-04 Harima Chem Inc フリップチップ実装方法
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
JP2004207381A (ja) * 2002-12-24 2004-07-22 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体装置
JP2005109187A (ja) * 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置

Also Published As

Publication number Publication date
JP2008141109A (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
JP5091469B2 (ja) 配線基板およびその製造方法
JP4769022B2 (ja) 配線基板およびその製造方法
JP5138277B2 (ja) 配線基板およびその製造方法
TWI470758B (zh) Wiring board and manufacturing method thereof
JP5259095B2 (ja) 半導体装置
JP5576546B2 (ja) 配線基板の製造方法
JP2010129998A (ja) 金属バンプを持つプリント基板及びその製造方法
JP5221887B2 (ja) 配線基盤の製造方法
JP2009231657A (ja) 半導体装置およびその製造方法
JP5069449B2 (ja) 配線基板及びその製造方法
JP2010040936A (ja) 配線基板およびその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP4802155B2 (ja) 配線基板
JP2010135347A (ja) 配線基板およびその製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP5058929B2 (ja) 配線基板およびその製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2009289868A (ja) 配線基板およびその製造方法
JP2004200412A (ja) 半田バンプ付き配線基板およびその製造方法
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP5106351B2 (ja) 配線基板およびその製造方法
JP5565951B2 (ja) 配線基板およびその製造方法
JP4751121B2 (ja) 配線基板
JP6259045B2 (ja) 配線基板の製造方法
JP2010010494A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5091469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees