JP3692978B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP3692978B2 JP3692978B2 JP2001223143A JP2001223143A JP3692978B2 JP 3692978 B2 JP3692978 B2 JP 3692978B2 JP 2001223143 A JP2001223143 A JP 2001223143A JP 2001223143 A JP2001223143 A JP 2001223143A JP 3692978 B2 JP3692978 B2 JP 3692978B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- conductor
- semiconductor chip
- wiring
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板及びその製造方法に関し、特に、配線基板の表面に設けられた導体配線の端子部分に突起導体（バンプ）を設けた配線基板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、絶縁基板の表面、あるいは前記絶縁基板の表面及び内部に所定のパターンの導体配線が設けられた配線基板は、例えば、CSP（Chip Size Package）あるいはBGA（Ball Grid Array）等の半導体装置（パッケージ）や、複数の半導体チップを搭載（実装）し、１つのまとまった機能を持たせたマルチチップモジュール（Multi Chip Module）に用いられている。
【０００３】
前記BGA型の半導体装置パッケージは、例えば、図２７に示すように、絶縁基板１上に導体配線２が設けられた配線基板上に、半導体チップ１０がフリップチップ実装されている。また、前記導体配線２の一端は、前記絶縁基板１に設けられた前記ビア穴１Ａを覆うように設けられており、前記ビア穴１Ａには、錫・鉛（Sn-Pb）系はんだ等のボール端子１５が設けられている。このとき、前記半導体チップの外部端子（ボンディングパッド）１００１と前記導体配線２は、バンプ１１により電気的に接続される。またこのとき、前記半導体チップの外部端子１００１の周辺は、図２８に示すように、例えば、はんだ保護膜（ソルダレジスト）１００３が設けられ、前記半導体チップの外部端子１００１の露出面には、例えば、ニッケルめっき１００４を下地として金めっき１００５を形成したUBM（Under Barrier Metal）が設けられており、前記半導体チップの外部端子１００１と前記導体配線２は、前記ニッケルめっき１００４、前記金めっき１００５、前記バンプ１１を介在させて接続されている。
【０００４】
また、前記絶縁基板１（配線基板）と前記半導体チップ１０の間には、熱硬化性のエポキシ樹脂等のアンダーフィル樹脂１６が充填されており、前記半導体チップの外部端子１００１と前記導体配線２の接続部が樹脂封止されている。
【０００５】
図２７に示した前記BGA型のパッケージにおいて、前記配線基板は、前記半導体チップの外部端子１００１と、マザーボード等の前記BGA型のパッケージを実装する大型の配線基板（実装基板）上の接続用端子との整合、またはグリッド変換を行うためのインターポーザとして用いられている。
【０００６】
前記BGA型のパッケージにおいて、前記半導体チップ１０を前記配線基板（インターポーザ）上に実装する際には、図２９に示すように、例えば、所定の回路が形成されたシリコン基板１００２の表面に設けられた外部端子（ボンディングパッド）１００１上に、例えば、無電解めっき方式により前記ニッケルめっき１００４及び前記金めっき１００５からなる前記UBMを形成した後、前記UBM上にはんだバンプ１１を形成した半導体チップ１０と、前記絶縁基板１上に形成された導体パターン２との位置合わせをし、熱圧着等で接続される。このとき、前記導体配線２上には、例えば、図２９に示すように、前記半導体チップ１０を仮固定するためのソルダペースト１７を設けておき、前記はんだバンプ１１及び前記ソルダペースト１７を溶融させて接続する。
【０００７】
前記ソルダペースト１７は、例えば、直径が２０μmから４０μm程度のはんだ粉をフラックス中に分散させたものであり、通常、前記半導体チップ１０を前記配線基板に実装する工程で、印刷法を用いて形成される。しかしながら、半導体チップや半導体装置の小型化、高機能化に伴い、配線基板の小型化、特に、前記導体配線２の微細化が進み、前記ソルダペースト１７の安定した印刷が困難になってきており、近年では、めっき法、スーパーソルダ法、スーパージャフィット法等のはんだプリコート技術を用いて、前記配線基板を製造する工程であらかじめ前記導体配線２上にはんだ膜を形成しておき、前記半導体チップ１０を実装する工程ではフラックスだけを塗布する方法が提案されている。
【０００８】
また、前記半導体チップの外部端子１００１と前記導体配線２とをフリップチップ接続する方法には、図２８及び図２９に示したような、前記はんだバンプ１１を溶融して接続する方法の他に、例えば、前記はんだバンプ１１として錫・鉛はんだ合金における鉛の組成比が95パーセント程度で、融点が３２０℃前後の高融点はんだ（5Sn−95Pbはんだ）を用い、前記導体配線２上に、たとえば、融点が約１８３℃の共晶はんだを形成し、図３０に示すように、前記共晶はんだ１８を溶融させて接続する方法もある。このとき、前記共晶はんだ１８は、めっき法あるいは印刷法などで前記導体配線２の表面に形成される。
【０００９】
また、その他にも、例えば、図３１に示すように、前記半導体チップ１０のアルミ電極１００１上に、ボンディング技術を用いて金バンプ（スタッドバンプ）１３を形成し、前記導体配線２上には前記共晶はんだ１８等の錫・鉛はんだ、あるいは錫・銀（Sn-Ag）はんだ等を形成しておき、前記共晶はんだ１８を溶融させて前記金バンプ１３と前記導体配線２を接続する方法などもある。
【００１０】
また、前記配線基板には、前記BGA型のパッケージ等に用いるインターポーザやマルチチップモジュール用の基板に限らず、例えば、図３２、図３３（ａ）、及び図３３（ｂ）に示すような、半導体チップあるいはパッケージの検査用のプローブ基板もある。ここで、図３２は前記プローブ基板の模式平面図、図３３（ａ）は図３２の領域Ｌ２の拡大平面図、図３３（ｂ）は図３３（ａ）のＦ−Ｆ’線での断面図である。
【００１１】
前記検査用のプローブ基板では、前記絶縁基板１上に形成された導体配線２は、検査対象となる半導体チップあるいはパッケージの外部端子との接続部（ランド）２Ａ、及び検査装置と接続するエッジコネクタ端子２Ｂが形成されている。また、前記ランド２Ａ上には、前記検査対象となる半導体チップやパッケージの外部端子との導通を確保するためのバンプ（プローブ端子）１９が形成されている。前記バンプ１９は、一般にめっき法により形成されている。また、前記導体配線２及び前記バンプ１９の表面には、図３３（ｂ）に示したように、酸化および腐食を防止するために金めっきなどの端子めっき５が形成されている。
【００１２】
図３２、図３３（ａ）、及び図３３（ｂ）に示したような、検査用のプローブ基板を用いて、例えば、前記BGA型のパッケージの検査をするときには、図３４に示すように、検査用ソケット２０のケース２０Ａ内に、前記プローブ基板及び前記BGA型のパッケージを設置し、前記パッケージのボール端子１５が前記プローブ基板のバンプ１９と接触するようにして固定した後、前記検査用ソケットのカバー２０Ｂを閉める。このとき、前記プローブ基板上のエッジコネクタ端子２Ｂは、前記検査用ソケットのケース２０Ａに設けられた配線及び所定のケーブル（図示しない）を通して、検査用の制御装置に接続されており、前記検査用の制御装置から送られてくる電気信号により前記パッケージの導通検査、電気特性の測定等を行う。
【００１３】
【発明が解決しようとする課題】
しかしながら、前記従来の技術のうち、例えば、図２７及び図２８に示した前記BGA型のパッケージのように、前記半導体チップ１０の外部端子１００１と前記配線基板（インターポーザ）上の導体配線２を前記はんだバンプ１１で接続する方法では、図３５（ａ）に示すように、前記配線基板と前記半導体チップ１０の間に隙間ができる。このときの前記配線基板と前記半導体チップ１０の隙間、言い換えると、前記配線基板側のソルダレジスト４の表面から前記半導体チップ側のソルダレジスト１００３の表面までの距離Ｈ１は、前記はんだボール１１の大きさに依存する。
【００１４】
前記BGAやCSP等の半導体装置（パッケージ）は近年、小型化、高機能化、動作の高周波化等が進み、前記半導体チップ１０に形成される外部端子１００１の数が増加し、各外部端子１００１の面積が小さくなってきており、前記外部端子１００１上に形成する前記はんだバンプ１１も小さくなっている。そのため、図３５（ｂ）に示すように、前記配線基板から半導体チップ１０のまでの距離Ｈ１’が低くなり、隙間が狭くなってしまう。前記配線基板と前記半導体チップ１０の間の隙間が狭くなると、前記アンダーフィル樹脂１６が流れ込みにくくなり、前記アンダーフィル樹脂１６を流しこんで封止する工程にかかる時間が長くなるとともに、前記アンダーフィル樹脂１６の充填不良が起きやすく、内部にボイドが発生しやすくなるという問題があった。
【００１５】
また、図３２、図３３（ａ）、及び図３３（ｂ）に示したような、従来の検査用のプローブ基板では、前記導体配線２のランド２Ａ上に形成するバンプ１９をめっき法で形成した場合、前記バンプ１９の形状が平板状（柱状）あるいはドーム状に限られる。そのため、例えば、BGA型のパッケージを検査する際には、例えば、図３６（ａ）及び図３６（ｂ）に示すように、前記半導体チップの外部端子１００１上に設けられたバンプ１１、あるいは前記BGA型パッケージのボール端子１５と、前記バンプ１９が点接触になってしまう。前記はんだバンプ１１あるいは前記ボール端子１５と前記バンプ１９の接触面積が小さいと、接触部分での抵抗（接触抵抗）が大きくなるため、測定対象となる回路の電気特性を正確に検査できなくなるという問題があった。
【００１６】
また、図３６（ａ）及び図３６（ｂ）に示したような、平板状あるいはドーム状のバンプ１９の場合、前記ボール端子１５がバンプ１９表面の平面内で移動しやすく、前記ボール端子１５の位置ずれが起こりやすいという問題があった。前記ボール端子１５の位置ずれが起こると、前記ボール端子１５と前記バンプ１９の接触面積がさらに小さくなる、あるいは前記バンプ１９から外れて非接触になるおそれがあり、検査の正確性が低下するという問題があった。
【００１７】
また、前記BGA型パッケージのボール端子１５と前記プローブ基板上のバンプ１９の接点を増やす方法として、例えば、図３７（ａ）及び図３７（ｂ）に示すように、複数個の扇状の底面を有するバンプ１９’を扇面の頂角が中心を向くように配置する方法が提案されている。前記扇状の底面を有するバンプ１９’を設けたプローブ基板の場合、前記ボール端子１５を設置したときに、図３８に示すように、前記扇状バンプ１９’の頂角部分で前記ボール端子１５を支持することにより、前記ボール端子１５と前記扇状バンプ１９’との接点が増えて接触抵抗が低くなるとともに、前記ボール端子１５の位置ずれを防ぎ接続信頼性をよくすることができる。しかしながら、前記扇状バンプ１９’の場合には、図３８に示したように、前記扇状バンプ１９’の頂角部分が前記ボール端子１５に食い込み、前記ボール端子１５の表面にくぼみ（バンプ痕）１５Ａができてしまうという問題があった。
【００１８】
前記ボール端子１５の表面に前記バンプ痕１５Ａができると、前記バンプ痕部分の光沢度が変化してしまう。一般に、前記BGA型のパッケージを実装するときには、前記ボール端子１５の位置を画像認識して位置合わせを行うが、前記ボール端子１５にできたバンプ痕１５Ａが大きいと、前記ボール端子１５の位置を正確に認識できず、うまく実装できないおそれがあるという問題があった。
【００１９】
また、前記プローブ基板は、前記BGAパッケージに限らず、例えば、LGA（Land Grid Array）パッケージの検査にも用いられる。前記LGAパッケージの検査をする際には、前記プローブ基板の導体配線２上に柱状のバンプを形成し、図３９に示すように、前記LGAパッケージのインターポーザ１４に設けられた外部端子（ランド）１４０２に前記バンプ１９を接触させるが、前記LGAパッケージの微細化が進み、前記ランド１４０２の面積が狭くなると、前記バンプ１９の先端部も細くする必要がある。このとき、従来のめっき法を用いたバンプ１９の場合、柱状あるいはドーム状になるため、前記バンプ１９と前記導体配線１の接続界面の面積も狭くなり、接続強度が低くなる。前記プローブ基板を用いて検査する際には、前記パッケージの外部端子と前記バンプ１９の接続性をよくするためにある程度荷重をかけるが、前記バンプ１９が細くなると、荷重により前記バンプ１９の変形、あるいは前記バンプ１９が前記ランド２Ａとの接続界面で折れるといった問題があった。また、前記バンプ１９の変形や折れにより、正確な検査が難しくなるとともに、検査基板の交換回数が増え、配線基板の製造コストが増大するという問題があった。
【００２０】
また、前記LGAパッケージの検査に限らず、例えば、図４０に示したような半導体チップ１０の検査においても、前記LGAパッケージと同様で、半導体チップ１０の外部端子１００１の微細化により前記バンプ１９が細くなり、変形や折れが生じやすくなるという問題があった。
【００２１】
本発明の目的は、配線板上に、バンプを用いて半導体チップを実装する半導体装置において、前記配線板から前記半導体チップのまでの高さを所定の高さに確保することが可能な技術を提供することにある。
【００２２】
本発明の他の目的は、半導体チップあるいは半導体パッケージの検査に用いる配線基板において、前記半導体チップ等の外部端子と前記配線基板のプローブ端子の接続信頼性を向上することが可能な技術を提供することにある。
【００２３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【００２４】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下のとおりである。
【００３３】
絶縁基板の表面に導体膜を形成し、前記導体膜表面の所定位置に第１突起部材を形成し、前記第１突起部材上に、前記第１突起部材の一部あるいは全部を覆う第２突起部材を形成し、前記導体膜をエッチング処理して所定の導体パターンを形成する配線基板の製造方法である。
【００３４】
前記の手段によれば、前記導体パターン上に、第１突起部材及び第２突起部材からなる突起導体が形成されるため、形状の自由度が高く、且つ変形しにくい突起導体を容易に形成することができる。
【００３７】
また、前記の手段で、前記第１突起部材及び前記第２突起部材を形成する方法には、めっき法を用いるのが好ましい。
【００３８】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００３９】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【００４０】
【発明の実施の形態】
図１及び図２は、本発明により製造された配線基板の概略構成を示す模式図であり、図１（ａ）は配線基板全体の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図、図２（ａ）は図１（ａ）の部分拡大平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ’線での断面図である。
【００４１】
図１（ａ）、図１（ｂ）、図２（ａ）、及び図２（ｂ）において、１は絶縁基板、１Ａはビア穴、２は導体配線、３は突起導体（バンプ）、４ははんだ保護膜（ソルダレジスト）である。また、図２（ｂ）において、３０１は第１突起部材（コアバンプ）、３０２は第２突起部材、５は端子めっきである。
【００４２】
本発明により製造された配線基板は、BGA型のパッケージに用いられるインターポーザであり、図１（ａ）及び図１（ｂ）に示すように、絶縁基板１の表面に所定のパターンの導体配線２が設けられており、前記導体配線２上の所定位置、言い換えると半導体チップの外部端子（ボンディングパッド）との接続部には突起導体３が設けられている。また、前記導体配線２の、前記突起導体３が設けられた部分以外は、例えば、はんだ保護膜４で覆われている。また、前記絶縁基板１には、ボール端子を接続するためのビア穴１Ａが設けられている。
【００４３】
また、前記導体配線２上に設けられた突起導体３は、図２（ａ）及び図２（ｂ）に示すように、前記突起導体３の内部に設けられた第１突起部材（コアバンプ）３０１と、前記第１突起部材３０１を覆うように形成された第２突起部材３０２からなり、前記第２突起部材３０２は中央部分が凸状に突出している。本発明により製造された配線基板では、前記第１突起部材３０１としてニッケル（Ni）を用い、前記第２突起部材３０２として銅（Cu）を用いている。また、前記導体配線２の露出部及び前記突起導体３の表面には、金めっき等の端子めっき５が設けられている。
【００４４】
図３及び図４は、本発明の配線基板の製造方法を説明するための模式図であり、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）はそれぞれ、各工程における断面図であり、図２（ａ）のＢ−Ｂ’線での断面図に相当する。
【００４５】
以下、図３及び図４に沿って、本発明の配線基板の製造方法を説明する。
【００４６】
まず、図３（ａ）に示すように、例えば、絶縁基板１の一面に、前記導体配線２を形成するための導体膜６を形成する。このとき、前記導体膜６は、例えば、前記絶縁基板１の表面に無電解銅めっき、あるいは銅のスパッタリング膜を薄く形成しておき、前記無電解銅めっき上に電解銅めっきを厚付けする方法で形成する。また、図示はしていないが、前記導体膜６を形成した後、例えば、炭酸ガスレーザ、エキシマレーザなどを用いたレーザ加工により前記絶縁基板１の所定位置にビア穴１Ａを形成する。
【００４７】
また、前記導体膜６及び前記ビア穴１の形成方法は、前記手順に限らず、例えば、絶縁基板１に、金型を用いた打ち抜き加工で前記ビア穴１Ａを形成した後、例えば、電解銅箔あるいは圧延銅箔などの導体膜６を前記絶縁基板１に接着してもよい。
【００４８】
次に、図３（ｂ）に示すように、前記導体膜６上に、所定位置が開口するようにレジスト（第１めっきレジスト）７を形成した後、前記第１めっきレジスト７の開口部内に第１突起部材（コアバンプ）３０１を形成する。前記第１めっきレジスト７は、例えば、スクリーン版を用いてレジストインクを印刷して硬化させる印刷法や、ドライフィルムを露光、現像する写真法などにより形成される。また、前記第１めっきレジスト７は、導体配線２の半導体チップの外部端子と接続される部分が開口するように形成される。このとき、前記第１めっきレジスト７の開口部は図２（ａ）及び図２（ｂ）に示したように、円柱状に開口するように形成する。
【００４９】
また、本発明により製造された配線基板では、前記第１突起部材３０１にニッケルを用いており、前記導体膜６を陰極とした電解めっき法、あるいは無電解めっき法により形成される。
【００５０】
次に、前記第１めっきレジスト７を除去し、図４（ａ）に示すように、前記第１突起部材３０１及びその周辺部が開口するようにレジスト（第２めっきレジスト）８を形成した後、前記第１突起部材３０１の周囲を覆うように第２突起部材３０２を形成する。前記第２めっきレジスト８は、前記第１めっきレジストと同様に、印刷法あるいは写真法などにより形成する。
【００５１】
また、本発明により製造された配線基板では、前記第２突起部材３０２に銅を用いており、前記導体膜６を陰極とした電解銅めっきで形成する。またこのとき、前記第２突起部材（電解銅めっき）３０２は、図４（ａ）に示したように、前記第１突起部材３０１の表面および前記導体膜６の露出面に沿って析出するため、前記突起導体３は中央部分が凸状に突出した形状になる。
【００５２】
次に、前記第２めっきレジスト８を除去し、前記導体膜６上に、図４（ｂ）に示すように、導体配線として残す部分にレジスト（エッチングレジスト）９を形成した後、前記導体膜６をエッチング処理して導体配線２を形成する。
【００５３】
その後、図示は省略するが、前記エッチングレジスト９を除去し、前記突起導体３が形成された部分の周辺を除く所定領域にはんだ保護膜（ソルダレジスト）４を形成し、前記突起導体３及びその周辺の導体配線２の露出面に金めっきなどの端子めっき５を形成すると、図１及び図２に示したような配線基板を得ることができる。
【００５４】
図５は、本発明により製造された配線基板の作用効果を説明するための模式図であり、図５（ａ）は配線基板に半導体チップを搭載（実装）する工程の正面図、図５（ｂ）は図５（ａ）の突起導体３の周辺の拡大断面図である。
【００５５】
前記手順に沿って形成された配線基板は、BGA型の半導体装置（パッケージ）の製造に用いられ、図５（ａ）に示すように、コレット１２などで半導体チップ１０を前記配線基板上に搬送し、前記半導体チップの外部端子１００１と前記配線板上の突起導体３の位置合わせをして熱圧着する。このとき、前記半導体チップ１０の外部端子１００１上には、図５（ａ）及び図５（ｂ）に示すように、ニッケルめっき１００４及び金めっき１００５からなるUBMを介在させてはんだボール１１が設けられており、前記はんだボール１１を溶融して熱圧着した後の前記絶縁基板１から前記半導体チップ１０までの高さＨ１を前記突起導体３の高さＨ２分だけ高くすることができる。そのため、前記半導体チップ１０が微細化し、前記外部端子１００１上に設ける前記はんだバンプ１１が小さくなった場合でも、前記配線基板と前記半導体チップの間に所定の距離を確保でき、アンダーフィル樹脂を流し込みやすくしてアンダーフィル樹脂内のボイドの発生を低減させることができる。
【００５６】
図６は、本発明により製造された配線基板の他の作用効果を説明するための模式図であり、図６（ａ）は配線基板に半導体チップを搭載（実装）する工程の正面図、図６（ｂ）は図６（ａ）の突起導体３の周辺の拡大断面図である。
【００５７】
この配線基板上に前記半導体チップ１０をフリップチップ実装する方法には、図５に示したような、はんだバンプ１１を用いて熱圧着させる方法の他に、例えば、図６（ａ）及び図６（ｂ）に示したように、前記半導体チップ１０の外部端子１００１上に、ワイヤボンド技術を用いて金バンプ（スタッドバンプ）１３を形成して接続する方法がある。
【００５８】
前記スタッドバンプ１３の場合は、ワイヤボンド技術を用いており、ボンディングツールを用いて前記半導体チップの外部端子１００１上に金ワイヤを接続（ボンディング）した後、前記ボンディングツールを引き上げて金ワイヤを切断する方法でバンプを形成しているため、先端部が鋭くなっていることが多い。そのため、前記配線基板の微細化により、前記導体配線２が薄くなった場合、前記スタッドバンプ１２からの応力により前記導体配線２が変形し、前記配線基板から前記半導体チップ１０までの高さが低くなりやすいが、本発明により製造された配線基板のように、中央部に銅よりも硬いニッケルの第１突起部材３０１をすることにより、前記スタッドバンプ１３を押し込んだときに、前記第２突起部材３０２が変形しても、内部の前記第１突起部材３０１は変形しにくいので、図６（ｂ）に示したように突起導体３の高さＨ２’の分だけ、前記絶縁基板１から前記半導体チップ１０までの高さＨ１を高くすることができる。
【００５９】
また、このとき、前記端子めっき５として、金めっきの代わりに、錫めっき、錫・鉛めっき、錫・銀めっきなどのはんだめっきを形成しておくと、前記端子めっき５を前記スタッドバンプ１３との接合材として用いることができ、前記半導体チップを実装する際にソルダペーストを塗布する工程を省略することができる。
【００６０】
図７は、本発明により製造された配線基板の他の作用効果を説明するための模式図であり、図７（ａ）は配線基板に半導体チップを搭載（実装）する工程の正面図、図７（ｂ）は図７（ａ）の突起導体３の周辺の拡大断面図である。
【００６１】
この配線基板上に前記半導体チップ１０をフリップチップ実装する方法には、図５に示したような、はんだバンプ１１を用いて熱圧着させる方法の他に、例えば、図７（ａ）及び図７（ｂ）に示したように、前記半導体チップ１０の外部端子１００１上に、ニッケルめっき１００４及び金めっき１００５でバンプを形成して接続する方法もある。
【００６２】
前記ニッケルめっきバンプ１００４の場合も、前記スタッドバンプ１３で接続する場合と同様で、前記導体配線２が薄くなった場合、前記ニッケルめっきバンプ１００４からの応力により前記導体配線２が変形し、前記配線基板から前記半導体チップ１０までの高さが低くなりやすいが、本発明により製造された配線基板のように、中央部に銅よりも硬いニッケルの第１突起部材３０１とすることにより、前記ニッケルめっきバンプ１００４を押し込んだときに、前記第２突起部材（電解銅めっき）３０２が変形しても、内部の前記第１突起部材３０１は変形しにくいので、図７（ｂ）に示すように、前記突起導体３の高さＨ２’の分だけ、前記絶縁基板１から前記半導体チップ１０までの高さＨ１を高くすることができる。
【００６３】
また、このとき、前記端子めっき５として、金めっきの代わりに、錫めっき、錫・鉛めっき、錫・銀めっきを形成しておくと、前記端子めっき５を前記ニッケルめっきバンプ１００４（金めっき１００５）との接合材として用いることができ、前記半導体チップを実装する際にソルダペーストを塗布する工程を省略することができる。
【００６４】
以上説明したように、本発明により製造された配線基板によれば、前記導体配線２の、半導体チップの外部端子と接続される部分に、第１突起部材３０１及び前記第１突起部材３０１を覆うように設けられた第２突起部材からなる突起導体３を形成することにより、半導体チップあるいは配線基板が微細化し、前記半導体チップの外部端子上に設けられた前記はんだバンプ１１が小さくなった場合でも、前記半導体チップを接続した後、配線基板から半導体チップの間に一定量の隙間を確保することができる。そのため、アンダーフィル樹脂の充填不良を低減することができる。
【００６５】
また、前記第１突起部材３０１として、前記第２突起部材よりも硬度の高い導体を用いることにより、前記半導体チップの外部端子上に金のスタッドバンプ１３あるいはニッケルめっきバンプ１００４が設けられている場合でも、熱圧着時の荷重で前記導体配線２が変形しにくく、前記配線基板と前記半導体チップの間に一定量の隙間を確保することができる。
【００６６】
図８は、本発明により製造された配線基板の概略構成を示す模式図であり、図２（ａ）のＡ−Ａ’線での断面図を示している。
【００６７】
この配線基板の構成は、前記した配線基板と同様であるため、その詳細な説明は省略する。
【００６８】
この配線基板において、前記した配線基板と異なる点は、図８に示したように、前記導体配線２上に設けた前記突起導体３を構成する前記第１突起部材３０１と前記第２突起部材３０２が同種の導体により形成されている点である。この配線基板では、前記第１突起部材３０１及び前記第２突起部材３０２はそれぞれ、ニッケルを用いているものとする。
【００６９】
図９及び図１０は、本発明の参考例としての配線基板の製造方法を説明するための模式図であり、図９（ａ）、図９（ｂ）、図１０（ａ）、及び図１０（ｂ）はそれぞれ、各製造工程における断面図である。
【００７０】
以下、図９及び図１０に沿って、本発明の参考例としての配線基板の製造方法について説明する。
【００７１】
まず、図９（ａ）に示すように、ポリイミドなどの絶縁基板１の表面に導体膜６を形成する。前記導体膜６は、例えば、テープ状の絶縁基板１の表面に、無電解銅めっきを薄く形成した後、電解銅めっきを厚付けして形成される。その後、図示はしないが前記絶縁基板１に、炭酸ガスレーザあるいはエキシマレーザなどを用いたレーザ加工によりビア穴１Ａを形成する。
【００７２】
また、前記導体膜６と前記ビア穴１Ａの形成手順は前記手順に限らず、例えば、金型による打ち抜き加工で前記絶縁基板１にビア穴１Ａを形成したあと、圧延銅箔あるいは電解銅箔などの導体膜６を接着してもよい。
【００７３】
次に、図９（ｂ）に示すように、前記導体膜６上の、導体配線２として残す部分にレジスト（エッチングレジスト）９を形成した後、前記導体膜６をエッチング処理して導体配線２を形成する。前記エッチングレジスト９は、例えば、レジストインクを印刷し硬化させる印刷法や、ドライフィルムを露光、現像する写真法により形成される。
【００７４】
次に、図１０（ａ）に示すように、前記導体配線２上に、所定位置が開口するようにレジスト（第１めっきレジスト）７を形成した後、前記第１めっきレジスト７の開口部内に第１突起部材（コアバンプ）３０１を形成する。前記第１めっきレジスト７は、例えば、スクリーン版を用いてレジストインクを印刷して硬化させる印刷法や、ドライフィルムを露光、現像する写真法により形成される。また、前記第１めっきレジスト７は、導体配線２の半導体チップの外部端子と接続される部分が開口するように形成される。このとき、前記第１めっきレジスト７の開口部は図２（ａ）及び図２（ｂ）に示したように、円柱状に開口するように形成する。
【００７５】
また、本発明により製造された配線基板では、前記第１突起導体３０１にニッケルを用いており、無電解めっき法により形成される。
【００７６】
次に、前記第１めっきレジスト７を除去し、図１０（ｂ）に示すように、前記第１突起部材３０１及びその周辺部が開口するようにレジスト（第２めっきレジスト）８を形成した後、前記第１突起部材３０１の周囲を覆うように第２突起部材３０２を形成する。前記第２めっきレジスト８は、前記第１めっきレジストと同様に、印刷法あるいは写真法により形成する。
【００７７】
また、この配線基板では、前記第２突起部材３０２にもニッケルを用いており、無電解めっき法により形成される。またこのとき、前記第２突起部材（無電解ニッケルめっき）３０２は、図１０（ｂ）に示したように、前記第１突起部材３０１の表面および前記導体配線２の露出面に析出するため、前記突起導体３は中央部分が凸状に突出した形状になる。
【００７８】
その後、図示は省略するが、前記第２めっきレジスト８を除去し、前記突起導体３が形成された部分の周辺を除く所定領域にはんだ保護膜（ソルダレジスト）４を形成し、前記突起導体３及びその周辺の導体配線２の露出面に金めっきなどの端子めっき５を形成すると、図１及び図８に示したような配線基板を得ることができる。
【００７９】
この配線基板も、図５（ａ）に示したように、半導体チップ１０を搭載（実装）する際に、前記突起導体３の高さ分だけ前記配線基板から半導体チップまでの高さを高くすることができるため、前記半導体チップの微細化により前記はんだバンプ１１が小さくなった場合でも、前記配線基板と半導体チップの間に一定量の隙間を確保でき、アンダーフィル樹脂の充填不良を防ぐことができる。
【００８０】
また、図５に示したようなはんだバンプ１１の場合に限らず、図６（ａ）に示した金バンプ１２や、図７（ａ）に示したニッケルめっきバンプ１００４の場合でも、前記配線基板と半導体チップの間に一定量の隙間を確保でき、アンダーフィル樹脂の充填不良を防ぐことができる。
【００８１】
以上説明したように、本発明により製造された配線基板によれば、半導体チップあるいは配線基板が微細化し、前記半導体チップの外部端子上に設けられた前記はんだバンプ１１が小さくなった場合でも、前記半導体チップを接続した後、配線基板から半導体チップの間に一定量の隙間を確保することができる。そのため、アンダーフィル樹脂の充填不良を低減することができる。
【００８２】
また、前記第１突起部材３０１及び前記第２突起部材に硬度の高い導体を用いることにより、前記半導体チップの外部端子上に金のスタッドバンプ１２あるいはニッケルめっきバンプ１００４が設けられている場合、熱圧着時の荷重で前記導体配線２がさらに変形しにくくすることができ、前記配線基板と前記半導体チップの間に一定量の隙間を確保することが容易にできる。
【００８３】
図１１乃至図１５は、本発明により製造された配線基板の変形例を示す模式図であり、図１１（ａ）は配線基板の部分拡大平面図、図１１（ｂ）は図１１（ａ）のＣ−Ｃ’線での断面図、図１２、図１３、図１４、及び図１５は図１１（ａ）及び図１１（ｂ）に示した配線基板の作用効果を説明するための断面図である。
【００８４】
この配線基板では、前記第１突起部材（コアバンプ）３０１を円柱状に形成しているが、これに限らず、例えば、図１１（ａ）及び図１１（ｂ）に示したように、環状に形成してもよい。この場合、前記第１突起部材３０１上に形成される第２突起部材３０２は、図１１（ｂ）に示すように、中央部にくぼみができる。すなわち、前記突起導体３の中央部にくぼみ３Ａができる。またこのとき、前記第１突起部材３０１と前記第２突起部材３０２の組み合わせとしては、例えば、銅と銅、銅とニッケル等がある。
【００８５】
図１１（ａ）及び図１１（ｂ）に示した配線基板は、本発明の製法により製造されるため、その詳細な説明は省略する。
【００８６】
図１１（ａ）及び図１１（ｂ）に示した配線基板に半導体チップを実装する場合には、例えば、前記半導体チップ１０の外部端子１００１上にUBM１００４を介して設けられた前記はんだバンプ１１は、図１２に示すように、前記突起導体３のくぼみ３Ａ部分に接触し、前記はんだバンプ１１を溶融して熱圧着した後は、図１３に示すように、溶融した前記はんだバンプ１１が前記突起導体３のくぼみ３Ａに入り込むため、接続面に段差ができる。そのため、前記はんだバンプ１１と前記突起導体３の接続面にかかる水平方向の応力に対する強度が増し、前記実施例１及び実施例２の配線基板に比べ、接続信頼性の高い配線基板を得ることができる。
【００８７】
また、前記はんだバンプ１１を熱圧着する場合に限らず、例えば、図１４及び図１５に示したように、半導体チップ１０の外部端子上に金バンプ（スタッドバンプ）１３を設けた場合でも、前記金バンプ１３の先端部分が前記突起導体３のくぼみ３Ａに入り込むので、接続信頼性の高い配線基板を得ることができる。
【００８８】
図１６及び図１７は、本発明により製造された配線基板の概略構成を示す模式図であり、図１６は配線基板全体の平面図、図１７（ａ）は図１６の部分拡大平面図、図１７（ｂ）は図１７（ａ）のＤ−Ｄ’線での断面図である。
【００８９】
図１６、図１７（ａ）、及び図１７（ｂ）において、１は絶縁基板、２は導体配線、２Ａはランド（プローブ端子）、２Ｂはエッジコネクタ端子、３は突起導体（プローブ短針）、３０１は第１突起部材（コアバンプ）、３０２は第２突起部材、１３は金めっきである。
【００９０】
この配線基板は、半導体チップ、あるいはＣＳＰやＢＧＡのような半導体装置（パッケージ）の導通検査、電気的特性の測定に用いられる検査用の配線基板であり、図１６、図１７（ａ）、及び図１７（ｂ）に示すように、絶縁基板１の表面に、所定のパターンの導体配線２が設けられている。前記導体配線２の一端は、検査対象となる装置の外部端子の配列にあわせて配列されたランド２Ａになっており、前記ランド２Ａ上には、前記検査対象となる装置の外部端子との導通を確保する突起導体（プローブ端子）３が設けられている。また、前記突起導体３は、図１７（ｂ）に示すように、前記ランド２Ａ上に形成された第１突起部材（コアバンプ）３０１と、前記第１突起部材３０１を覆うように形成された第２突起部材３０２からなり、前記第２突起部材３０２の先端、言い換えると前記検査対象の装置の外部端子との接触部分が球面上になっている。また、この配線基板では、前記第１突起部材３０１及び前記第２突起部材３０２には銅（Ｃｕ）を用いている。
【００９１】
また、前記導体配線２の他の一端は、例えば、前記絶縁基板１の端部に引き出してエッジコネクタ端子２Ｂとしている。前記エッジコネクタ端子２Ｂは、検査を制御する検査装置と接続される。
【００９２】
また、前記導体配線２及び前記突起導体３の表面には、酸化や腐食を防止するため、金めっきなどの端子めっき５が設けられている。
【００９３】
図１８及び図１９は、本発明の配線基板の製造方法を説明するための模式図であり、図１８（ａ）、図１８（ｂ）、図１９（ａ）、図１９（ｂ）はそれぞれ、各工程における図１７（ａ）のＤ−Ｄ’線での断面図である。
【００９４】
以下、図１８及び図１９に沿って、この配線基板の製造方法を説明する。
【００９５】
まず、図１８（ａ）に示すように、例えば、絶縁基板１の一面に、前記導体配線２を形成するための導体膜６を形成する。このとき、前記導体膜６は、例えば、前記絶縁基板１の表面に無電解銅めっき、あるいは銅のスパッタリング膜を薄く形成しておき、前記無電解銅めっき上に電解銅めっきを厚付けする方法で形成される。また、前記導体膜６の形成方法は、前記手順に限らず、例えば、電解銅箔あるいは圧延銅箔などの導体膜６を前記絶縁基板１に接着してもよい。
【００９６】
次に、図１８（ｂ）に示すように、前記導体膜６上に、所定位置が開口するようにレジスト（第１めっきレジスト）７を形成した後、前記第１めっきレジスト７の開口部内に第１突起部材（コアバンプ）３０１を形成する。前記第１めっきレジスト７は、例えば、スクリーン版を用いてレジストインクを印刷して硬化させる印刷法や、ドライフィルムを露光、現像する写真法により形成される。また、前記第１めっきレジスト７は、導体配線２の半導体チップの外部端子と接触する部分が開口するように形成される。このとき、前記第１めっきレジスト７の開口部は図２（ａ）及び図２（ｂ）に示したように、円柱状に開口するように形成する。
【００９７】
また、この配線基板では、前記第１突起導体３０１に銅を用いており、前記導体膜６を陰極とした電解銅めっきにより形成する。
【００９８】
次に、前記第１めっきレジスト７を除去し、図１９（ａ）に示すように、前記第１突起部材３０１及びその周辺部が開口するようにレジスト（第２めっきレジスト）８を形成した後、前記第１突起部材３０１の周囲を覆うように第２突起部材３０２を形成する。前記第２めっきレジスト８は、前記第１めっきレジストと同様に、印刷法あるいは写真法などにより形成する。
【００９９】
また、この配線基板では、前記第２突起部材３０２に銅を用いており、前記導体膜６を陰極とした電解めっき法により形成される。またこのとき、前記第２突起部材（電解銅めっき）３０２は、図１９（ａ）に示したように、前記第１突起部材３０１の表面および前記導体膜６の露出面に析出するため、前記突起導体３は中央部分が凸状に突出した形状になる。またこのとき、前記電解銅めっきに用いるめっき浴に含まれる添加剤の量を調節することにより、前記第２突起部材３０２の表面を曲面状にすることができる。
【０１００】
次に、前記第２めっきレジスト８を除去し、図１９（ｂ）に示すように、導体配線２として残す部分にレジスト（エッチングレジスト）９を形成した後、前記導体膜６をエッチング処理して導体配線２を形成する。
【０１０１】
その後、図示は省略するが、前記エッチングレジスト９を除去し、前記突起導体３及び前記導体配線２の露出面に金めっきなどの端子めっき１３を形成すると、図１６及び図１７に示したような配線基板を得ることができる。
【０１０２】
図２０は、本発明により製造された配線基板を用いた検査方法を説明するための模式断面図である。
【０１０３】
この配線基板を用いて、例えば、半導体チップの導通検査及び電気特性の測定を行う場合には、図２０に示すように、前記配線基板上に半導体チップ１０を設置し、前記突起導体（プローブ端子）３と前記半導体チップ１０の外部端子（ボンディングパッド）１００１を接触させる。この状態で、例えば、図３４に示したような検査用ソケット２０に収容し、前記配線基板のエッジコネクタ端子２Ｂから各種の電気信号を入力し、出力される信号を測定する。
【０１０４】
このとき、例えば、前記半導体チップ１０が小型で、前記アルミ電極が非常に小さい場合でも、前記ボンディングパッド１００１と接触する部分は前記ボンディングパッドの面積に合わせて小さくし、前記導体配線２との接続面側は太くして、前記突起導体３と前記ランド２Ａとの接続強度を大きくすることができる。また、前記導体配線との接続面側が太くすることにより、強度が増し、変形しにくくなるため、前記ボンディングパッド１００１との接触不良を低減させることができる。
【０１０５】
以上説明したように、この配線基板では、前記導体配線２上に、第１突起部材３０１及び第２突起部材３０２からなる突起導体３を設けることにより、検査対象となる装置の外部端子の大きさにあわせた接触端を持ち、且つ強度の高い突起導体（プローブ端子）にすることができる。
【０１０６】
そのため、前記検査対象となる装置を配置したときの荷重等で前記突起導体３が変形しにくく、前記検査対象の外部端子との接触不良を低減することができる。
【０１０７】
また、前記突起導体３の変形を少なくすることができるため、検査用の配線基板を交換する回数を減らせるため、前記配線基板の製造コストを低減させることができる。
【０１０８】
また、この配線基板では、前記第１突起部材３０１及び前記第２突起部材３０２に銅を用いているが、これに限らず、例えば、前記第１突起部材３０１に銅を用い、前記第２突起部材３０２にニッケルを用いてもよい。この場合、前記第１突起部材３０１を覆うように形成される第２突起部材（ニッケル）３０２の硬度が前記第１突起部材３０１の硬度よりも高く、また、磨耗に強いため、前記配線基板を繰り返し使用した場合でも、前記突起導体（プローブ端子）の変形が起こりにくく、耐久性を向上させることができる。また、このとき、前記第１突起部材３０１として銅を用いることにより、前記突起導体３をニッケルのみで形成した場合に比べて接続信頼性の高い配線基板とすることができる。
【０１０９】
図２１乃至図２３は、本発明により製造された配線基板の変形例を説明するための模式図であり、図２１は配線基板の拡大断面図、図２２及び図２３はそれぞれ作用効果を説明するための模式図である。
【０１１０】
この配線基板では、図１７（ｂ）に示したように、前記突起導体（プローブ端子）３の先端、すなわち検査対象となる装置の外部端子との接触面が球面状になっており、検査の際に、図２０に示すように、外部端子１００１との接触面が小さく、接触抵抗が増加してしまうので、正確な測定をするのが難しい。そのため、例えば、図２１に示すように、前記突起導体３の先端が平坦になるように前記第２突起部材３０２を形成することにより、検査対象となる半導体チップ１０の外部端子１００１と面接触させることができ、接触抵抗を減らし、正確な測定をすることができる。
【０１１１】
また、この配線基板は、前記半導体チップ１０の測定以外にも、例えば、LGA（Land Grid Array）型のパッケージの測定にも用いることができる。前記LGA型のパッケージの場合、半導体チップのアルミ電極をグリッド変換するインターポーザ１４に形成される外部端子１４０２は平板状であるため、図２３に示すように、前記突起導体３の先端部と前記インターポーザ１４の外部端子１４０２を面接触させて接触抵抗を減らし、正確な測定をすることができる。
【０１１２】
また、図２２及び図２３に示したような配線基板の場合でも、前記第１突起導体３０１と前記第２突起導体３０２の組み合わせとしては、銅と銅、あるいは銅とニッケル等の組み合わせを用いることができる。
【０１１３】
図２４及び図２５は、本発明により製造された配線基板の概略構成を示す模式図であり、図２４は配線基板全体の平面図、図２５（ａ）は図２４の部分拡大平面図、図２４（ｂ）は図２４（ａ）のＥ−Ｅ’線での断面図である。
【０１１４】
この配線基板も、半導体チップ、あるいはＣＳＰやＢＧＡのような半導体装置（パッケージ）の導通検査、電気的特性の測定に用いられる検査用の配線基板であり、基本的な構成は前記配線基板と同様であるためその詳細な説明は省略する。
【０１１５】
この配線基板において、図１７に示す配線基板と異なる点は、図２４、図２５（ａ）、及び図２５（ｂ）に示したように、前記導体配線２のランド２Ａに設けられた突起導体３の形状である。この配線基板における前記突起導体３は、前記第１突起導体３０１を三角柱状に形成し、それぞれが図２５（ａ）に示すように、前記第１突起導体３０１の底面と相似の底面を持つ三角形の各頂点に配置しており、前記第１突起導体３０１上及び前記第１突起導体で囲まれた部分に第２突起導体３０２が設けられている。このとき、前記第２突起導体３０２は、図２５（ｂ）に示すように、中央部にくぼみ３Ｂを有する形状になる。また、この配線基板では、前記第１突起導体３０１及び前記第２突起導体３０２に銅を用いているものとする。
【０１１６】
図２６は、この配線基板を用いた検査方法を説明するための模式断面図である。
【０１１７】
この配線基板は、主にＢＧＡ型の半導体装置（パッケージ）の検査に用いられ、前記ＢＧＡ型のパッケージを前記配線基板上に設置し、図３４に示したような検査用ソケット２０に収納したとき、前記ＢＧＡパッケージの外部端子であるボール端子１５と前記配線基板の突起導体３との接続部分は、図２６のようになる。このとき、前記ボール端子１５は、前記突起導体３の中央部のくぼみ３Ｂに落ち込むような状態で接触するため、従来の突起導体１９の場合に比べ、接触面が増え、接触抵抗を減らせるため、正確な測定を行うことができる。
【０１１８】
また、前記第２突起部材３０２を形成する際に、めっき浴の添加剤を調整して、前記くぼみ３Ｂが曲面上になるようにすると、前記ボール端子１５が接触したときに、従来の図３８に示したような配線板のように、前記ボール端子１５に凹みができないため。そのため、検査後のパッケージを実装基板等に実装する際に、前記ボール端子１５の接続性が低下することを防げる。
【０１１９】
以上説明したように、この配線基板では、前記導体配線２上に、第１突起部材３０１及び第２突起部材３０２からなる突起導体３を設けることにより、検査対象となる装置の外部端子の形状にあわせた接触端を持ち、且つ強度の高い突起導体（プローブ端子）にすることができる。
【０１２０】
そのため、前記検査対象となる装置を配置したときの荷重等で前記突起導体３が変形しにくく、前記検査対象の外部端子との接触不良を低減することができる。
【０１２１】
また、前記突起導体３の変形を少なくすることができるため、検査用の配線基板を交換する回数を減らせるため、前記配線基板の製造コストを低減させることができる。
【０１２２】
また、前記第１突起部材３０１及び前記第２突起部材３０２の組み合わせには、前記銅と銅に限らず、前記第１突起部材３０１に銅を用い、前記第２突起部材３０２にニッケルを用いてもよく、検査対象となる装置の外部端子の形状及び特徴に合わせて、種々の導体の中から選択することにより、前記突起導体３を好ましい形状に形成でき、耐久性の高い配線基板にすることができる。
【０１２３】
また、中央部にくぼみを有する形状にしたときに、前記くぼみ部分が曲面上になるように形成することにより、例えば、ボール状の端子を接触させたときに前記ボール端子に傷が付くことを防げ、検査後の実装性が低下することを防げる。
【０１２４】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【０１２５】
例えば、前記第１突起部材３０１と前記第２突起部材３０２の組み合わせとして、ニッケルと銅に限らず、例えば、銅、ニッケル、銀、金、ロジウム、パラジウム、スズ、はんだ等の任意の組み合わせを適用することが可能である。
【０１２６】
また、ＢＧＡ型のパッケージに用いる配線基板（インターポーザ）、及び検査用のプローブ基板を例にあげて説明したが、これに限らず、例えば、ＬＧＡ型のパッケージに用いるインターポーザ、前記ＢＧＡ、ＣＳＰ等のパッケージを実装する実装基板にも適用できる。この場合、前記配線基板に設けられる導体配線は、前記絶縁基板の表面のみならず、前記絶縁基板の内部にも複数の配線層を有する多層配線基板にも適用できることは言うまでもない。
【０１２７】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１２８】
（１）配線板上に、バンプを用いて半導体チップを実装する半導体装置において、前記配線板から前記半導体チップのまでの高さを所定の高さに確保することができる。
【０１２９】
（２）半導体チップあるいは半導体パッケージの検査に用いる配線基板において、前記半導体チップ等の外部端子と前記配線基板のプローブ端子の接続信頼性を向上することができる。
【図面の簡単な説明】
【図１】 本発明により製造された配線基板の概略構成を示す模式図であり、図１（ａ）は配線基板全体の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図である。
【図２】 本発明により製造された配線基板の概略構成を示す模式図であり、図２（ａ）は図１（ａ）の部分拡大平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ’線での断面図である。
【図３】 本発明の配線基板の製造方法を説明するための模式図であり、図３（ａ）及び図３（ｂ）はそれぞれ、各工程での断面図である。
【図４】 本発明の配線基板の製造方法を説明するための模式図であり、図４（ａ）及び図４（ｂ）はそれぞれ、各工程での断面図である。
【図５】 本発明により製造された配線基板の作用効果を説明するための模式図であり、図５（ａ）は半導体チップを搭載（実装）する工程の正面図、図５（ｂ）は半導体チップの外部端子と導体配線の接続部の拡大断面図である。
【図６】 本発明により製造された配線基板の作用効果を説明するための模式図であり、図６（ａ）は半導体チップを搭載（実装）する工程の正面図、図６（ｂ）は半導体チップの外部端子と導体配線の接続部の拡大断面図である。
【図７】 本発明により製造された配線基板の作用効果を説明するための模式図であり、図７（ａ）は半導体チップを搭載（実装）する工程の正面図、図７（ｂ）は半導体チップの外部端子と導体配線の接続部の拡大断面図である。
【図８】 本発明により製造された配線基板の概略構成を示す模式図であり、図２（ａ）のＢ−Ｂ’線での断面図である。
【図９】 本発明の参考例としての配線基板の製造方法を説明するための模式図であり、図９（ａ）及び図９（ｂ）はそれぞれ、各工程での断面図である。
【図１０】 本発明の参考例としての配線基板の製造方法を説明するための模式図であり、図１０（ａ）及び図１０（ｂ）はそれぞれ、各工程での断面図である。
【図１１】 本発明により製造された配線基板の変形例を示す模式図であり、図１１（ａ）は配線基板の部分拡大平面図、図１１（ｂ）は図１１（ａ）のＣ−Ｃ’線での断面図である。
【図１２】 本発明により製造された配線基板の変形例を示す模式図であり、前記配線基板の導体配線と半導体チップの外部端子の接続部分の拡大断面図である。
【図１３】 本発明により製造された配線基板の変形例を示す模式図であり、前記配線基板の導体配線と半導体チップの外部端子の接続部分の拡大断面図である。
【図１４】 本発明により製造された配線基板の変形例を示す模式図であり、前記配線基板の導体配線と半導体チップの外部端子の接続部分の拡大断面図である。
【図１５】 本発明により製造された配線基板の変形例を示す模式図であり、前記配線基板の導体配線と半導体チップの外部端子の接続部分の拡大断面図である。
【図１６】 本発明により製造された配線基板の概略構成を示す模式平面図である。
【図１７】 本発明により製造された配線基板の概略構成を示す模式図であり、図１７（ａ）は図１６の部分拡大平面図、図１７（ｂ）は図１７（ａ）のＤ−Ｄ’線での断面図である。
【図１８】 本発明の配線基板の製造方法を説明するための模式図であり、図１８（ａ）及び図１８（ｂ）はそれぞれ、各工程での断面図である。
【図１９】 本発明の配線基板の製造方法を説明するための模式図であり、図１９（ａ）及び図１９（ｂ）はそれぞれ、各工程での断面図である。
【図２０】 本発明の配線基板を用いた検査方法を説明するための模式断面図である。
【図２１】 本発明により製造された配線基板の変形例を説明するための断面図である。
【図２２】 本発明により製造された配線基板の変形例を説明するための模式図であり、図２１に示した配線基板を用いた検査方法を説明するための断面図である。
【図２３】 本発明により製造された配線基板の変形例を説明するための模式図であり、図２１に示した配線基板を用いた検査方法を説明するための断面図である。
【図２４】 本発明により製造された配線基板の概略構成を示す模式平面図である。
【図２５】 本発明により製造された配線基板の概略構成を示す模式図であり、図２５（ａ）は図２４の部分拡大平面図、図２５（ｂ）は図２５（ａ）のＥ−Ｅ’線での断面図である。
【図２６】 本発明により製造された配線基板を用いた検査方法を説明するための模式断面図である。
【図２７】 従来のＢＧＡ型の半導体装置の概略構成を示す模式断面図である。
【図２８】 図２７の配線基板上の導体配線と半導体チップの外部端子の接続部の部分拡大断面図である。
【図２９】 配線基板と半導体チップの接続方法を説明するための模式断面図である。
【図３０】 図２７の配線基板上の導体配線と半導体チップの外部端子の接続方法を説明するための部分拡大断面図である。
【図３１】 図２７の配線基板上の導体配線と半導体チップの外部端子の接続方法を説明するための部分拡大断面図である。
【図３２】 従来の検査用配線基板の概略構成を示す模式平面図である。
【図３３】 従来の検査用配線基板の概略構成を示す模式図であり、図３３（ａ）は図３２の部分拡大平面図、図３３（ｂ）は図３３（ａ）のＦ−Ｆ’線での断面図である。
【図３４】 従来の検査用配線基板を用いた検査方法を説明するための模式断面図である。
【図３５】 従来のフリップチップ接続の課題を説明するための模式図である。
【図３６】 従来の検査用配線基板の課題を説明するための模式図である。
【図３７】 従来の他の検査用配線基板の概略構成を示す模式図であり、図３７（ａ）は配線基板の部分拡大平面図、図３７（ｂ）は図３７（ａ）のＧ−Ｇ’線での断面図である。
【図３８】 図３７（ａ）及び図３７（ｂ）に示した検査用配線基板の課題を説明するための模式図である。
【図３９】 従来の検査用配線基板の他の課題を説明するための模式図である。
【図４０】 従来の検査用配線基板の他の課題を説明するための模式図である。
【符号の説明】
１ 絶縁基板
２ 導体配線
２Ａ ランド（プローブ端子）
２Ｂ エッジコネクタ端子
３突起導体
３０１ 第１突起部材（コアバンプ）
３０２ 第２突起部材
４ はんだ保護膜（ソルダペースト）
５ 端子めっき
６ 導体膜
７ 第１めっきレジスト
８ 第２めっきレジスト
９ エッチングレジスト
１０ 半導体チップ
１００１ 外部端子（ボンディングパッド）
１００２ シリコン基板
１００３ ソルダレジスト
１００４ニッケルめっき
１００５金めっき
１１ はんだバンプ
１２ コレット
１３ 金バンプ（スタッドバンプ）
１４ ＬＧＡパッケージのインターポーザ
１０４１ 絶縁基板
１４０２ 外部端子（ランド）
１４０３ ソルダレジスト
１５ ボール端子
１６ アンダーフィル樹脂
１７ ソルダペースト
１８ 低融点はんだ
１９ めっきバンプ
２０ 検査用ソケット
２０Ａ 検査用ソケットのケース
２０Ｂ 検査用ソケットのカバー
【発明の属する技術分野】
本発明は、配線基板及びその製造方法に関し、特に、配線基板の表面に設けられた導体配線の端子部分に突起導体（バンプ）を設けた配線基板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、絶縁基板の表面、あるいは前記絶縁基板の表面及び内部に所定のパターンの導体配線が設けられた配線基板は、例えば、CSP（Chip Size Package）あるいはBGA（Ball Grid Array）等の半導体装置（パッケージ）や、複数の半導体チップを搭載（実装）し、１つのまとまった機能を持たせたマルチチップモジュール（Multi Chip Module）に用いられている。
【０００３】
前記BGA型の半導体装置パッケージは、例えば、図２７に示すように、絶縁基板１上に導体配線２が設けられた配線基板上に、半導体チップ１０がフリップチップ実装されている。また、前記導体配線２の一端は、前記絶縁基板１に設けられた前記ビア穴１Ａを覆うように設けられており、前記ビア穴１Ａには、錫・鉛（Sn-Pb）系はんだ等のボール端子１５が設けられている。このとき、前記半導体チップの外部端子（ボンディングパッド）１００１と前記導体配線２は、バンプ１１により電気的に接続される。またこのとき、前記半導体チップの外部端子１００１の周辺は、図２８に示すように、例えば、はんだ保護膜（ソルダレジスト）１００３が設けられ、前記半導体チップの外部端子１００１の露出面には、例えば、ニッケルめっき１００４を下地として金めっき１００５を形成したUBM（Under Barrier Metal）が設けられており、前記半導体チップの外部端子１００１と前記導体配線２は、前記ニッケルめっき１００４、前記金めっき１００５、前記バンプ１１を介在させて接続されている。
【０００４】
また、前記絶縁基板１（配線基板）と前記半導体チップ１０の間には、熱硬化性のエポキシ樹脂等のアンダーフィル樹脂１６が充填されており、前記半導体チップの外部端子１００１と前記導体配線２の接続部が樹脂封止されている。
【０００５】
図２７に示した前記BGA型のパッケージにおいて、前記配線基板は、前記半導体チップの外部端子１００１と、マザーボード等の前記BGA型のパッケージを実装する大型の配線基板（実装基板）上の接続用端子との整合、またはグリッド変換を行うためのインターポーザとして用いられている。
【０００６】
前記BGA型のパッケージにおいて、前記半導体チップ１０を前記配線基板（インターポーザ）上に実装する際には、図２９に示すように、例えば、所定の回路が形成されたシリコン基板１００２の表面に設けられた外部端子（ボンディングパッド）１００１上に、例えば、無電解めっき方式により前記ニッケルめっき１００４及び前記金めっき１００５からなる前記UBMを形成した後、前記UBM上にはんだバンプ１１を形成した半導体チップ１０と、前記絶縁基板１上に形成された導体パターン２との位置合わせをし、熱圧着等で接続される。このとき、前記導体配線２上には、例えば、図２９に示すように、前記半導体チップ１０を仮固定するためのソルダペースト１７を設けておき、前記はんだバンプ１１及び前記ソルダペースト１７を溶融させて接続する。
【０００７】
前記ソルダペースト１７は、例えば、直径が２０μmから４０μm程度のはんだ粉をフラックス中に分散させたものであり、通常、前記半導体チップ１０を前記配線基板に実装する工程で、印刷法を用いて形成される。しかしながら、半導体チップや半導体装置の小型化、高機能化に伴い、配線基板の小型化、特に、前記導体配線２の微細化が進み、前記ソルダペースト１７の安定した印刷が困難になってきており、近年では、めっき法、スーパーソルダ法、スーパージャフィット法等のはんだプリコート技術を用いて、前記配線基板を製造する工程であらかじめ前記導体配線２上にはんだ膜を形成しておき、前記半導体チップ１０を実装する工程ではフラックスだけを塗布する方法が提案されている。
【０００８】
また、前記半導体チップの外部端子１００１と前記導体配線２とをフリップチップ接続する方法には、図２８及び図２９に示したような、前記はんだバンプ１１を溶融して接続する方法の他に、例えば、前記はんだバンプ１１として錫・鉛はんだ合金における鉛の組成比が95パーセント程度で、融点が３２０℃前後の高融点はんだ（5Sn−95Pbはんだ）を用い、前記導体配線２上に、たとえば、融点が約１８３℃の共晶はんだを形成し、図３０に示すように、前記共晶はんだ１８を溶融させて接続する方法もある。このとき、前記共晶はんだ１８は、めっき法あるいは印刷法などで前記導体配線２の表面に形成される。
【０００９】
また、その他にも、例えば、図３１に示すように、前記半導体チップ１０のアルミ電極１００１上に、ボンディング技術を用いて金バンプ（スタッドバンプ）１３を形成し、前記導体配線２上には前記共晶はんだ１８等の錫・鉛はんだ、あるいは錫・銀（Sn-Ag）はんだ等を形成しておき、前記共晶はんだ１８を溶融させて前記金バンプ１３と前記導体配線２を接続する方法などもある。
【００１０】
また、前記配線基板には、前記BGA型のパッケージ等に用いるインターポーザやマルチチップモジュール用の基板に限らず、例えば、図３２、図３３（ａ）、及び図３３（ｂ）に示すような、半導体チップあるいはパッケージの検査用のプローブ基板もある。ここで、図３２は前記プローブ基板の模式平面図、図３３（ａ）は図３２の領域Ｌ２の拡大平面図、図３３（ｂ）は図３３（ａ）のＦ−Ｆ’線での断面図である。
【００１１】
前記検査用のプローブ基板では、前記絶縁基板１上に形成された導体配線２は、検査対象となる半導体チップあるいはパッケージの外部端子との接続部（ランド）２Ａ、及び検査装置と接続するエッジコネクタ端子２Ｂが形成されている。また、前記ランド２Ａ上には、前記検査対象となる半導体チップやパッケージの外部端子との導通を確保するためのバンプ（プローブ端子）１９が形成されている。前記バンプ１９は、一般にめっき法により形成されている。また、前記導体配線２及び前記バンプ１９の表面には、図３３（ｂ）に示したように、酸化および腐食を防止するために金めっきなどの端子めっき５が形成されている。
【００１２】
図３２、図３３（ａ）、及び図３３（ｂ）に示したような、検査用のプローブ基板を用いて、例えば、前記BGA型のパッケージの検査をするときには、図３４に示すように、検査用ソケット２０のケース２０Ａ内に、前記プローブ基板及び前記BGA型のパッケージを設置し、前記パッケージのボール端子１５が前記プローブ基板のバンプ１９と接触するようにして固定した後、前記検査用ソケットのカバー２０Ｂを閉める。このとき、前記プローブ基板上のエッジコネクタ端子２Ｂは、前記検査用ソケットのケース２０Ａに設けられた配線及び所定のケーブル（図示しない）を通して、検査用の制御装置に接続されており、前記検査用の制御装置から送られてくる電気信号により前記パッケージの導通検査、電気特性の測定等を行う。
【００１３】
【発明が解決しようとする課題】
しかしながら、前記従来の技術のうち、例えば、図２７及び図２８に示した前記BGA型のパッケージのように、前記半導体チップ１０の外部端子１００１と前記配線基板（インターポーザ）上の導体配線２を前記はんだバンプ１１で接続する方法では、図３５（ａ）に示すように、前記配線基板と前記半導体チップ１０の間に隙間ができる。このときの前記配線基板と前記半導体チップ１０の隙間、言い換えると、前記配線基板側のソルダレジスト４の表面から前記半導体チップ側のソルダレジスト１００３の表面までの距離Ｈ１は、前記はんだボール１１の大きさに依存する。
【００１４】
前記BGAやCSP等の半導体装置（パッケージ）は近年、小型化、高機能化、動作の高周波化等が進み、前記半導体チップ１０に形成される外部端子１００１の数が増加し、各外部端子１００１の面積が小さくなってきており、前記外部端子１００１上に形成する前記はんだバンプ１１も小さくなっている。そのため、図３５（ｂ）に示すように、前記配線基板から半導体チップ１０のまでの距離Ｈ１’が低くなり、隙間が狭くなってしまう。前記配線基板と前記半導体チップ１０の間の隙間が狭くなると、前記アンダーフィル樹脂１６が流れ込みにくくなり、前記アンダーフィル樹脂１６を流しこんで封止する工程にかかる時間が長くなるとともに、前記アンダーフィル樹脂１６の充填不良が起きやすく、内部にボイドが発生しやすくなるという問題があった。
【００１５】
また、図３２、図３３（ａ）、及び図３３（ｂ）に示したような、従来の検査用のプローブ基板では、前記導体配線２のランド２Ａ上に形成するバンプ１９をめっき法で形成した場合、前記バンプ１９の形状が平板状（柱状）あるいはドーム状に限られる。そのため、例えば、BGA型のパッケージを検査する際には、例えば、図３６（ａ）及び図３６（ｂ）に示すように、前記半導体チップの外部端子１００１上に設けられたバンプ１１、あるいは前記BGA型パッケージのボール端子１５と、前記バンプ１９が点接触になってしまう。前記はんだバンプ１１あるいは前記ボール端子１５と前記バンプ１９の接触面積が小さいと、接触部分での抵抗（接触抵抗）が大きくなるため、測定対象となる回路の電気特性を正確に検査できなくなるという問題があった。
【００１６】
また、図３６（ａ）及び図３６（ｂ）に示したような、平板状あるいはドーム状のバンプ１９の場合、前記ボール端子１５がバンプ１９表面の平面内で移動しやすく、前記ボール端子１５の位置ずれが起こりやすいという問題があった。前記ボール端子１５の位置ずれが起こると、前記ボール端子１５と前記バンプ１９の接触面積がさらに小さくなる、あるいは前記バンプ１９から外れて非接触になるおそれがあり、検査の正確性が低下するという問題があった。
【００１７】
また、前記BGA型パッケージのボール端子１５と前記プローブ基板上のバンプ１９の接点を増やす方法として、例えば、図３７（ａ）及び図３７（ｂ）に示すように、複数個の扇状の底面を有するバンプ１９’を扇面の頂角が中心を向くように配置する方法が提案されている。前記扇状の底面を有するバンプ１９’を設けたプローブ基板の場合、前記ボール端子１５を設置したときに、図３８に示すように、前記扇状バンプ１９’の頂角部分で前記ボール端子１５を支持することにより、前記ボール端子１５と前記扇状バンプ１９’との接点が増えて接触抵抗が低くなるとともに、前記ボール端子１５の位置ずれを防ぎ接続信頼性をよくすることができる。しかしながら、前記扇状バンプ１９’の場合には、図３８に示したように、前記扇状バンプ１９’の頂角部分が前記ボール端子１５に食い込み、前記ボール端子１５の表面にくぼみ（バンプ痕）１５Ａができてしまうという問題があった。
【００１８】
前記ボール端子１５の表面に前記バンプ痕１５Ａができると、前記バンプ痕部分の光沢度が変化してしまう。一般に、前記BGA型のパッケージを実装するときには、前記ボール端子１５の位置を画像認識して位置合わせを行うが、前記ボール端子１５にできたバンプ痕１５Ａが大きいと、前記ボール端子１５の位置を正確に認識できず、うまく実装できないおそれがあるという問題があった。
【００１９】
また、前記プローブ基板は、前記BGAパッケージに限らず、例えば、LGA（Land Grid Array）パッケージの検査にも用いられる。前記LGAパッケージの検査をする際には、前記プローブ基板の導体配線２上に柱状のバンプを形成し、図３９に示すように、前記LGAパッケージのインターポーザ１４に設けられた外部端子（ランド）１４０２に前記バンプ１９を接触させるが、前記LGAパッケージの微細化が進み、前記ランド１４０２の面積が狭くなると、前記バンプ１９の先端部も細くする必要がある。このとき、従来のめっき法を用いたバンプ１９の場合、柱状あるいはドーム状になるため、前記バンプ１９と前記導体配線１の接続界面の面積も狭くなり、接続強度が低くなる。前記プローブ基板を用いて検査する際には、前記パッケージの外部端子と前記バンプ１９の接続性をよくするためにある程度荷重をかけるが、前記バンプ１９が細くなると、荷重により前記バンプ１９の変形、あるいは前記バンプ１９が前記ランド２Ａとの接続界面で折れるといった問題があった。また、前記バンプ１９の変形や折れにより、正確な検査が難しくなるとともに、検査基板の交換回数が増え、配線基板の製造コストが増大するという問題があった。
【００２０】
また、前記LGAパッケージの検査に限らず、例えば、図４０に示したような半導体チップ１０の検査においても、前記LGAパッケージと同様で、半導体チップ１０の外部端子１００１の微細化により前記バンプ１９が細くなり、変形や折れが生じやすくなるという問題があった。
【００２１】
本発明の目的は、配線板上に、バンプを用いて半導体チップを実装する半導体装置において、前記配線板から前記半導体チップのまでの高さを所定の高さに確保することが可能な技術を提供することにある。
【００２２】
本発明の他の目的は、半導体チップあるいは半導体パッケージの検査に用いる配線基板において、前記半導体チップ等の外部端子と前記配線基板のプローブ端子の接続信頼性を向上することが可能な技術を提供することにある。
【００２３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【００２４】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下のとおりである。
【００３３】
絶縁基板の表面に導体膜を形成し、前記導体膜表面の所定位置に第１突起部材を形成し、前記第１突起部材上に、前記第１突起部材の一部あるいは全部を覆う第２突起部材を形成し、前記導体膜をエッチング処理して所定の導体パターンを形成する配線基板の製造方法である。
【００３４】
前記の手段によれば、前記導体パターン上に、第１突起部材及び第２突起部材からなる突起導体が形成されるため、形状の自由度が高く、且つ変形しにくい突起導体を容易に形成することができる。
【００３７】
また、前記の手段で、前記第１突起部材及び前記第２突起部材を形成する方法には、めっき法を用いるのが好ましい。
【００３８】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００３９】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【００４０】
【発明の実施の形態】
図１及び図２は、本発明により製造された配線基板の概略構成を示す模式図であり、図１（ａ）は配線基板全体の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図、図２（ａ）は図１（ａ）の部分拡大平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ’線での断面図である。
【００４１】
図１（ａ）、図１（ｂ）、図２（ａ）、及び図２（ｂ）において、１は絶縁基板、１Ａはビア穴、２は導体配線、３は突起導体（バンプ）、４ははんだ保護膜（ソルダレジスト）である。また、図２（ｂ）において、３０１は第１突起部材（コアバンプ）、３０２は第２突起部材、５は端子めっきである。
【００４２】
本発明により製造された配線基板は、BGA型のパッケージに用いられるインターポーザであり、図１（ａ）及び図１（ｂ）に示すように、絶縁基板１の表面に所定のパターンの導体配線２が設けられており、前記導体配線２上の所定位置、言い換えると半導体チップの外部端子（ボンディングパッド）との接続部には突起導体３が設けられている。また、前記導体配線２の、前記突起導体３が設けられた部分以外は、例えば、はんだ保護膜４で覆われている。また、前記絶縁基板１には、ボール端子を接続するためのビア穴１Ａが設けられている。
【００４３】
また、前記導体配線２上に設けられた突起導体３は、図２（ａ）及び図２（ｂ）に示すように、前記突起導体３の内部に設けられた第１突起部材（コアバンプ）３０１と、前記第１突起部材３０１を覆うように形成された第２突起部材３０２からなり、前記第２突起部材３０２は中央部分が凸状に突出している。本発明により製造された配線基板では、前記第１突起部材３０１としてニッケル（Ni）を用い、前記第２突起部材３０２として銅（Cu）を用いている。また、前記導体配線２の露出部及び前記突起導体３の表面には、金めっき等の端子めっき５が設けられている。
【００４４】
図３及び図４は、本発明の配線基板の製造方法を説明するための模式図であり、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）はそれぞれ、各工程における断面図であり、図２（ａ）のＢ−Ｂ’線での断面図に相当する。
【００４５】
以下、図３及び図４に沿って、本発明の配線基板の製造方法を説明する。
【００４６】
まず、図３（ａ）に示すように、例えば、絶縁基板１の一面に、前記導体配線２を形成するための導体膜６を形成する。このとき、前記導体膜６は、例えば、前記絶縁基板１の表面に無電解銅めっき、あるいは銅のスパッタリング膜を薄く形成しておき、前記無電解銅めっき上に電解銅めっきを厚付けする方法で形成する。また、図示はしていないが、前記導体膜６を形成した後、例えば、炭酸ガスレーザ、エキシマレーザなどを用いたレーザ加工により前記絶縁基板１の所定位置にビア穴１Ａを形成する。
【００４７】
また、前記導体膜６及び前記ビア穴１の形成方法は、前記手順に限らず、例えば、絶縁基板１に、金型を用いた打ち抜き加工で前記ビア穴１Ａを形成した後、例えば、電解銅箔あるいは圧延銅箔などの導体膜６を前記絶縁基板１に接着してもよい。
【００４８】
次に、図３（ｂ）に示すように、前記導体膜６上に、所定位置が開口するようにレジスト（第１めっきレジスト）７を形成した後、前記第１めっきレジスト７の開口部内に第１突起部材（コアバンプ）３０１を形成する。前記第１めっきレジスト７は、例えば、スクリーン版を用いてレジストインクを印刷して硬化させる印刷法や、ドライフィルムを露光、現像する写真法などにより形成される。また、前記第１めっきレジスト７は、導体配線２の半導体チップの外部端子と接続される部分が開口するように形成される。このとき、前記第１めっきレジスト７の開口部は図２（ａ）及び図２（ｂ）に示したように、円柱状に開口するように形成する。
【００４９】
また、本発明により製造された配線基板では、前記第１突起部材３０１にニッケルを用いており、前記導体膜６を陰極とした電解めっき法、あるいは無電解めっき法により形成される。
【００５０】
次に、前記第１めっきレジスト７を除去し、図４（ａ）に示すように、前記第１突起部材３０１及びその周辺部が開口するようにレジスト（第２めっきレジスト）８を形成した後、前記第１突起部材３０１の周囲を覆うように第２突起部材３０２を形成する。前記第２めっきレジスト８は、前記第１めっきレジストと同様に、印刷法あるいは写真法などにより形成する。
【００５１】
また、本発明により製造された配線基板では、前記第２突起部材３０２に銅を用いており、前記導体膜６を陰極とした電解銅めっきで形成する。またこのとき、前記第２突起部材（電解銅めっき）３０２は、図４（ａ）に示したように、前記第１突起部材３０１の表面および前記導体膜６の露出面に沿って析出するため、前記突起導体３は中央部分が凸状に突出した形状になる。
【００５２】
次に、前記第２めっきレジスト８を除去し、前記導体膜６上に、図４（ｂ）に示すように、導体配線として残す部分にレジスト（エッチングレジスト）９を形成した後、前記導体膜６をエッチング処理して導体配線２を形成する。
【００５３】
その後、図示は省略するが、前記エッチングレジスト９を除去し、前記突起導体３が形成された部分の周辺を除く所定領域にはんだ保護膜（ソルダレジスト）４を形成し、前記突起導体３及びその周辺の導体配線２の露出面に金めっきなどの端子めっき５を形成すると、図１及び図２に示したような配線基板を得ることができる。
【００５４】
図５は、本発明により製造された配線基板の作用効果を説明するための模式図であり、図５（ａ）は配線基板に半導体チップを搭載（実装）する工程の正面図、図５（ｂ）は図５（ａ）の突起導体３の周辺の拡大断面図である。
【００５５】
前記手順に沿って形成された配線基板は、BGA型の半導体装置（パッケージ）の製造に用いられ、図５（ａ）に示すように、コレット１２などで半導体チップ１０を前記配線基板上に搬送し、前記半導体チップの外部端子１００１と前記配線板上の突起導体３の位置合わせをして熱圧着する。このとき、前記半導体チップ１０の外部端子１００１上には、図５（ａ）及び図５（ｂ）に示すように、ニッケルめっき１００４及び金めっき１００５からなるUBMを介在させてはんだボール１１が設けられており、前記はんだボール１１を溶融して熱圧着した後の前記絶縁基板１から前記半導体チップ１０までの高さＨ１を前記突起導体３の高さＨ２分だけ高くすることができる。そのため、前記半導体チップ１０が微細化し、前記外部端子１００１上に設ける前記はんだバンプ１１が小さくなった場合でも、前記配線基板と前記半導体チップの間に所定の距離を確保でき、アンダーフィル樹脂を流し込みやすくしてアンダーフィル樹脂内のボイドの発生を低減させることができる。
【００５６】
図６は、本発明により製造された配線基板の他の作用効果を説明するための模式図であり、図６（ａ）は配線基板に半導体チップを搭載（実装）する工程の正面図、図６（ｂ）は図６（ａ）の突起導体３の周辺の拡大断面図である。
【００５７】
この配線基板上に前記半導体チップ１０をフリップチップ実装する方法には、図５に示したような、はんだバンプ１１を用いて熱圧着させる方法の他に、例えば、図６（ａ）及び図６（ｂ）に示したように、前記半導体チップ１０の外部端子１００１上に、ワイヤボンド技術を用いて金バンプ（スタッドバンプ）１３を形成して接続する方法がある。
【００５８】
前記スタッドバンプ１３の場合は、ワイヤボンド技術を用いており、ボンディングツールを用いて前記半導体チップの外部端子１００１上に金ワイヤを接続（ボンディング）した後、前記ボンディングツールを引き上げて金ワイヤを切断する方法でバンプを形成しているため、先端部が鋭くなっていることが多い。そのため、前記配線基板の微細化により、前記導体配線２が薄くなった場合、前記スタッドバンプ１２からの応力により前記導体配線２が変形し、前記配線基板から前記半導体チップ１０までの高さが低くなりやすいが、本発明により製造された配線基板のように、中央部に銅よりも硬いニッケルの第１突起部材３０１をすることにより、前記スタッドバンプ１３を押し込んだときに、前記第２突起部材３０２が変形しても、内部の前記第１突起部材３０１は変形しにくいので、図６（ｂ）に示したように突起導体３の高さＨ２’の分だけ、前記絶縁基板１から前記半導体チップ１０までの高さＨ１を高くすることができる。
【００５９】
また、このとき、前記端子めっき５として、金めっきの代わりに、錫めっき、錫・鉛めっき、錫・銀めっきなどのはんだめっきを形成しておくと、前記端子めっき５を前記スタッドバンプ１３との接合材として用いることができ、前記半導体チップを実装する際にソルダペーストを塗布する工程を省略することができる。
【００６０】
図７は、本発明により製造された配線基板の他の作用効果を説明するための模式図であり、図７（ａ）は配線基板に半導体チップを搭載（実装）する工程の正面図、図７（ｂ）は図７（ａ）の突起導体３の周辺の拡大断面図である。
【００６１】
この配線基板上に前記半導体チップ１０をフリップチップ実装する方法には、図５に示したような、はんだバンプ１１を用いて熱圧着させる方法の他に、例えば、図７（ａ）及び図７（ｂ）に示したように、前記半導体チップ１０の外部端子１００１上に、ニッケルめっき１００４及び金めっき１００５でバンプを形成して接続する方法もある。
【００６２】
前記ニッケルめっきバンプ１００４の場合も、前記スタッドバンプ１３で接続する場合と同様で、前記導体配線２が薄くなった場合、前記ニッケルめっきバンプ１００４からの応力により前記導体配線２が変形し、前記配線基板から前記半導体チップ１０までの高さが低くなりやすいが、本発明により製造された配線基板のように、中央部に銅よりも硬いニッケルの第１突起部材３０１とすることにより、前記ニッケルめっきバンプ１００４を押し込んだときに、前記第２突起部材（電解銅めっき）３０２が変形しても、内部の前記第１突起部材３０１は変形しにくいので、図７（ｂ）に示すように、前記突起導体３の高さＨ２’の分だけ、前記絶縁基板１から前記半導体チップ１０までの高さＨ１を高くすることができる。
【００６３】
また、このとき、前記端子めっき５として、金めっきの代わりに、錫めっき、錫・鉛めっき、錫・銀めっきを形成しておくと、前記端子めっき５を前記ニッケルめっきバンプ１００４（金めっき１００５）との接合材として用いることができ、前記半導体チップを実装する際にソルダペーストを塗布する工程を省略することができる。
【００６４】
以上説明したように、本発明により製造された配線基板によれば、前記導体配線２の、半導体チップの外部端子と接続される部分に、第１突起部材３０１及び前記第１突起部材３０１を覆うように設けられた第２突起部材からなる突起導体３を形成することにより、半導体チップあるいは配線基板が微細化し、前記半導体チップの外部端子上に設けられた前記はんだバンプ１１が小さくなった場合でも、前記半導体チップを接続した後、配線基板から半導体チップの間に一定量の隙間を確保することができる。そのため、アンダーフィル樹脂の充填不良を低減することができる。
【００６５】
また、前記第１突起部材３０１として、前記第２突起部材よりも硬度の高い導体を用いることにより、前記半導体チップの外部端子上に金のスタッドバンプ１３あるいはニッケルめっきバンプ１００４が設けられている場合でも、熱圧着時の荷重で前記導体配線２が変形しにくく、前記配線基板と前記半導体チップの間に一定量の隙間を確保することができる。
【００６６】
図８は、本発明により製造された配線基板の概略構成を示す模式図であり、図２（ａ）のＡ−Ａ’線での断面図を示している。
【００６７】
この配線基板の構成は、前記した配線基板と同様であるため、その詳細な説明は省略する。
【００６８】
この配線基板において、前記した配線基板と異なる点は、図８に示したように、前記導体配線２上に設けた前記突起導体３を構成する前記第１突起部材３０１と前記第２突起部材３０２が同種の導体により形成されている点である。この配線基板では、前記第１突起部材３０１及び前記第２突起部材３０２はそれぞれ、ニッケルを用いているものとする。
【００６９】
図９及び図１０は、本発明の参考例としての配線基板の製造方法を説明するための模式図であり、図９（ａ）、図９（ｂ）、図１０（ａ）、及び図１０（ｂ）はそれぞれ、各製造工程における断面図である。
【００７０】
以下、図９及び図１０に沿って、本発明の参考例としての配線基板の製造方法について説明する。
【００７１】
まず、図９（ａ）に示すように、ポリイミドなどの絶縁基板１の表面に導体膜６を形成する。前記導体膜６は、例えば、テープ状の絶縁基板１の表面に、無電解銅めっきを薄く形成した後、電解銅めっきを厚付けして形成される。その後、図示はしないが前記絶縁基板１に、炭酸ガスレーザあるいはエキシマレーザなどを用いたレーザ加工によりビア穴１Ａを形成する。
【００７２】
また、前記導体膜６と前記ビア穴１Ａの形成手順は前記手順に限らず、例えば、金型による打ち抜き加工で前記絶縁基板１にビア穴１Ａを形成したあと、圧延銅箔あるいは電解銅箔などの導体膜６を接着してもよい。
【００７３】
次に、図９（ｂ）に示すように、前記導体膜６上の、導体配線２として残す部分にレジスト（エッチングレジスト）９を形成した後、前記導体膜６をエッチング処理して導体配線２を形成する。前記エッチングレジスト９は、例えば、レジストインクを印刷し硬化させる印刷法や、ドライフィルムを露光、現像する写真法により形成される。
【００７４】
次に、図１０（ａ）に示すように、前記導体配線２上に、所定位置が開口するようにレジスト（第１めっきレジスト）７を形成した後、前記第１めっきレジスト７の開口部内に第１突起部材（コアバンプ）３０１を形成する。前記第１めっきレジスト７は、例えば、スクリーン版を用いてレジストインクを印刷して硬化させる印刷法や、ドライフィルムを露光、現像する写真法により形成される。また、前記第１めっきレジスト７は、導体配線２の半導体チップの外部端子と接続される部分が開口するように形成される。このとき、前記第１めっきレジスト７の開口部は図２（ａ）及び図２（ｂ）に示したように、円柱状に開口するように形成する。
【００７５】
また、本発明により製造された配線基板では、前記第１突起導体３０１にニッケルを用いており、無電解めっき法により形成される。
【００７６】
次に、前記第１めっきレジスト７を除去し、図１０（ｂ）に示すように、前記第１突起部材３０１及びその周辺部が開口するようにレジスト（第２めっきレジスト）８を形成した後、前記第１突起部材３０１の周囲を覆うように第２突起部材３０２を形成する。前記第２めっきレジスト８は、前記第１めっきレジストと同様に、印刷法あるいは写真法により形成する。
【００７７】
また、この配線基板では、前記第２突起部材３０２にもニッケルを用いており、無電解めっき法により形成される。またこのとき、前記第２突起部材（無電解ニッケルめっき）３０２は、図１０（ｂ）に示したように、前記第１突起部材３０１の表面および前記導体配線２の露出面に析出するため、前記突起導体３は中央部分が凸状に突出した形状になる。
【００７８】
その後、図示は省略するが、前記第２めっきレジスト８を除去し、前記突起導体３が形成された部分の周辺を除く所定領域にはんだ保護膜（ソルダレジスト）４を形成し、前記突起導体３及びその周辺の導体配線２の露出面に金めっきなどの端子めっき５を形成すると、図１及び図８に示したような配線基板を得ることができる。
【００７９】
この配線基板も、図５（ａ）に示したように、半導体チップ１０を搭載（実装）する際に、前記突起導体３の高さ分だけ前記配線基板から半導体チップまでの高さを高くすることができるため、前記半導体チップの微細化により前記はんだバンプ１１が小さくなった場合でも、前記配線基板と半導体チップの間に一定量の隙間を確保でき、アンダーフィル樹脂の充填不良を防ぐことができる。
【００８０】
また、図５に示したようなはんだバンプ１１の場合に限らず、図６（ａ）に示した金バンプ１２や、図７（ａ）に示したニッケルめっきバンプ１００４の場合でも、前記配線基板と半導体チップの間に一定量の隙間を確保でき、アンダーフィル樹脂の充填不良を防ぐことができる。
【００８１】
以上説明したように、本発明により製造された配線基板によれば、半導体チップあるいは配線基板が微細化し、前記半導体チップの外部端子上に設けられた前記はんだバンプ１１が小さくなった場合でも、前記半導体チップを接続した後、配線基板から半導体チップの間に一定量の隙間を確保することができる。そのため、アンダーフィル樹脂の充填不良を低減することができる。
【００８２】
また、前記第１突起部材３０１及び前記第２突起部材に硬度の高い導体を用いることにより、前記半導体チップの外部端子上に金のスタッドバンプ１２あるいはニッケルめっきバンプ１００４が設けられている場合、熱圧着時の荷重で前記導体配線２がさらに変形しにくくすることができ、前記配線基板と前記半導体チップの間に一定量の隙間を確保することが容易にできる。
【００８３】
図１１乃至図１５は、本発明により製造された配線基板の変形例を示す模式図であり、図１１（ａ）は配線基板の部分拡大平面図、図１１（ｂ）は図１１（ａ）のＣ−Ｃ’線での断面図、図１２、図１３、図１４、及び図１５は図１１（ａ）及び図１１（ｂ）に示した配線基板の作用効果を説明するための断面図である。
【００８４】
この配線基板では、前記第１突起部材（コアバンプ）３０１を円柱状に形成しているが、これに限らず、例えば、図１１（ａ）及び図１１（ｂ）に示したように、環状に形成してもよい。この場合、前記第１突起部材３０１上に形成される第２突起部材３０２は、図１１（ｂ）に示すように、中央部にくぼみができる。すなわち、前記突起導体３の中央部にくぼみ３Ａができる。またこのとき、前記第１突起部材３０１と前記第２突起部材３０２の組み合わせとしては、例えば、銅と銅、銅とニッケル等がある。
【００８５】
図１１（ａ）及び図１１（ｂ）に示した配線基板は、本発明の製法により製造されるため、その詳細な説明は省略する。
【００８６】
図１１（ａ）及び図１１（ｂ）に示した配線基板に半導体チップを実装する場合には、例えば、前記半導体チップ１０の外部端子１００１上にUBM１００４を介して設けられた前記はんだバンプ１１は、図１２に示すように、前記突起導体３のくぼみ３Ａ部分に接触し、前記はんだバンプ１１を溶融して熱圧着した後は、図１３に示すように、溶融した前記はんだバンプ１１が前記突起導体３のくぼみ３Ａに入り込むため、接続面に段差ができる。そのため、前記はんだバンプ１１と前記突起導体３の接続面にかかる水平方向の応力に対する強度が増し、前記実施例１及び実施例２の配線基板に比べ、接続信頼性の高い配線基板を得ることができる。
【００８７】
また、前記はんだバンプ１１を熱圧着する場合に限らず、例えば、図１４及び図１５に示したように、半導体チップ１０の外部端子上に金バンプ（スタッドバンプ）１３を設けた場合でも、前記金バンプ１３の先端部分が前記突起導体３のくぼみ３Ａに入り込むので、接続信頼性の高い配線基板を得ることができる。
【００８８】
図１６及び図１７は、本発明により製造された配線基板の概略構成を示す模式図であり、図１６は配線基板全体の平面図、図１７（ａ）は図１６の部分拡大平面図、図１７（ｂ）は図１７（ａ）のＤ−Ｄ’線での断面図である。
【００８９】
図１６、図１７（ａ）、及び図１７（ｂ）において、１は絶縁基板、２は導体配線、２Ａはランド（プローブ端子）、２Ｂはエッジコネクタ端子、３は突起導体（プローブ短針）、３０１は第１突起部材（コアバンプ）、３０２は第２突起部材、１３は金めっきである。
【００９０】
この配線基板は、半導体チップ、あるいはＣＳＰやＢＧＡのような半導体装置（パッケージ）の導通検査、電気的特性の測定に用いられる検査用の配線基板であり、図１６、図１７（ａ）、及び図１７（ｂ）に示すように、絶縁基板１の表面に、所定のパターンの導体配線２が設けられている。前記導体配線２の一端は、検査対象となる装置の外部端子の配列にあわせて配列されたランド２Ａになっており、前記ランド２Ａ上には、前記検査対象となる装置の外部端子との導通を確保する突起導体（プローブ端子）３が設けられている。また、前記突起導体３は、図１７（ｂ）に示すように、前記ランド２Ａ上に形成された第１突起部材（コアバンプ）３０１と、前記第１突起部材３０１を覆うように形成された第２突起部材３０２からなり、前記第２突起部材３０２の先端、言い換えると前記検査対象の装置の外部端子との接触部分が球面上になっている。また、この配線基板では、前記第１突起部材３０１及び前記第２突起部材３０２には銅（Ｃｕ）を用いている。
【００９１】
また、前記導体配線２の他の一端は、例えば、前記絶縁基板１の端部に引き出してエッジコネクタ端子２Ｂとしている。前記エッジコネクタ端子２Ｂは、検査を制御する検査装置と接続される。
【００９２】
また、前記導体配線２及び前記突起導体３の表面には、酸化や腐食を防止するため、金めっきなどの端子めっき５が設けられている。
【００９３】
図１８及び図１９は、本発明の配線基板の製造方法を説明するための模式図であり、図１８（ａ）、図１８（ｂ）、図１９（ａ）、図１９（ｂ）はそれぞれ、各工程における図１７（ａ）のＤ−Ｄ’線での断面図である。
【００９４】
以下、図１８及び図１９に沿って、この配線基板の製造方法を説明する。
【００９５】
まず、図１８（ａ）に示すように、例えば、絶縁基板１の一面に、前記導体配線２を形成するための導体膜６を形成する。このとき、前記導体膜６は、例えば、前記絶縁基板１の表面に無電解銅めっき、あるいは銅のスパッタリング膜を薄く形成しておき、前記無電解銅めっき上に電解銅めっきを厚付けする方法で形成される。また、前記導体膜６の形成方法は、前記手順に限らず、例えば、電解銅箔あるいは圧延銅箔などの導体膜６を前記絶縁基板１に接着してもよい。
【００９６】
次に、図１８（ｂ）に示すように、前記導体膜６上に、所定位置が開口するようにレジスト（第１めっきレジスト）７を形成した後、前記第１めっきレジスト７の開口部内に第１突起部材（コアバンプ）３０１を形成する。前記第１めっきレジスト７は、例えば、スクリーン版を用いてレジストインクを印刷して硬化させる印刷法や、ドライフィルムを露光、現像する写真法により形成される。また、前記第１めっきレジスト７は、導体配線２の半導体チップの外部端子と接触する部分が開口するように形成される。このとき、前記第１めっきレジスト７の開口部は図２（ａ）及び図２（ｂ）に示したように、円柱状に開口するように形成する。
【００９７】
また、この配線基板では、前記第１突起導体３０１に銅を用いており、前記導体膜６を陰極とした電解銅めっきにより形成する。
【００９８】
次に、前記第１めっきレジスト７を除去し、図１９（ａ）に示すように、前記第１突起部材３０１及びその周辺部が開口するようにレジスト（第２めっきレジスト）８を形成した後、前記第１突起部材３０１の周囲を覆うように第２突起部材３０２を形成する。前記第２めっきレジスト８は、前記第１めっきレジストと同様に、印刷法あるいは写真法などにより形成する。
【００９９】
また、この配線基板では、前記第２突起部材３０２に銅を用いており、前記導体膜６を陰極とした電解めっき法により形成される。またこのとき、前記第２突起部材（電解銅めっき）３０２は、図１９（ａ）に示したように、前記第１突起部材３０１の表面および前記導体膜６の露出面に析出するため、前記突起導体３は中央部分が凸状に突出した形状になる。またこのとき、前記電解銅めっきに用いるめっき浴に含まれる添加剤の量を調節することにより、前記第２突起部材３０２の表面を曲面状にすることができる。
【０１００】
次に、前記第２めっきレジスト８を除去し、図１９（ｂ）に示すように、導体配線２として残す部分にレジスト（エッチングレジスト）９を形成した後、前記導体膜６をエッチング処理して導体配線２を形成する。
【０１０１】
その後、図示は省略するが、前記エッチングレジスト９を除去し、前記突起導体３及び前記導体配線２の露出面に金めっきなどの端子めっき１３を形成すると、図１６及び図１７に示したような配線基板を得ることができる。
【０１０２】
図２０は、本発明により製造された配線基板を用いた検査方法を説明するための模式断面図である。
【０１０３】
この配線基板を用いて、例えば、半導体チップの導通検査及び電気特性の測定を行う場合には、図２０に示すように、前記配線基板上に半導体チップ１０を設置し、前記突起導体（プローブ端子）３と前記半導体チップ１０の外部端子（ボンディングパッド）１００１を接触させる。この状態で、例えば、図３４に示したような検査用ソケット２０に収容し、前記配線基板のエッジコネクタ端子２Ｂから各種の電気信号を入力し、出力される信号を測定する。
【０１０４】
このとき、例えば、前記半導体チップ１０が小型で、前記アルミ電極が非常に小さい場合でも、前記ボンディングパッド１００１と接触する部分は前記ボンディングパッドの面積に合わせて小さくし、前記導体配線２との接続面側は太くして、前記突起導体３と前記ランド２Ａとの接続強度を大きくすることができる。また、前記導体配線との接続面側が太くすることにより、強度が増し、変形しにくくなるため、前記ボンディングパッド１００１との接触不良を低減させることができる。
【０１０５】
以上説明したように、この配線基板では、前記導体配線２上に、第１突起部材３０１及び第２突起部材３０２からなる突起導体３を設けることにより、検査対象となる装置の外部端子の大きさにあわせた接触端を持ち、且つ強度の高い突起導体（プローブ端子）にすることができる。
【０１０６】
そのため、前記検査対象となる装置を配置したときの荷重等で前記突起導体３が変形しにくく、前記検査対象の外部端子との接触不良を低減することができる。
【０１０７】
また、前記突起導体３の変形を少なくすることができるため、検査用の配線基板を交換する回数を減らせるため、前記配線基板の製造コストを低減させることができる。
【０１０８】
また、この配線基板では、前記第１突起部材３０１及び前記第２突起部材３０２に銅を用いているが、これに限らず、例えば、前記第１突起部材３０１に銅を用い、前記第２突起部材３０２にニッケルを用いてもよい。この場合、前記第１突起部材３０１を覆うように形成される第２突起部材（ニッケル）３０２の硬度が前記第１突起部材３０１の硬度よりも高く、また、磨耗に強いため、前記配線基板を繰り返し使用した場合でも、前記突起導体（プローブ端子）の変形が起こりにくく、耐久性を向上させることができる。また、このとき、前記第１突起部材３０１として銅を用いることにより、前記突起導体３をニッケルのみで形成した場合に比べて接続信頼性の高い配線基板とすることができる。
【０１０９】
図２１乃至図２３は、本発明により製造された配線基板の変形例を説明するための模式図であり、図２１は配線基板の拡大断面図、図２２及び図２３はそれぞれ作用効果を説明するための模式図である。
【０１１０】
この配線基板では、図１７（ｂ）に示したように、前記突起導体（プローブ端子）３の先端、すなわち検査対象となる装置の外部端子との接触面が球面状になっており、検査の際に、図２０に示すように、外部端子１００１との接触面が小さく、接触抵抗が増加してしまうので、正確な測定をするのが難しい。そのため、例えば、図２１に示すように、前記突起導体３の先端が平坦になるように前記第２突起部材３０２を形成することにより、検査対象となる半導体チップ１０の外部端子１００１と面接触させることができ、接触抵抗を減らし、正確な測定をすることができる。
【０１１１】
また、この配線基板は、前記半導体チップ１０の測定以外にも、例えば、LGA（Land Grid Array）型のパッケージの測定にも用いることができる。前記LGA型のパッケージの場合、半導体チップのアルミ電極をグリッド変換するインターポーザ１４に形成される外部端子１４０２は平板状であるため、図２３に示すように、前記突起導体３の先端部と前記インターポーザ１４の外部端子１４０２を面接触させて接触抵抗を減らし、正確な測定をすることができる。
【０１１２】
また、図２２及び図２３に示したような配線基板の場合でも、前記第１突起導体３０１と前記第２突起導体３０２の組み合わせとしては、銅と銅、あるいは銅とニッケル等の組み合わせを用いることができる。
【０１１３】
図２４及び図２５は、本発明により製造された配線基板の概略構成を示す模式図であり、図２４は配線基板全体の平面図、図２５（ａ）は図２４の部分拡大平面図、図２４（ｂ）は図２４（ａ）のＥ−Ｅ’線での断面図である。
【０１１４】
この配線基板も、半導体チップ、あるいはＣＳＰやＢＧＡのような半導体装置（パッケージ）の導通検査、電気的特性の測定に用いられる検査用の配線基板であり、基本的な構成は前記配線基板と同様であるためその詳細な説明は省略する。
【０１１５】
この配線基板において、図１７に示す配線基板と異なる点は、図２４、図２５（ａ）、及び図２５（ｂ）に示したように、前記導体配線２のランド２Ａに設けられた突起導体３の形状である。この配線基板における前記突起導体３は、前記第１突起導体３０１を三角柱状に形成し、それぞれが図２５（ａ）に示すように、前記第１突起導体３０１の底面と相似の底面を持つ三角形の各頂点に配置しており、前記第１突起導体３０１上及び前記第１突起導体で囲まれた部分に第２突起導体３０２が設けられている。このとき、前記第２突起導体３０２は、図２５（ｂ）に示すように、中央部にくぼみ３Ｂを有する形状になる。また、この配線基板では、前記第１突起導体３０１及び前記第２突起導体３０２に銅を用いているものとする。
【０１１６】
図２６は、この配線基板を用いた検査方法を説明するための模式断面図である。
【０１１７】
この配線基板は、主にＢＧＡ型の半導体装置（パッケージ）の検査に用いられ、前記ＢＧＡ型のパッケージを前記配線基板上に設置し、図３４に示したような検査用ソケット２０に収納したとき、前記ＢＧＡパッケージの外部端子であるボール端子１５と前記配線基板の突起導体３との接続部分は、図２６のようになる。このとき、前記ボール端子１５は、前記突起導体３の中央部のくぼみ３Ｂに落ち込むような状態で接触するため、従来の突起導体１９の場合に比べ、接触面が増え、接触抵抗を減らせるため、正確な測定を行うことができる。
【０１１８】
また、前記第２突起部材３０２を形成する際に、めっき浴の添加剤を調整して、前記くぼみ３Ｂが曲面上になるようにすると、前記ボール端子１５が接触したときに、従来の図３８に示したような配線板のように、前記ボール端子１５に凹みができないため。そのため、検査後のパッケージを実装基板等に実装する際に、前記ボール端子１５の接続性が低下することを防げる。
【０１１９】
以上説明したように、この配線基板では、前記導体配線２上に、第１突起部材３０１及び第２突起部材３０２からなる突起導体３を設けることにより、検査対象となる装置の外部端子の形状にあわせた接触端を持ち、且つ強度の高い突起導体（プローブ端子）にすることができる。
【０１２０】
そのため、前記検査対象となる装置を配置したときの荷重等で前記突起導体３が変形しにくく、前記検査対象の外部端子との接触不良を低減することができる。
【０１２１】
また、前記突起導体３の変形を少なくすることができるため、検査用の配線基板を交換する回数を減らせるため、前記配線基板の製造コストを低減させることができる。
【０１２２】
また、前記第１突起部材３０１及び前記第２突起部材３０２の組み合わせには、前記銅と銅に限らず、前記第１突起部材３０１に銅を用い、前記第２突起部材３０２にニッケルを用いてもよく、検査対象となる装置の外部端子の形状及び特徴に合わせて、種々の導体の中から選択することにより、前記突起導体３を好ましい形状に形成でき、耐久性の高い配線基板にすることができる。
【０１２３】
また、中央部にくぼみを有する形状にしたときに、前記くぼみ部分が曲面上になるように形成することにより、例えば、ボール状の端子を接触させたときに前記ボール端子に傷が付くことを防げ、検査後の実装性が低下することを防げる。
【０１２４】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【０１２５】
例えば、前記第１突起部材３０１と前記第２突起部材３０２の組み合わせとして、ニッケルと銅に限らず、例えば、銅、ニッケル、銀、金、ロジウム、パラジウム、スズ、はんだ等の任意の組み合わせを適用することが可能である。
【０１２６】
また、ＢＧＡ型のパッケージに用いる配線基板（インターポーザ）、及び検査用のプローブ基板を例にあげて説明したが、これに限らず、例えば、ＬＧＡ型のパッケージに用いるインターポーザ、前記ＢＧＡ、ＣＳＰ等のパッケージを実装する実装基板にも適用できる。この場合、前記配線基板に設けられる導体配線は、前記絶縁基板の表面のみならず、前記絶縁基板の内部にも複数の配線層を有する多層配線基板にも適用できることは言うまでもない。
【０１２７】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１２８】
（１）配線板上に、バンプを用いて半導体チップを実装する半導体装置において、前記配線板から前記半導体チップのまでの高さを所定の高さに確保することができる。
【０１２９】
（２）半導体チップあるいは半導体パッケージの検査に用いる配線基板において、前記半導体チップ等の外部端子と前記配線基板のプローブ端子の接続信頼性を向上することができる。
【図面の簡単な説明】
【図１】 本発明により製造された配線基板の概略構成を示す模式図であり、図１（ａ）は配線基板全体の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図である。
【図２】 本発明により製造された配線基板の概略構成を示す模式図であり、図２（ａ）は図１（ａ）の部分拡大平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ’線での断面図である。
【図３】 本発明の配線基板の製造方法を説明するための模式図であり、図３（ａ）及び図３（ｂ）はそれぞれ、各工程での断面図である。
【図４】 本発明の配線基板の製造方法を説明するための模式図であり、図４（ａ）及び図４（ｂ）はそれぞれ、各工程での断面図である。
【図５】 本発明により製造された配線基板の作用効果を説明するための模式図であり、図５（ａ）は半導体チップを搭載（実装）する工程の正面図、図５（ｂ）は半導体チップの外部端子と導体配線の接続部の拡大断面図である。
【図６】 本発明により製造された配線基板の作用効果を説明するための模式図であり、図６（ａ）は半導体チップを搭載（実装）する工程の正面図、図６（ｂ）は半導体チップの外部端子と導体配線の接続部の拡大断面図である。
【図７】 本発明により製造された配線基板の作用効果を説明するための模式図であり、図７（ａ）は半導体チップを搭載（実装）する工程の正面図、図７（ｂ）は半導体チップの外部端子と導体配線の接続部の拡大断面図である。
【図８】 本発明により製造された配線基板の概略構成を示す模式図であり、図２（ａ）のＢ−Ｂ’線での断面図である。
【図９】 本発明の参考例としての配線基板の製造方法を説明するための模式図であり、図９（ａ）及び図９（ｂ）はそれぞれ、各工程での断面図である。
【図１０】 本発明の参考例としての配線基板の製造方法を説明するための模式図であり、図１０（ａ）及び図１０（ｂ）はそれぞれ、各工程での断面図である。
【図１１】 本発明により製造された配線基板の変形例を示す模式図であり、図１１（ａ）は配線基板の部分拡大平面図、図１１（ｂ）は図１１（ａ）のＣ−Ｃ’線での断面図である。
【図１２】 本発明により製造された配線基板の変形例を示す模式図であり、前記配線基板の導体配線と半導体チップの外部端子の接続部分の拡大断面図である。
【図１３】 本発明により製造された配線基板の変形例を示す模式図であり、前記配線基板の導体配線と半導体チップの外部端子の接続部分の拡大断面図である。
【図１４】 本発明により製造された配線基板の変形例を示す模式図であり、前記配線基板の導体配線と半導体チップの外部端子の接続部分の拡大断面図である。
【図１５】 本発明により製造された配線基板の変形例を示す模式図であり、前記配線基板の導体配線と半導体チップの外部端子の接続部分の拡大断面図である。
【図１６】 本発明により製造された配線基板の概略構成を示す模式平面図である。
【図１７】 本発明により製造された配線基板の概略構成を示す模式図であり、図１７（ａ）は図１６の部分拡大平面図、図１７（ｂ）は図１７（ａ）のＤ−Ｄ’線での断面図である。
【図１８】 本発明の配線基板の製造方法を説明するための模式図であり、図１８（ａ）及び図１８（ｂ）はそれぞれ、各工程での断面図である。
【図１９】 本発明の配線基板の製造方法を説明するための模式図であり、図１９（ａ）及び図１９（ｂ）はそれぞれ、各工程での断面図である。
【図２０】 本発明の配線基板を用いた検査方法を説明するための模式断面図である。
【図２１】 本発明により製造された配線基板の変形例を説明するための断面図である。
【図２２】 本発明により製造された配線基板の変形例を説明するための模式図であり、図２１に示した配線基板を用いた検査方法を説明するための断面図である。
【図２３】 本発明により製造された配線基板の変形例を説明するための模式図であり、図２１に示した配線基板を用いた検査方法を説明するための断面図である。
【図２４】 本発明により製造された配線基板の概略構成を示す模式平面図である。
【図２５】 本発明により製造された配線基板の概略構成を示す模式図であり、図２５（ａ）は図２４の部分拡大平面図、図２５（ｂ）は図２５（ａ）のＥ−Ｅ’線での断面図である。
【図２６】 本発明により製造された配線基板を用いた検査方法を説明するための模式断面図である。
【図２７】 従来のＢＧＡ型の半導体装置の概略構成を示す模式断面図である。
【図２８】 図２７の配線基板上の導体配線と半導体チップの外部端子の接続部の部分拡大断面図である。
【図２９】 配線基板と半導体チップの接続方法を説明するための模式断面図である。
【図３０】 図２７の配線基板上の導体配線と半導体チップの外部端子の接続方法を説明するための部分拡大断面図である。
【図３１】 図２７の配線基板上の導体配線と半導体チップの外部端子の接続方法を説明するための部分拡大断面図である。
【図３２】 従来の検査用配線基板の概略構成を示す模式平面図である。
【図３３】 従来の検査用配線基板の概略構成を示す模式図であり、図３３（ａ）は図３２の部分拡大平面図、図３３（ｂ）は図３３（ａ）のＦ−Ｆ’線での断面図である。
【図３４】 従来の検査用配線基板を用いた検査方法を説明するための模式断面図である。
【図３５】 従来のフリップチップ接続の課題を説明するための模式図である。
【図３６】 従来の検査用配線基板の課題を説明するための模式図である。
【図３７】 従来の他の検査用配線基板の概略構成を示す模式図であり、図３７（ａ）は配線基板の部分拡大平面図、図３７（ｂ）は図３７（ａ）のＧ−Ｇ’線での断面図である。
【図３８】 図３７（ａ）及び図３７（ｂ）に示した検査用配線基板の課題を説明するための模式図である。
【図３９】 従来の検査用配線基板の他の課題を説明するための模式図である。
【図４０】 従来の検査用配線基板の他の課題を説明するための模式図である。
【符号の説明】
１ 絶縁基板
２ 導体配線
２Ａ ランド（プローブ端子）
２Ｂ エッジコネクタ端子
３突起導体
３０１ 第１突起部材（コアバンプ）
３０２ 第２突起部材
４ はんだ保護膜（ソルダペースト）
５ 端子めっき
６ 導体膜
７ 第１めっきレジスト
８ 第２めっきレジスト
９ エッチングレジスト
１０ 半導体チップ
１００１ 外部端子（ボンディングパッド）
１００２ シリコン基板
１００３ ソルダレジスト
１００４ニッケルめっき
１００５金めっき
１１ はんだバンプ
１２ コレット
１３ 金バンプ（スタッドバンプ）
１４ ＬＧＡパッケージのインターポーザ
１０４１ 絶縁基板
１４０２ 外部端子（ランド）
１４０３ ソルダレジスト
１５ ボール端子
１６ アンダーフィル樹脂
１７ ソルダペースト
１８ 低融点はんだ
１９ めっきバンプ
２０ 検査用ソケット
２０Ａ 検査用ソケットのケース
２０Ｂ 検査用ソケットのカバー
Claims (2)
- 絶縁基板の表面に導体膜を形成し、
前記導体膜の表面の所定位置に第１突起部材を形成し、
前記第１突起部材上に、前記第１突起部材の一部あるいは全部を覆う第２突起部材を形成し、
前記導体膜をエッチング処理して所定のパターンの導体配線を形成することを特徴とする配線基板の製造方法。 - 前記第１突起部材及び前記第２突起部材は、めっき法を用いて形成することを特徴とする請求項１に記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223143A JP3692978B2 (ja) | 2001-07-24 | 2001-07-24 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223143A JP3692978B2 (ja) | 2001-07-24 | 2001-07-24 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037135A JP2003037135A (ja) | 2003-02-07 |
| JP3692978B2 true JP3692978B2 (ja) | 2005-09-07 |
Family
ID=19056520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001223143A Expired - Fee Related JP3692978B2 (ja) | 2001-07-24 | 2001-07-24 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3692978B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210358874A1 (en) * | 2018-11-15 | 2021-11-18 | Samsung Electronics Co., Ltd. | Wafer-level package including under bump metal layer |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050056458A1 (en) * | 2003-07-02 | 2005-03-17 | Tsuyoshi Sugiura | Mounting pad, package, device, and method of fabricating the device |
| JP4525148B2 (ja) * | 2004-04-13 | 2010-08-18 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP2007013017A (ja) * | 2005-07-04 | 2007-01-18 | Sony Corp | 電子デバイス装置およびその製造方法 |
| JP4728782B2 (ja) * | 2005-11-15 | 2011-07-20 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP2007240219A (ja) * | 2006-03-07 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 検査用コネクタ及びそれを用いた基板検査方法 |
| JP5091469B2 (ja) * | 2006-12-05 | 2012-12-05 | 京セラＳｌｃテクノロジー株式会社 | 配線基板およびその製造方法 |
| JP2009099589A (ja) * | 2007-10-12 | 2009-05-07 | Elpida Memory Inc | ウエハまたは回路基板およびその接続構造体 |
| JP5153574B2 (ja) * | 2007-11-05 | 2013-02-27 | パナソニック株式会社 | 実装構造体 |
| JP4803844B2 (ja) | 2008-10-21 | 2011-10-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージ |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| JP5784998B2 (ja) * | 2011-06-17 | 2015-09-24 | シチズン電子株式会社 | 素子実装用基板 |
| TWI546911B (zh) * | 2012-12-17 | 2016-08-21 | 巨擘科技股份有限公司 | 封裝結構及封裝方法 |
| KR20140143567A (ko) * | 2013-06-07 | 2014-12-17 | 삼성전기주식회사 | 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법 |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| TW202414634A (zh) | 2016-10-27 | 2024-04-01 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| JP7468193B2 (ja) | 2020-06-29 | 2024-04-16 | 日本電気株式会社 | 量子デバイス及びその製造方法 |
| JPWO2023195164A1 (ja) * | 2022-04-08 | 2023-10-12 |
-
2001
- 2001-07-24 JP JP2001223143A patent/JP3692978B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210358874A1 (en) * | 2018-11-15 | 2021-11-18 | Samsung Electronics Co., Ltd. | Wafer-level package including under bump metal layer |
| US11810878B2 (en) | 2018-11-15 | 2023-11-07 | Samsung Electronics Co., Ltd. | Wafer-level package including under bump metal layer |
| US11862589B2 (en) * | 2018-11-15 | 2024-01-02 | Samsung Electronics Co., Ltd. | Wafer-level package including under bump metal layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003037135A (ja) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3692978B2 (ja) | 配線基板の製造方法 | |
| US9502390B2 (en) | BVA interposer | |
| US8786103B2 (en) | Stacked chips package having feed-through electrode connecting the first and second semiconductor components via an adhesive layer | |
| KR100625632B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3874062B2 (ja) | 半導体装置 | |
| JP4308608B2 (ja) | 半導体装置 | |
| US8114687B2 (en) | Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device | |
| JP5342422B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001116795A (ja) | テスト用ソケット、およびテスト用ソケットに用いる接続シート | |
| US6841884B2 (en) | Semiconductor device | |
| US7713764B2 (en) | Method for manufacturing semiconductor device including testing dedicated pad and probe card testing | |
| JP2010129505A (ja) | Ｉｃソケットおよびｉｃソケット用ガイドプレート | |
| US20090039509A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3878436B2 (ja) | 配線基板および半導体装置 | |
| EP3301712A1 (en) | Semiconductor package assembley | |
| JPH1117058A (ja) | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 | |
| US7576551B2 (en) | Test socket and test board for wafer level semiconductor testing | |
| JP5666366B2 (ja) | 半導体装置の製造方法 | |
| TW201303309A (zh) | 探針卡及其製作方法 | |
| JPH11121659A (ja) | Ｂｇａソケット | |
| JP3482937B2 (ja) | 検査用プローブ基板及びその製造方法 | |
| KR20110017153A (ko) | 볼 그리드 어레이 패키지 기판 및 그 제조방법 | |
| JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |