TWI470758B - Wiring board and manufacturing method thereof - Google Patents

Wiring board and manufacturing method thereof Download PDF

Info

Publication number
TWI470758B
TWI470758B TW98131878A TW98131878A TWI470758B TW I470758 B TWI470758 B TW I470758B TW 98131878 A TW98131878 A TW 98131878A TW 98131878 A TW98131878 A TW 98131878A TW I470758 B TWI470758 B TW I470758B
Authority
TW
Taiwan
Prior art keywords
semiconductor element
connection pad
plating layer
forming
layer
Prior art date
Application number
TW98131878A
Other languages
English (en)
Other versions
TW201023322A (en
Inventor
Kohichi Ohsumi
Original Assignee
Kyocera Slc Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008242170A external-priority patent/JP2010074032A/ja
Priority claimed from JP2008251293A external-priority patent/JP5058929B2/ja
Application filed by Kyocera Slc Technologies Corp filed Critical Kyocera Slc Technologies Corp
Publication of TW201023322A publication Critical patent/TW201023322A/zh
Application granted granted Critical
Publication of TWI470758B publication Critical patent/TWI470758B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching

Description

佈線基板及其製造方法
本發明係關於一種佈線基板及其製造方法，更詳細而言，本發明係關於一種適合於利用覆晶連接來搭載例如面矩陣式半導體元件之佈線基板及其製造方法。
習知以來，關於作為半導體元件之半導體積體電路元件，有將許多電極端子遍及其一方之主面之大致整個面而配設成晶格狀之所謂的面矩陣式半導體積體電路元件。
將此種半導體積體電路元件搭載於佈線基板上之方法有覆晶連接。該覆晶連接係首先使設置於佈線基板上之半導體元件連接焊墊之上表面對應於與半導體積體電路元件之電極端子之配置並且使其露出。其次，使該半導體元件連接焊墊所露出之上表面與上述電子零件之電極端子相對向。然後，將該等之間經由包含焊錫或金等之導電凸塊而電性連接。
近來，利用上述覆晶連接將半導體元件搭載於佈線基板上，進而於其上利用焊錫球連接或打線接合連接而搭載其他的電子零件，從而提高對於佈線基板之半導體元件或電子零件之搭載密度(例如參照專利文獻1)。
圖30係表示利用覆晶連接來搭載作為半導體元件之面矩陣式半導體積體電路元件、進而於其上將作為其他電子零件之半導體元件搭載基板進行焊錫球連接而成之習知的佈線基板之一例之概略剖面圖。圖31係表示圖30所示之佈線基板之俯視圖。
如圖30所示，習知之佈線基板110具有絕緣基體101。該絕緣基體101係於核心用之絕緣基板101a之上下表面上積層複數層的增層(build up)用之絕緣層101b而形成。於絕緣基體101之內部及表面上，被覆有核心用之佈線導體102a及增層用之佈線導體102b。於絕緣基體101之最外表面上，被覆有保護用之阻焊劑層103。於絕緣基體101之上表面中央部，形成有搭載半導體積體電路元件E1之半導體元件搭載部101A。於絕緣基體101之上表面外周部上，形成有搭載半導體元件搭載基板E2之電子零件搭載部101B。
自核心用之絕緣基板101a之上表面直至下表面，形成有複數個通孔104。於絕緣基板101a之上下表面及通孔104之內表面上，被覆有核心用之佈線導體102a。於通孔104之內部，填充有埋入樹脂105。於複數個增層用之絕緣層101b中，分別形成有複數個導孔106。於各絕緣層101b之表面及導孔106之內表面上，被覆形成有增層用之佈線導體102b。
該佈線導體102b中，佈線基板110之上表面側之最外層之絕緣層101b上所被覆的一部分形成有半導體元件連接焊墊102A。該半導體元件連接焊墊102A係於半導體元件搭載部101A中，經由導電凸塊B1並利用覆晶連接而電性連接於半導體積體電路元件E1之電極端子的圓形焊墊。如圖31所示，半導體元件連接焊墊102A以晶格狀同時設有複數個。
又，佈線導體102b中，佈線基板110之上表面側之最外層之絕緣層101b上所被覆的另一部分形成有電子零件連接焊墊102B。該電子零件連接焊墊102B係於電子零件搭載部101B中，經由焊錫球B2並利用焊錫球連接而電性連接於作為電子零件之半導體元件搭載基板E2之電極端子的圓形焊墊。電子零件連接焊墊102B同時設有複數個。
半導體元件連接焊墊102A及電子零件連接焊墊102B中，其外周部102A2、102B2係由阻焊劑層103所覆蓋，同時其上表面中央部自阻焊劑層103露出。於半導體元件連接焊墊102A之露出部102A1上，經由包含焊錫或金等之導電凸塊B1而電性連接有半導體積體電路元件E1之電極端子。於電子零件連接焊墊102B之露出部102B1上，經由焊錫球B2而電性連接有半導體元件搭載基板E2之電極端子。
另一方面，佈線基板110下表面側之最外層絕緣層101b上所被覆的一部分形成有外部連接焊墊102C。該外部連接焊墊102C係電性連接於外部電路基板之佈線導體的圓形焊墊。外部連接焊墊102C以晶格狀同時設有複數個。外部連接焊墊102C之外周部藉由阻焊劑層103所覆蓋。外部連接焊墊102C之上表面中央部自阻焊劑層103露出。於外部連接焊墊102C之露出部上，經由焊錫球B3而電性連接有外部電路基板之佈線導體。
阻焊劑層103保護最外層之佈線導體102b，同時劃定半導體元件連接焊墊102A、電子零件連接焊墊102B及外部連接焊墊102C之露出部。此種阻焊劑層103係以如下方式而形成：首先，將具有感光性之熱硬化性樹脂漿料或者薄膜積層於形成有佈線導體102b的最外層絕緣層101b上；其次，以覆蓋半導體元件連接焊墊102A、電子零件連接焊墊102B及外部連接焊墊102C之外周部、同時具有使中央部露出之開口的方式，進行曝光及顯影，並使其硬化。
因此，半導體元件連接焊墊102A及電子零件連接焊墊102B之露出部102A1、102B1係自阻焊劑層103之表面因凹陷而就位。又，半導體元件連接焊墊102A及電子零件連接焊墊102B之外周部102A2、102B2以既定之寬度埋設於阻焊劑層103之下。
而且，在經由導電凸塊B1而電性連接半導體積體電路元件E1之電極端子與半導體元件連接焊墊102A之後，向半導體積體電路元件E1與佈線基板110間的間隙中，填充包含環氧樹脂等熱硬化性樹脂之被稱作底層填料之填充樹脂U1，從而將半導體積體電路元件E1安裝於佈線基板110上。進而，於其上將半導體元件搭載基板E2之電極端子與電子零件連接焊墊102B經由焊錫球B2而電性連接，從而將半導體元件搭載基板E2安裝於佈線基板110上。藉此，於佈線基板110上，高密度地安裝有半導體元件及電子零件。
近來，半導體積體電路元件E1之高積體化在急遽發展，半導體積體電路元件E1之電極端子之排列間距變成窄間距(例如未滿150μm)。隨此，覆晶連接有該半導體積體電路元件E1之電極端子之半導體元件連接焊墊102A的排列間距亦變成窄間距(例如未滿150μm)。
為了使半導體元件連接焊墊102A為窄間距，必需使半導體元件連接焊墊102A之直徑、或者鄰接之半導體元件連接焊墊102A、102A彼此間的至少一方成為較小者。在使半導體元件連接焊墊102A之直徑較小之情況下，半導體元件連接焊墊102A之自阻焊劑層103之露出部102A1的直徑亦變小。在露出部102A1之直徑較小之情況下，當形成阻焊劑層103時顯影會變得不充分，且阻焊劑層103之樹脂殘渣容易殘留於露出部102A1上。又，由於半導體元件連接焊墊102A與導電凸塊B1之接合面積變小，因此經由導電凸塊B1而將半導體積體電路元件E1之電極端子與半導體元件連接焊墊102A牢固且良好地連接會變得困難。
另一方面，為了不使阻焊劑層103之樹脂殘渣殘留於半導體元件連接焊墊102A之露出部102A1，而使半導體積體電路元件E1之電極端子與半導體元件連接焊墊102A之連接良好，較佳為將露出部102A1之直徑設為70μm以上。
關於阻焊劑層103覆蓋半導體元件連接焊墊102A之外周部102A2之寬度，從半導體元件連接焊墊102A與阻焊劑層103之位置精度之問題等角度而言，通常必需為15μm以上。因此，若使露出部102A1之直徑確保為70μm左右，則半導體元件連接焊墊102A之直徑成為100μm左右。
例如，在半導體元件連接焊墊102A之排列間距為140μm之情況下，若半導體元件連接焊墊102A之直徑為100μm，則鄰接之半導體元件連接焊墊102A、102A間的間隔為40μm。當鄰接之半導體元件連接焊墊102A、102A間的間隔為40μm時，於該間隔內，難以使例如寬度為15μm左右之帶狀佈線導體與兩側之半導體元件連接焊墊102A間，空開15μm左右之足夠間隔而形成。
當無法於鄰接之半導體元件連接焊墊102A、102A間形成帶狀佈線導體時，則會存在以下問題。即，在排列成晶格狀之複數個半導體元件連接焊墊102A中，無法自位於最外周之半導體元件連接焊墊102A以外來設置朝搭載部101A之外側延伸之帶狀佈線導體，從而佈線基板110之設計自由度變低。
[專利文獻1]日本專利特開2000-244088號公報
本發明之課題在於提供一種佈線基板及其製造方法，於利用覆晶連接而搭載面矩陣式半導體元件之佈線基板中，即使連接有半導體元件之電極端子之半導體元件連接焊墊的排列間距為窄間距，亦可使半導體元件連接焊墊之自阻焊劑層之露出部的面積足夠寬大，並可經由導電凸塊而將半導體元件之電極端子與半導體元件連接焊墊牢固且良好地連接。
本發明之另一課題在於提供一種設計自由度高的佈線基板及其製造方法，於利用覆晶連接而搭載面矩陣式半導體元件之佈線基板中，即使連接有半導體元件電極之半導體元件連接焊墊的排列間距為窄間距，亦可使帶狀佈線導體與兩側之半導體元件連接焊墊間空開足夠之間隔，而形成於鄰接之半導體元件連接焊墊之間。
本發明之佈線基板包括：絕緣基體，其於上表面具有搭載半導體元件之搭載部；圓形之複數個半導體元件連接焊墊，其等以晶格狀被覆於該絕緣基體之上述搭載部，並包含於上表面經由導電凸塊而連接上述半導體元件電極之電鍍層；以及阻焊劑層，其被覆於上述絕緣基體上，並覆蓋上述半導體元件連接焊墊之側面，同時使上述半導體元件連接焊墊之上表面露出。上述阻焊劑層具有至少將上述半導體元件連接焊墊之上表面整個面作為底面之凹部。
本發明之佈線基板之製造方法包括如下步驟：於上表面具有搭或半導體元件之搭載部之絕緣基體的上述搭載部上，以晶格狀形成包含電鍍層之圓形之複數個半導體元件連接焊墊的步驟；於上述絕緣基體上，被覆埋入有上述半導體元件連接焊墊之阻焊劑層用之樹脂層的步驟；以及局部去除該樹脂層而形成覆蓋上述半導體元件連接焊墊之側面、同時具有至少將該半導體元件連接焊墊之上表面整個面作為底面之凹部的阻焊劑層的步驟。
本發明之佈線基板之另一製造方法包括如下步驟：於上表面具有搭載半導體元件之搭載部之絕緣基體的上述搭載部上，以晶格狀形成包含電鍍層之圓形之複數個半導體元件連接焊墊，同時於上述搭載部之外側之上表面上，形成包含電鍍層之電子零件連接焊墊的步驟；於上述絕緣基體上，被覆埋入有上述半導體元件連接焊墊及上述電子零件連接焊墊之阻焊劑層用之樹脂層的步驟；局部去除該樹脂層而形成覆蓋上述半導體元件連接焊墊之側面及上述電子零件連接焊墊之側面、同時具有至少將上述半導體元件連接焊墊之上表面整個面作為底面之凹部、及使上述電子零件連接焊墊之上表面中央部露出之開口部的阻焊劑層的步驟。
本發明之另一佈線基板包括：絕緣基體，於其上表面具有搭載半導體元件之搭載部；圓形之複數個半導體元件連接焊墊，其等以晶格狀被覆於該絕緣基體之上述搭載部，並包含於上表面經由導電凸塊而連接有上述半導體元件電極之電鍍層；複數個帶狀佈線導體，其等被覆於上述絕緣基體之上表面，並包含自上述半導體元件連接焊墊一直延伸至上述搭載部之外側之電鍍層；以及阻焊劑層，其以覆蓋上述帶狀佈線導體之方式被覆於上述絕緣基體上，使上述半導體元件連接焊墊之上表面露出，同時密接於該半導體元件連接焊墊之側面。上述半導體元件連接焊墊中，其上表面突出於相較上述帶狀佈線導體之上表面更上方而自上述阻焊劑層露出，同時自其上表面至下表面之大小為相同。
本發明之另一佈線基板之製造方法包括如下步驟：於上表面具有搭載半導體元件之搭載部之絕緣基體的整個上述上表面上，被覆包含無電解電鍍層之基底電鍍層的步驟；將具有圓形之複數個半導體元件連接焊墊形成用開口、以及複數個帶狀佈線導體形成用開口之第1電鍍遮罩被覆於上述基底電鍍層上的步驟，而上述半導體元件連接焊墊形成用開口係位於上述搭載部上，並形成為晶格狀開口，而上述帶狀佈線導體形成用開口係自該半導體元件連接焊墊形成用開口直至上述搭載部之外側形成開口；在露出於上述半導體元件連接焊墊形成用開口內及上述帶狀佈線導體形成用開口內之上述基底電鍍層上，形成包含電解電鍍層之第1電鍍層的步驟；將使上述半導體元件連接焊墊形成用開口露出、同時覆蓋上述帶狀佈線導體形成用開口之第2電鍍遮罩，被覆於上述第1電鍍遮罩上的步驟；在露出於上述半導體元件連接焊墊形成用開口內之上述第1電鍍層上，形成包含電解電鍍層之第2電鍍層的步驟；去除上述第1電鍍遮罩及上述第2電鍍遮罩後，對由上述第1電鍍層所覆蓋之部分以外之上述基底電鍍層進行蝕刻去除，然後在與上述半導體元件連接焊墊形成用開口相對應之位置，形成包含上述基底電鍍層、上述第1電鍍層及上述第2電鍍層、且自上表面至下表面之大小為相同之圓形的複數個半導體元件連接焊墊，同時在與上述帶狀佈線導體形成用開口相對應之位置，形成包含上述基底電鍍層及上述第1電鍍層之複數個帶狀佈線導體的步驟；於上述絕緣基體上，形成埋入有上述半導體元件連接焊墊及上述帶狀佈線導體之阻焊劑層的步驟；以及對上述阻焊劑層之至少一部分進行研磨去除，直至上述半導體元件連接焊墊之上表面露出為止的步驟。
本發明之另一佈線基板之其他製造方法包括如下步驟：於上表面具有搭載半導體元件之搭載部之絕緣基體的整個上述上表面上，被覆包含無電解電鍍層之基底電鍍層的步驟；將具有圓形之複數個半導體元件連接焊墊形成用開口、複數個帶狀佈線導體形成用開口、以及電子零件連接焊墊形成用開口之第1電鍍遮罩被覆於上述基底電鍍層上的步驟，而上述半導體元件連接焊墊形成用開口係位於上述搭載部上，並形成為晶格狀開口，而上述帶狀佈線導體形成用開口係自該半導體元件連接焊墊形成用開口直至上述搭載部之外側形成開口，而上述電子零件連接焊墊形成用開口係位於上述搭載部之外側；在露出於上述半導體元件連接焊墊形成用開口內、上述帶狀佈線導體形成用開口內及上述電子零件連接焊墊形成用開口內之上述基底電鍍層上，形成包含電解電鍍層之第1電鍍層的步驟；將使上述半導體元件連接焊墊形成用開口露出、同時覆蓋上述帶狀佈線導體形成用開口及上述電子零件連接焊墊形成用開口之第2電鍍遮罩，被覆於上述第1電鍍遮罩上及上述第1電鍍層上的步驟；在露出於上述半導體元件連接焊墊形成用開口內之上述第1電鍍層上，形成包含電解電鍍層之第2電鍍層的步驟；去除上述第1電鍍遮罩及上述第2電鍍遮罩後，對由上述第1電鍍層所覆蓋之部分以外之上述基底電鍍層進行蝕刻去除，然後在與上述半導體元件連接焊墊形成用開口相對應之位置，形成包含上述基底電鍍層、上述第1電鍍層及上述第2電鍍層、且自上表面至下表面之大小為相同之圓形的複數個半導體元件連接焊墊，同時在與上述帶狀佈線導體形成用開口相對應之位置，形成包含上述基底電鍍層及上述第1電鍍層之複數個帶狀佈線導體，而且在與上述電子零件連接焊墊形成用開口相對應之位置，形成包含上述基底電鍍層及上述第1電鍍層之電子零件連接焊墊的步驟；於上述絕緣基體上，形成埋入有上述半導體元件連接焊墊及上述帶狀佈線導體、同時具有使上述電子零件連接焊墊之上表面中央部露出之開口的阻焊劑層的步驟；以及對上述阻焊劑層之至少一部分進行研磨去除，直至上述半導體元件連接焊墊之上表面露出為止的步驟。
根據本發明之佈線基板及其製造方法，覆蓋上述半導體元件連接焊墊之側面、同時使上表面露出的阻焊劑層，具有至少將上述半導體元件連接焊墊之上表面整個面作為底面的凹部，因而可於充分確保半導體元件連接焊墊之上表面自阻焊劑層之露出面積的狀態下，使半導體元件連接焊墊之直徑較小。因此，可提供一種佈線基板，即使半導體元件連接焊墊之排列間距例如為未滿150μm之窄間距，亦可使半導體元件連接焊墊之上表面之自阻焊劑層之露出部的面積足夠寬大，並可經由導電凸塊而將半導體元件之電極與半導體元件連接焊墊牢固且良好地連接。
又，根據形成電子零件連接焊墊之本發明之佈線基板之另一製造方法，可提供一種佈線基板，除具有上述效果以外，還能夠高密度安裝窄間距電極之半導體元件及其以外之電子零件。
根據本發明之另一佈線基板及其製造方法，半導體元件連接焊墊之上表面突出於相較帶狀佈線導體之上表面更上方而自阻焊劑層露出，其中，該帶狀佈線導體係自該半導體元件連接焊墊向搭載部之外側而由阻焊劑層覆蓋並延伸。而且，上述半導體元件連接焊墊中，自其上表面至下表面之大小為相同。因此，可於充分確保半導體元件連接焊墊之上表面自阻焊劑層之露出面積的狀態下，使半導體元件連接焊墊之直徑較小。因此，可提供一種設計自由度高的佈線基板，即使半導體元件連接焊墊之排列間距例如為未滿150μm之窄間距，亦可確保鄰接之半導體元件連接焊墊間的間隔較寬廣，且可於其等之間，使由阻焊劑層覆蓋之帶狀佈線導體與兩側之半導體元件連接焊墊之間具有足夠之間隔而形成。
又，根據形成電子零件連接焊墊之本發明之另一佈線基板之其他製造方法，可提供一種佈線基板，除具有上述效果以外，還能夠高密度安裝窄間距電極之半導體元件及其以外之電子零件。
 ＜第1實施形態＞
本發明之第1實施形態之佈線基板係利用覆晶連接來搭載作為半導體元件之面矩陣式半導體積體電路元件，進而於其上利用焊錫球連接來搭載作為其他電子零件之半導體元件搭載基板。以下，參照圖1及圖2，對本發明之第1實施形態之佈線基板進行詳細說明。
如圖1及圖2所示，本實施形態之佈線基板10具有絕緣基體1。該絕緣基體1係於核心用之絕緣基板1a之上下表面上積層複數層的增層用之絕緣層1b所形成。於絕緣基體1之內部及表面上，被覆有核心用之佈線導體2a與增層用之佈線導體2b。於絕緣基體1之最外表面上，被覆有保護用之阻焊劑層3。於絕緣基體1之上表面中央部，形成有搭載半導體積體電路元件E1之半導體元件搭載部1A。於絕緣基體1之上表面外周部上，形成有搭載半導體元件搭載基板E2之電子零件搭載部1B。
核心用之絕緣基板1a係具有作為絕緣基體1之核心構件之功能。絕緣基板1a之厚度為0.05～1.5mm左右。絕緣基板1a例如包含使雙馬來醯亞胺三氮雜苯樹脂(bismaleimide triazine resin)或環氧樹脂等熱硬化性樹脂含浸於由玻璃纖維束縱橫編織而成之玻璃布中所獲得之電性絕緣材料。
於絕緣基板1a中，自其上表面直至下表面，形成有直徑為0.05～0.3mm左右之複數個通孔4。於絕緣基板1a之上下表面及通孔4之內表面上，被覆有核心用之佈線導體2a。於絕緣基板1a之上下表面，佈線導體2a主要係由銅箔或無電解鍍銅及其上之電解鍍銅所形成，而於通孔4之內表面，其係由無電解鍍銅及其上之電解鍍銅所形成。
又，於通孔4之內部，填充有包含環氧樹脂等熱硬化性樹脂之埋入樹脂5。形成於絕緣基板1a之上下表面之佈線導體2a、2a，彼此係經由通孔4內之佈線導體2a而電性連接。
此種絕緣基板1a係藉由如下方式而製作：於使未硬化之熱硬化性樹脂含浸於玻璃布而成之片材的上下表面上，黏附佈線導體2a用之銅箔後，使該片材熱硬化，然後對其自上表面至下表面實施通孔4用之鑽孔加工。
佈線導體2a例如能夠以如下方式形成。首先，將厚度為2～18μm左右之銅箔以上述方式黏附於絕緣基板1a用之上述片材的上下整個面，同時對該等銅箔及絕緣基板1a進行穿孔而形成通孔4。其次，對該通孔4之內表面及銅箔表面依序實施無電解鍍銅及電解鍍銅。繼而，利用埋入樹脂5來填充通孔4內。其後，使用光微影技術等，將該上下表面之銅箔及鍍銅蝕刻加工成既定之圖案。藉此，使佈線導體2a形成於絕緣基板1a之上下表面及通孔4之內表面。
埋入樹脂5係用於藉由堵塞通孔4而可在通孔4之正上方及正下方形成增層用之絕緣層1b者。埋入樹脂5例如係將未硬化之漿狀熱硬化性樹脂以網版印刷法等填充至通孔4內，並使其熱硬化之後，將其上下表面研磨成大致平坦而形成。
積層於絕緣基板1a之上下表面之增層用之複數個絕緣層1b各自的厚度為20～60μm左右。絕緣層1b與絕緣基板1a同樣地包含使熱硬化性樹脂含浸於玻璃布中所成之電性絕緣材料、或者使氧化矽等無機填料分散於環氧樹脂等熱硬化性樹脂中所成之電性絕緣材料。於各絕緣層1b中，形成有直徑為30～100μm左右之複數個導孔6。於各絕緣層1b之表面及導孔6內，被覆有增層用之佈線導體2b。
該等絕緣層1b例如能夠以如下方式形成。首先，於形成有佈線導體2a之絕緣基板1a之表面、或者形成有佈線導體2b之絕緣層1b之表面上，黏附含有未硬化之熱硬化性樹脂組成物之樹脂片材。其次，使上述樹脂片材熱硬化之後，於其既定之位置實施雷射加工而穿孔形成導孔6。藉此，形成各絕緣層1b。
增層用之佈線導體2b包含無電解鍍銅及其上之電解鍍銅。而且，將挾持絕緣層1b而位於上層之佈線導體2b、及位於下層之佈線導體2a或佈線導體2b經由導孔6內之佈線導體2b而電性連接，藉此立體地形成有高密度佈線。
此種佈線導體2b之厚度為5～20μm左右，其可藉由例如被稱作半加成法(semi-additive)之方法而形成。半加成法係如下之方法：例如，首先，於形成有導孔6之絕緣層1b之表面，以無電解鍍銅而形成電解電鍍用之基底電鍍層。其次，於其上形成具有與佈線導體2b相對應之開口之抗電鍍層。繼而，於自開口露出之基底電鍍層上，將基底電鍍層作為供電用之電極而實施電解鍍銅，藉以形成佈線導體2b。接下來，剝離抗電鍍層後，對露出之基底電鍍層進行蝕刻去除，藉此使各佈線導體2b電性獨立。
佈線導體2b中，佈線基板10之上表面側之最外層絕緣層1b上所被覆的一部分，形成有半導體元件連接焊墊2A。該半導體元件連接焊墊2A係於半導體元件搭載部1A中經由焊錫等導電凸塊B1而電性連接於半導體積體電路元件E1之電極端子的圓形焊墊。於本實施形態中，上述「圓形」係指於俯視時為圓形。以下，「圓形」之記載被規定成與此相同。半導體元件連接焊墊2A係以晶格狀同時設有複數個。
半導體元件連接焊墊2A之側面2A2係由下述之阻焊劑層3所覆蓋。半導體元件連接焊墊2A之上表面2A1整個面自阻焊劑層3露出。藉此，即使半導體元件連接焊墊2A之排列間距為未滿150μm之窄間距，亦可於將鄰接之半導體元件連接焊墊2A、2A間之電性絕緣性良好保持的狀態下，在半導體元件連接焊墊2A之上表面2A1上，確保用於經由導電凸塊B1而與半導體積體電路元件E1之電極端子進行牢固且良好地電性連接所必要之面積。因此，可提供一種佈線基板，其可使半導體元件連接焊墊2A之上表面2A1上而自阻焊劑層3之露出部的面積足夠寬大，並可將半導體積體電路元件E1之電極與半導體元件連接焊墊2A經由導電凸塊B1而牢固且良好地連接。
半導體元件連接焊墊2A之厚度為10～30μm左右。各半導體元件連接焊墊2A之排列間距為未滿150μm、較佳為120～140μm之窄間距。
半導體元件連接焊墊2A之直徑被設定成使其具有充分之面積。即，半導體元件連接焊墊2A之直徑係以如下方式設定：可於鄰接之半導體元件連接焊墊2A、2A間保持有足夠之間隔的狀態下，經由導電凸塊B1而與半導體積體電路元件E1之電極端子進行牢固且良好地電性連接。若要舉出半導體元件連接焊墊2A之直徑之具體例，則：於其排列間距為140μm之情況下，其直徑被設定為80～100μm左右；於其排列間距為130μm之情況下，其直徑被設定為70～90μm左右；於其排列間距為120μm之情況下，其直徑被設定為60～80μm左右。
又，佈線導體2b中，佈線基板10之上表面側之最外層絕緣層1b上所被覆的另一部分，形成有電子零件連接焊墊2B。該電子零件連接焊墊2B係於電子零件搭載部1B中經由焊錫球B2並以焊錫球連接而電性連接於半導體元件搭載基板E2之電極端子的圓形焊墊。電子零件連接焊墊2B同時設有複數個。
電子零件連接焊墊2B之側面2B3及上表面外周部2B2係由阻焊劑層3所覆蓋。電子零件連接焊墊2B之上表面中央部2B1自阻焊劑層3露出。藉此，可將窄間距電極之半導體元件及其以外之電子零件高密度地安裝於佈線基板上。
電子零件連接焊墊2B之厚度為10～20μm左右。電子零件連接焊墊2B之直徑為200～450μm左右。電子零件連接焊墊2B係於絕緣基體1之上表面外周部上，以400～650μm之排列間距而形成為包圍半導體元件連接焊墊2A之框狀。
又，佈線導體2b中，佈線基板10之下表面側之最外層絕緣層1b上所被覆的一部分，形成有外部連接焊墊2C。該外部連接焊墊2C係經由焊錫球B3而電性連接於外部電路基板之佈線導體的外部連接用之焊墊。外部連接焊墊2C同時設有複數個。
於最外層之絕緣層1b上，被覆有阻焊劑層3。阻焊劑層3係用於保護最外層之佈線導體2b不受熱或外部環境影響之保護膜。上表面側之阻焊劑層3係以覆蓋半導體元件連接焊墊2A之側面2A2及電子零件連接焊墊2B之側面2B3、上表面外周部2B2，同時使半導體元件連接焊墊2A之上表面2A1整個面及電子零件連接焊墊2B之上表面中央部2B1露出的方式而被覆。
上表面側之阻焊劑層3具有至少將半導體元件連接焊墊2A之上表面2A1整個面作為底面之凹部3A。本實施形態中之凹部3A係以如下方式形成：將與半導體元件搭載部1A對應之區域3A2全體及其周圍3A3作為底面3A1，且使其側壁3A4包圍半導體元件搭載部1A。藉此，當將填充樹脂U1填充至佈線基板10與半導體積體電路元件E1之間時，凹部3A之側壁3A4會具有作為抑制填充樹脂U1向外部流出之障壁的功能，因此可抑制填充樹脂U1向絕緣基體1外周部之不必要的流出。
凹部3A較佳為其側壁3A4位於相較半導體元件搭載部1A更向外300～1300μm左右之外側。當上述位置未滿300μm之情況下，存在有在將填充樹脂U1填充至佈線基板10與半導體積體電路元件E1之間時的作業性下降之虞。反之，當位於超出1300μm之外側之情況下，存在有填充樹脂U1不必要的延展之虞。
凹部3A之深度較佳為5～15μm左右。若凹部3A之深度未滿5μm，則存在有在將填充樹脂U1填充至佈線基板10與半導體積體電路元件E1之間時，凹部3A之側壁3A4無法具有作為充分抑制填充樹脂U1向外部流出之障壁之功能，從而導致填充樹脂U1之一部分向絕緣基體1之外周部流出之虞。又，若超出15μm，則阻焊劑層3之加工性會下降。
又，上表面側之阻焊劑層3具有使電子零件連接焊墊2B之上表面中央部2B1露出之圓形的開口部3B。藉此，電子零件連接焊墊2B之上表面外周部2B2由阻焊劑層3所覆蓋，同時電子零件連接焊墊2B之上表面中央部2B1自阻焊劑層3露出。
電子零件連接焊墊2B之上表面中央部2B1在設置於阻焊劑層3上之開口3B內露出，並形成與該開口3B所形成之凹部之底面。藉此，在將半導體元件搭載基板E2安裝於佈線基板10上時，將半導體元件搭載基板E2之電極端子與電子零件連接焊墊2B加以連接之焊錫球B2，可被良好地定位於凹部內之電子零件連接焊墊2B上，從而可將半導體元件搭載基板E2良好地搭載於佈線基板10上。
又，下表面側之阻焊劑層3係以覆蓋外部連接焊墊2C之側面同時使外部連接焊墊2C中央部露出的方式而被覆。即，下表面側之阻焊劑層3具有使外部連接焊墊2C之下表面中央部露出之圓形的開口部3C。藉此，外部連接焊墊2C之外周部由阻焊劑層3所覆蓋，同時外部連接焊墊2C中央部自阻焊劑層3露出。
而且，將面矩陣式半導體積體電路元件E1之電極端子(間距未滿150μm)與半導體元件連接焊墊2A經由導電凸塊B1而電性連接之後(覆晶連接)，將包含環氧樹脂等熱硬化性樹脂之被稱作底層填料之填充樹脂U1，填充至半導體積體電路元件E1與佈線基板10間的間隙中，並將半導體積體電路元件E1安裝於佈線基板10上。進而，於其上，將作為電子零件之半導體元件搭載基板E2之電極端子與電子零件連接焊墊2B經由焊錫球B2電性連接(焊錫球連接)，而將半導體元件搭載基板E2安裝於佈線基板10上。藉此，於佈線基板10上高密度地安裝有半導體元件及電子零件。
其次，以上述半導體元件連接焊墊2A、電子零件連接焊墊2B及阻焊劑層3之形成為例，並參照圖3～圖9來詳細說明上述佈線基板10之製造方法。
首先，如圖3(a)所示，於上表面側之最外層絕緣層1b上形成導孔6。於導孔6之形成中，例如可使用二氧化碳氣體雷射或釔鋁石榴石鐳射(YAG，yttrium aluminum garnet)雷射。其次，如圖3(b)所示，遍及上述絕緣層1b之表面及導孔6內之整個面，利用無電解電鍍來被覆形成電解電鍍用之基底電鍍層51。作為形成基底電鍍層51之無電解電鍍，較佳為無電解鍍銅。
其次，如圖4(c)所示，將第1感光性鹼性顯影型乾膜抗蝕劑DFR1黏附於基底電鍍層51之表面後，利用光微影技術將該DFR1曝光及顯影成既定之圖案。藉此，如圖4(d)所示，形成分別具有複數個與半導體元件連接焊墊2A相對應之形狀的半導體元件連接焊墊形成用開口M1A、以及複數個與電子零件連接焊墊2B相對應之形狀的電子零件連接焊墊形成用開口M1B的電鍍遮罩M1。再者，電鍍遮罩M1之厚度可為相較其後所形成之半導體元件連接焊墊2A及電子零件連接焊墊2B之厚度稍大的厚度。
其次，如圖5(e)所示，在電鍍遮罩M1之半導體元件連接焊墊形成用開口M1A及電子零件連接焊墊形成用開口M1B內所露出之基底電鍍層51上，利用電解電鍍法而被覆形成與半導體元件連接焊墊2A及電子零件連接焊墊2B相對應之形狀的電鍍層52。作為用於形成電鍍層52之電解電鍍，較佳為電解鍍銅。此處，電鍍層52之厚度較佳為比電鍍遮罩M1為薄。具體而言，電鍍層52之厚度可為8～20μm、較佳為10～15μm。
其次，如圖5(f)所示，去除電鍍遮罩M1。電鍍遮罩M1之去除可藉由例如於氫氧化鈉水溶液等鹼性溶液中之浸漬來進行。
接下來，如圖6(g)所示，將由電鍍層52所覆蓋之部分以外之基底電鍍層51去除。藉此，分別形成複數個包含基底電鍍層51及電鍍層52之半導體元件連接焊墊2A與電子零件連接焊墊2B。再者，在要去除由電鍍層52所覆蓋之部分以外之基底電鍍層51時，可採用例如以含有雙氧水或過硫酸鈉等之蝕刻液而將去除上述電鍍遮罩M1後所露出之基底電鍍層51蝕刻去除之方法即可。
其次，如圖6(h)所示，將覆蓋半導體元件連接焊墊2A及電子零件連接焊墊2B之阻焊劑層用之樹脂層3P，被覆於上表面側的最外層絕緣層1b上之整個面。作為構成樹脂層3P之樹脂，可採用具有作為保護佈線基板表面之阻焊劑層之功能之各種公知的樹脂。具體而言，較佳為例如將氧化矽或滑石等無機物粉末填料以30～70質量%左右分散於丙烯酸改質環氧樹脂等中所成之具有感光性的熱硬化性樹脂。
利用光微影技術將所被覆之樹脂層3P曝光及顯影成既定之圖案。藉此，如圖7(i)所示，形成具有使電子零件連接焊墊2B之上表面中央部2B1露出之開口3B的阻焊劑層3。
其次，如圖7(j)所示，將覆蓋開口3B之第2感光性鹼性顯影型乾膜抗蝕劑DFR2黏附於阻焊劑層3上的整個面上之後，利用光微影技術將該DFR2曝光及顯影成既定之圖案。藉此，如圖8(k)所示，形成具有使阻焊劑層3之上表面之至少與半導體元件連接焊墊2A相對應之區域及使其周圍露出之開口M2A的研磨遮罩M2。
於本實施形態中，形成有使對應於半導體元件搭載部1A之全體區域及其周圍統括地露出之開口M2A。研磨遮罩M2之開口M2A之大小，較佳為使其露出於相較半導體元件搭載部1A更向外300～1300μm左右之外側為止的大小。研磨遮罩M2之厚度於阻焊劑層3上為15μm以上時較佳。
其次，如圖8(l)所示，將自研磨遮罩M2之開口M2A所露出之阻焊劑層3研磨至半導體元件連接焊墊2A之上表面2A1整個面露出為止。上述研磨中，可採用包含濕式噴射法之各種公知之機械研磨方法或雷射劃線法。
其次，去除研磨遮罩M2。研磨遮罩M2之去除例如可藉由浸漬於氫氧化鈉水溶液等鹼性溶液中來進行。在去除研磨遮罩M2後，如圖9(m)所示可獲得佈線基板10，其中半導體元件連接焊墊2A之上表面2A1整個面露出於阻焊劑層3上所形成之凹部3A內，同時電子零件連接焊墊2B之上表面中央部2B1露出於阻焊劑層3上所形成之開口3B內。
再者，可將佈線基板10之構成變更為例如圖10所示之佈線基板11之構成。即，於上述實施形態中，顯示有利用一層樹脂層3P而形成上表面側之阻焊劑層3之示例，但如圖10所示，亦可使上表面側之阻焊劑層3形成為下層之阻焊劑層3a及上層之阻焊劑層3b的雙層結構。
在要使阻焊劑層3形成為如此之雙層結構之情況下，首先，將基於上述圖9(m)所說明之步驟中所形成之阻焊劑層3，作為下層之阻焊劑層3a。其次，如圖11(a)所示，將覆蓋半導體元件連接焊墊2A及電子零件連接焊墊2B之阻焊劑層用之樹脂層3Q被覆於下層之阻焊劑3a之上。將該樹脂層3Q以光微影技術而曝光及顯影成既定之圖案。藉此，如圖11(b)所示，於上層之阻焊劑層3b上，形成有相較下層之阻焊劑層3a之凹部3A稍大的凹部3A、及較下層之阻焊劑層3a之開口部3B稍大的開口部3B。
於此情況下，使下層之阻焊劑層3a之厚度變薄，從而可提高於下層之阻焊劑3a上形成凹部3A時之研磨之作業性。又，可容易地使覆蓋搭載部1A之外側之阻焊劑層3的厚度變大，藉此可提高鄰接之電子零件連接焊墊2B、2B間之電性絕緣可靠性。進而，可提高作為障壁之凹部3A之側壁的功能，而該障壁係在將填充樹脂U1填充至佈線基板11與半導體積體電路元件E1之間時，可抑制填充樹脂U1流出至外部者。其他構成則與上述佈線基板10相同。
又，亦可將佈線基板10之構成變更為例如圖12所示之佈線基板12之構成。即，於上述實施形態中，顯示有半導體元件連接焊墊2A與電子零件連接焊墊2B均包含基底電鍍層51與電鍍層52且厚度實質上相同之示例，但如圖12所示，半導體元件連接焊墊2A之厚度亦可為大於電子零件連接焊墊2B之厚度者。
在要使半導體元件連接焊墊2A之厚度大於電子零件連接焊墊2B之厚度時，首先，在基於上述圖5(e)所說明之步驟之後，如圖13(a)所示，於遮罩M1上被覆形成使開口M1A露出、同時覆蓋開口M1B之第2遮罩M2。其次，如圖13(b)所示，利用電解電鍍使第2電鍍層53被覆於遮罩M1之開口M1A內所露出之電鍍層52之上。其後，將遮罩M1及遮罩M2去除，並對所露出之基底電鍍層51進行蝕刻去除，則如圖14所示，可形成包含基底電鍍層51、電鍍層52及第2電鍍層53之半導體元件連接焊墊2A，以及包含基底電鍍層51與電鍍層52之電子零件連接焊墊2B。其後，可以將基於上述圖6(h)至圖9(m)所說明之步驟作為標準而形成阻焊劑層3。
於此情況下，半導體元件連接焊墊2A之上表面，由於突出於相較電子零件連接焊墊2B之上表面更向上方僅第2電鍍層53之厚度之量，因此可在半導體積體電路元件E1與佈線基板12之間確保足夠高度之間隙，從而可提供一種填充樹脂U1之填充性優異之佈線基板。其他構成則與上述佈線基板10相同。
進而，亦可將佈線基板10之構成變更為例如圖15及圖16所示之佈線基板13之構成。即，於上述實施形態中，顯示有於上表面側之阻焊劑3上形成有將與半導體元件搭載部1A相對應之全體區域作為底面、且側壁包圍半導體元件搭載部1A之凹部3A的示例，但如圖15及圖16所示，亦可設置使各半導體元件連接焊墊2A分別各別露出之凹部3AA。藉此，半導體元件連接焊墊2A之上表面2A1整個面會分別露出於各凹部3AA之底面。
於此情況下，當經由導電凸塊B1而將半導體積體電路元件E1之電極端子連接於半導體元件連接焊墊2A上時，可將凹部3AA用作導電凸塊B1與半導體元件連接焊墊2A之定位用之導引部。因此，可容易地將半導體積體電路元件E1安裝於佈線基板13上。其他構成則與上述佈線基板10相同。
＜第2實施形態＞
其次，參照圖17～圖19，對本發明之第2實施形態之佈線基板進行詳細說明。再者，於圖17～圖19中，對與上述圖1～圖16相同之構成部分標註相同之元件符號並省略說明。
如圖17及圖18所示，本實施形態之佈線基板15係於其上表面側之絕緣基體1之最外表面上被覆有阻焊劑層30。又，於佈線基板15之上表面側之絕緣基體1之內部及表面上，被覆有增層用之佈線導體20b。
佈線導體20b中，佈線基板15之上表面側之最外層絕緣層1b上所被覆的一部分，形成有半導體元件連接焊墊20A。該半導體元件連接焊墊20A係於半導體元件搭載部1A中，經由導電凸塊B1而電性連接於半導體積體電路元件E1電極的圓形焊墊。半導體元件連接焊墊20A係以晶格狀同時設有複數個。
又，佈線導體20b中，佈線基板15之上表面側之最外層絕緣層1b上所被覆的另一部分，形成有電子零件連接焊墊20B。該電子零件連接焊墊20B係於電子零件搭載部1B中，經由焊錫球B2並利用焊錫球連接而電性連接於半導體元件搭載基板E2之電極端子的圓形焊墊。藉此，可將窄間距電極之半導體元件及其以外之電子零件高密度地安裝於佈線基板上。電子零件連接焊墊20B同時設有複數個。
又，佈線導體20b中，佈線基板15之上表面側之最外層絕緣層1b上所被覆的其他部分，形成有帶狀佈線導體20C。該帶狀佈線導體20C係自半導體元件搭載部1A直至電子零件搭載部1B以帶狀而延伸。帶狀佈線導體20C同時設有複數個。而且，半導體元件連接焊墊20A中之若干個、與電子零件連接焊墊20B中之若干個係經由帶狀佈線導體20C而相互電性連接。
若更具體地說明，則如圖19中將上表面側之阻焊劑層30去除後的上表面立體圖所示，半導體元件連接焊墊20A自其上表面20A1直至其下表面20A2之大小為相同。即，半導體元件連接焊墊20A之形狀為大致圓柱狀。而且，半導體元件連接焊墊20A之上表面20A1整個面，自上表面側之阻焊劑層30露出。藉此，即使半導體元件連接焊墊20A之排列間距已為未滿150μm之窄間距，亦可一方面於半導體元件連接焊墊20A之上表面20A1上確保用以與半導體積體電路元件E1之電極端子相連接之充分的面積，一方面確保鄰接之半導體元件連接焊墊20A、20A之間的間隔較廣。藉此，可使帶狀佈線導體20C與兩側之半導體元件連接焊墊20A、20A之間，具有充分之間隔而形成於鄰接之半導體元件連接焊墊20A、20A之間。
又，半導體元件連接焊墊20A之上表面20A1突出於相較帶狀佈線導體20C之上表面20C1及電子零件連接焊墊20B之上表面20B1更向上方5～15μm左右。藉此，可於使半導體元件連接焊墊2A之上表面20A1整個面露出之狀態下，由阻焊劑層30覆蓋帶狀佈線導體20C。因此，儘管半導體元件連接焊墊20A之排列間距為未滿150μm之窄間距，亦可於鄰接之半導體元件連接焊墊20A、20A之間，形成由阻焊劑層30所覆蓋之帶狀佈線導體20C，藉此可提供一種設計自由度高的佈線基板。
半導體元件連接焊墊20A之厚度為10～30μm左右。又，半導體元件連接焊墊20A之排列間距為未滿150μm、較佳為120～140μm之窄間距。
半導體元件連接焊墊20A之直徑被設定成可與兩側之半導體元件連接焊墊20A之間空開15μm左右之間隔，而將寬度為15μm左右之帶狀佈線導體20C形成於鄰接之半導體元件連接焊墊20A、20A間。若舉出半導體元件連接焊墊20A之直徑之具體例，則：於其排列間距為140μm之情況下，其直徑被設定為85μm以下；於其排列間距為130μm之情況下，其直徑被設定為75μm以下；於其排列間距為120μm之情況下，其直徑被設定為65μm以下。
又，電子零件連接焊墊20B之厚度為10～15μm左右。電子零件連接焊墊20B之直徑為200～450μm左右。電子零件連接焊墊20B係於絕緣基體1之上表面外周部上，以400～650μm之排列間距而形成為包圍半導體元件連接焊墊20A之框狀。
帶狀佈線導體20C係其厚度與上述電子零件連接焊墊20B同為10～15μm左右、寬度為10～15μm左右之帶狀。帶狀佈線導體20C自位於最外周之半導體元件連接焊墊20A、與位於較其更內側之半導體元件連接焊墊20A起，一直延伸至半導體元件搭載部1A之外側。藉此，可將多數個半導體元件連接焊墊20A與電子零件連接焊墊20B於最外層絕緣層1b上直接電性連接。因此，根據佈線基板15，可形成為設計自由度高的佈線基板。
再者，自位於內側之半導體元件連接焊墊20A所延伸之帶狀佈線導體20C，係以如下方式形成：與位於較其更外側之半導體元件連接焊墊20A、20A之間空開15μm以上之間隔而通過該等半導體元件連接焊墊20A之間。
另一方面，上表面側之阻焊劑層30係以覆蓋帶狀佈線導體20C、同時使半導體元件連接焊墊20A之上表面20A1整個面及電子零件連接焊墊20B之上表面中央部20B2露出的方式而被覆。
阻焊劑層30具有圓形之凹部30A，其係將半導體元件連接焊墊20A之上表面20A1及其周圍30A1作為底面，並使各半導體元件連接焊墊20A各別露出於該底面中央部(參照圖27(p))。藉此，各半導體元件連接焊墊20A中，其上表面20A1之整個面會自阻焊劑層30露出，同時其側面20A3會密接於阻焊劑層30(參照圖19)。
又，當經由導電凸塊B1而將半導體積體電路元件E1之電極端子連接於半導體元件連接焊墊20A時，凹部30A可用作導電凸塊B1與半導體元件連接焊墊20A之定位用之導引部，藉此可容易地將半導體積體電路元件E1安裝於佈線基板15上。
凹部30A較理想的是：其直徑較半導體元件連接焊墊20A之直徑大15μm以上。於不滿足該要件之情況下，存在難以使半導體元件連接焊墊20A之上表面20A1整個面良好地露出於凹部30A內之虞。
又，凹部30A之深度較佳為2～10μm左右。若凹部30A之深度未滿2μm，則存在難以進行利用有凹部30A之導電凸塊B1與半導體元件連接焊墊20A之定位之虞。又，若超出10μm，則位於鄰接之半導體元件連接焊墊20A、20A間之帶狀佈線導體20C，自阻焊劑層30露出的可能性變高，從而難以確保最上層之佈線導體20b之電性絕緣性。
再者，當半導體元件連接焊墊20A之排列間距變為極其狹窄、而難以於阻焊劑層30上設置各別包圍各半導體元件連接焊墊20A之凹部30A的情況等時，如後所述，較佳為藉由設置統括地包圍半導體元件搭載部1A之凹部30AA而使半導體元件連接焊墊20A之上表面20A1露出。
又，阻焊劑層30具有使電子零件連接焊墊20B之上表面中央部20B2露出之圓形的開口部30B。藉此，電子零件連接焊墊20B之外周部會由阻焊劑層30所覆蓋，同時電子零件連接焊墊20B之上表面中央部20B2會自阻焊劑層30露出。
又，電子零件連接焊墊20B之上表面中央部20B2在設置於阻焊劑層30上之開口30B內露出，並形成與該開口30B所形成之凹部之底面。藉此，在將半導體元件搭載基板E2安裝於佈線基板15上時，將半導體元件搭載基板E2之電極端子與電子零件連接焊墊20B加以連接之焊錫球B2，可被良好地定位於凹部內之電子零件連接焊墊20B上，從而可將半導體元件搭載基板E2良好地搭載於佈線基板15上。
而且，將面矩陣式半導體積體電路元件E1之電極端子(間距未滿150μm)與半導體元件連接焊墊20A經由導電凸塊B1進行電性連接(覆晶連接)之後，將填充樹脂U1填充至半導體積體電路元件E1與佈線基板15之間的間隙中，而將半導體積體電路元件E1安裝於佈線基板15上。
此時，半導體元件連接焊墊20A之上表面20A1突出於較帶狀佈線導體20C之上表面20C1更向上方。因此，可確保半導體積體電路元件E1與佈線基板15之間的充分高度之間隙。所以可提供一種填充樹脂U1之填充性優異之佈線基板。
進而，於其上，將作為電子零件之半導體元件搭載基板E2之電極端子與電子零件連接焊墊20B，經由焊錫球B2進行電性連接(焊錫球連接)，以將半導體元件搭載基板E2安裝於佈線基板15上。藉此，於佈線基板15上高密度地安裝有半導體元件及電子零件。其他構成與上述第1實施形態之佈線基板10相同，故省略說明。
接下來，以上述的半導體元件連接焊墊20A、電子零件連接焊墊20B、帶狀佈線導體20C及阻焊劑層30之形成為例，參照圖20～圖27來詳細說明上述佈線基板15之製造方法。
首先，如圖20(a)所示，以與上述第1實施形態相同之方式，在上表面側之最外層絕緣層1b上形成導孔6。其次，如圖20(b)所示，遍及上述絕緣層1b之表面及導孔6內之整個面，利用無電解電鍍被覆形成電解電鍍用之基底電鍍層61。作為形成基底電鍍層61之無電解電鍍，較佳為無電解鍍銅。
其次，如圖21(c)所示，將第1感光性鹼性顯影型乾膜抗蝕劑DFR10黏附於基底電鍍層61之表面後，利用光微影技術將該DFR10曝光及顯影成既定之圖案。藉此，如圖21(d)所示，形成第1電鍍遮罩層M10，其分別具有複數個與半導體元件連接焊墊20A相對應之形狀的半導體元件連接焊墊形成用開口M10A、複數個與電子零件連接焊墊20B相對應之形狀的電子零件連接焊墊形成用開口M10B、以及複數個與帶狀佈線導體20C相對應之形狀的帶狀佈線導體形成用開口M10C。再者，第1電鍍遮罩M10之厚度，可為相較其後所形成之半導體元件連接焊墊20A之厚度稍大的厚度。
其次，如圖22(e)所示，在第1電鍍遮罩M10之半導體元件連接焊墊形成用開口M10A、電子零件連接焊墊形成用開口M10B、及帶狀佈線導體形成用開口M10C內所露出之基底電鍍層61上，利用電解電鍍法而被覆形成與半導體元件連接焊墊20A、電子零件連接焊墊20B及帶狀佈線導體20C相對應之形狀的第1電鍍層62。
作為用於形成第1電鍍層62之電解電鍍，較佳為電解鍍銅。此處，第1電鍍層62之厚度較佳為比第1電鍍遮罩M10薄。具體而言，第1電鍍層62之厚度可為8～20μm、較佳為10～15μm。
其次，如圖22(f)所示，將第2感光性鹼性顯影型乾膜抗蝕劑DFR20黏附於第1電鍍遮罩M10及第1電鍍層62之表面後，利用光微影技術將該DFR20曝光及顯影成既定之圖案。藉此，如圖23(g)所示，形成第2電鍍遮罩M20，其具有使上述半導體元件連接焊墊形成用開口M10A露出之開口M20A，同時覆蓋電子零件連接焊墊形成用開口M10B及帶狀佈線導體形成用開口M10C。
再者，第2電鍍遮罩M20之開口M20A之直徑較佳為較第1電鍍遮罩M10之半導體元件連接焊墊形成用開口M10A之直徑大15～25μm左右。又，厚度於第1電鍍遮罩M10上為5μm以上時較佳。
其次，如圖23(h)所示，於自第2電鍍遮罩M20露出之半導體元件連接焊墊形成用開口M10A內之第1電鍍層62上，利用電解電鍍而形成第2電鍍層63。
作為第2電鍍層63，較佳為電解鍍銅。再者，第2電鍍層63之高度設為較第1電鍍遮罩M10之上表面稍低之位置。此時，形成於相同半導體元件連接焊墊形成用開口M10A內之第1電鍍層62與第2電鍍導體63之側面並不相互偏離，而自上表面直至下表面之大小為相同。
其次，如圖24(i)所示，去除第1電鍍遮罩M10及第2電鍍遮罩M20。第1電鍍遮罩M10及第2電鍍遮罩M20之去除例如可藉由浸漬於氫氧化鈉水溶液等鹼性溶液中來進行。
然後，如圖24(j)所示，去除由第1電鍍層62所覆蓋之部分以外之基底電鍍層61。藉此，形成有包含基底電鍍層61、第1電鍍層62及第2電鍍層63之半導體元件連接焊墊20A、包含基底電鍍層61及第1電鍍層62之電子零件連接焊墊20B以及帶狀佈線導體20C。
此時，半導體元件連接焊墊20A成為其上表面20A1突出於相較電子零件連接焊墊20B之上表面20B1、及帶狀佈線導體20C之上表面20C1更向上方僅第2電鍍層63之厚度之量的狀態。藉此，可確保半導體積體電路元件E1與佈線基板15之間的充分高度之間隙，因此可提高填充樹脂U1之填充性。
再者，為了去除由第1電鍍層62所覆蓋之部分以外之基底電鍍層61，可採用例如藉由含有雙氧水或過硫酸鈉等之蝕刻液，而將去除了上述第1電鍍遮罩M10及第2電鍍遮罩M20後所露出之基底電鍍層61進行蝕刻去除之方法。
其次，如圖25(k)所示，將覆蓋半導體元件連接焊墊20A、電子零件連接焊墊20B及帶狀佈線導體20C之阻焊劑層用之樹脂層30P被覆於上表面側之最外層絕緣層1b上的整個面上。作為構成樹脂層30P之樹脂，可舉出與上述第1實施形態之佈線基板10中所說明之樹脂為相同者。利用光微影技術將已被覆之樹脂層30P曝光及顯影成既定之圖案。藉此，如圖25(l)所示，形成有具有使電子零件連接焊墊20B之上表面中央部20B2露出之開口30B的阻焊劑層30。
其次，如圖26(m)所示，將覆蓋開口30B之第3感光性鹼性顯影型乾膜抗蝕劑DFR30黏附於阻焊劑層30上之整個面後，利用光微影技術將該DFR30曝光及顯影成既定之圖案。藉此，如圖26(n)所示，形成具有在阻焊劑層30之上表面使與半導體元件連接焊墊20A相對應之部分、及其周圍露出之開口M30A的研磨遮罩M30。
再者，研磨遮罩M30之開口M30A之直徑較佳為較第1半導體元件連接焊墊20A之直徑大20～50μm左右。又，厚度於阻焊劑層30上為15μm以上時較佳。
其次，如圖27(o)所示，將自研磨遮罩M30之開口M30A所露出之阻焊劑層30研磨至半導體元件連接焊墊20A之上表面20A1整個面露出為止。於上述研磨中，可採用包含濕式噴射法之各種公知的機械研磨方法或雷射劃線法。
其次，去除研磨遮罩M30。研磨遮罩M30之去除例如可藉由浸漬於氫氧化鈉水溶液等鹼性溶液中來進行。在去除研磨遮罩M30後，如圖27(p)所示可獲得佈線基板15，其中半導體元件連接焊墊20A之上表面21A整個面露出於阻焊劑層30上所形成之凹部30A內，同時電子零件連接焊墊20B之上表面中央部20B2露出於阻焊劑層30上所形成之開口30B內，而且帶狀佈線導體20C由阻焊劑層30所覆蓋。
再者，亦可將佈線基板15之構成變更為例如圖28及圖29所示之佈線基板16之構成。即，於上述實施形態中，顯示有於上表面側之阻焊劑30上設置有使各半導體元件連接焊墊20A分別各別露出之凹部30A的示例，但如圖28及圖29所示，亦可藉由在上表面側之阻焊劑層30上設置統括地包圍半導體元件搭載部1A之凹部30AA，而使半導體元件連接焊墊20A之上表面20A1整個面露出於該凹部30AA之底面。
於此情況下，在將填充樹脂U1填充至半導體積體電路元件E1與佈線基板16之間的間隙中時，凹部30AA之側壁會具有作為抑制填充樹脂U1向外部流出之障壁的功能。因此，可抑制填充樹脂U1向絕緣基體1外周部之不必要的流出。其他構成與上述佈線基板15相同。
以上，揭示出本發明之若干個實施形態，但本發明並不限定於以上之實施形態，於申請專利範圍中所記載之範圍內，可進行各種改善或變更。例如於上述各實施形態中，為了抑制半導體元件連接焊墊及電子零件連接焊墊之氧化腐蝕，同時使與導電凸塊或焊錫球之連接良好，在自阻焊劑層露出之半導體元件連接焊墊之上表面及電子零件連接焊墊之上表面中央部上，亦可利用無電解電鍍法或電解電鍍法而依序被覆鍍鎳及鍍金、或者被覆包含錫或銦等之焊錫層。
1、101．．．絕緣基體
1a、101a．．．絕緣基板
1b、101b．．．絕緣層
1A、101A．．．半導體元件搭載部
1B、101B．．．電子零件搭載部
2a、2b、20b、102a、102b．．．佈線導體
2A、20A、102A．．．半導體元件連接焊墊
2A1、20A1、20B1、20C1．．．上表面
2A2、2B3、20A3．．．側面
2B、20B、102B．．．電子零件連接焊墊
2B1、20B2．．．上表面中央部
2B2．．．上表面外周部
2C、102C．．．外部連接焊墊
3、30、103．．．阻焊劑層
3a．．．下層之阻焊劑層
3b．．．上層之阻焊劑層
3A、3AA、30A、30AA．．．凹部
3A1．．．底面
3A2．．．區域
3A3、30A1．．．周圍
3A4．．．側壁
3B、3C、30B．．．開口部
3P、3Q、30P．．．樹脂層
4、104．．．通孔
5、105．．．埋入樹脂
6、106．．．導孔
10、11、12、13、15、16、110．．．佈線基板
20A2．．．下表面
20C．．．帶狀佈線導體
51、61．．．基底電鍍層
52．．．電鍍層
62．．．第1電鍍層
53、63．．．第2電鍍層
102A1、102B1．．．露出部
102A2、102B2．．．外周部
B1．．．導電凸塊
B2、B3．．．焊錫球
DFR1、DFR10．．．第1感光性鹼性顯影型乾膜抗蝕劑
DFR2、DFR20．．．第2感光性鹼性顯影型乾膜抗蝕劑
DFR30．．．第3感光性鹼性顯影型乾膜抗蝕劑
E1．．．半導體積體電路元件
E2．．．半導體元件搭載基板
M1．．．電鍍遮罩
M1A、M1B、M2A、M10A、M10B、M10C、M20A、M30A．．．開口
M2、M30．．．研磨遮罩
M10．．．第1電鍍遮罩
M20．．．第2電鍍遮罩
U1．．．填充樹脂
圖1係表示本發明之第1實施形態之佈線基板的概略剖面圖。
圖2係表示圖1所示之佈線基板之俯視圖。
圖3(a)及(b)係表示本發明之第1實施形態之佈線基板之製造方法的概略說明圖。
圖4(c)及(d)係表示本發明之第1實施形態之佈線基板之製造方法的概略說明圖。
圖5(e)及(f)係表示本發明之第1實施形態之佈線基板之製造方法的概略說明圖。
圖6(g)及(h)係表示本發明之第1實施形態之佈線基板之製造方法的概略說明圖。
圖7(i)及(j)係表示本發明之第1實施形態之佈線基板之製造方法的概略說明圖。
圖8(k)及(l)係表示本發明之第1實施形態之佈線基板之製造方法的概略說明圖。
圖9(m)係表示本發明之第1實施形態之佈線基板之製造方法的概略說明圖。
圖10係表示本發明之第1實施形態之佈線基板之另一例的概略剖面圖。
圖11(a)及(b)係表示圖10所示之佈線基板之製造方法的概略說明圖。
圖12係表示本發明之第1實施形態之佈線基板之又一例的概略剖面圖。
圖13(a)及(b)係表示圖12所示之佈線基板之製造方法的概略說明圖。
圖14係表示圖12所示之佈線基板之製造方法的概略說明圖。
圖15係表示本發明之第1實施形態之佈線基板之又一例的概略剖面圖。
圖16係表示圖15所示之佈線基板的俯視圖。
圖17係表示本發明之第2實施形態之佈線基板的概略剖面圖。
圖18係表示圖17所示之佈線基板的俯視圖。
圖19係圖17所示之佈線基板之主要部分立體圖。
圖20(a)及(b)係表示本發明之第2實施形態之佈線基板之製造方法的概略說明圖。
圖21(c)及(d)係表示本發明之第2實施形態之佈線基板之製造方法的概略說明圖。
圖22(e)及(f)係表示本發明之第2實施形態之佈線基板之製造方法的概略說明圖。
圖23(g)及(h)係表示本發明之第2實施形態之佈線基板之製造方法的概略說明圖。
圖24(i)及(j)係表示本發明之第2實施形態之佈線基板之製造方法的概略說明圖。
圖25(k)及(l)係表示本發明之第2實施形態之佈線基板之製造方法的概略說明圖。
圖26(m)及(n)係表示本發明之第2實施形態之佈線基板之製造方法的概略說明圖。
圖27(o)及(p)係表示本發明之第2實施形態之佈線基板之製造方法的概略說明圖。
圖28係表示本發明之第2實施形態之佈線基板之另一例的概略剖面圖。
圖29係表示圖28所示之佈線基板之俯視圖。
圖30係表示習知之佈線基板之概略剖面圖。
圖31係表示圖30所示之佈線基板之俯視圖。
1．．．絕緣基體
1a．．．絕緣基板
1b．．．絕緣層
1A．．．半導體元件搭載部
1B．．．電子零件搭載部
2a、2b．．．佈線導體
2A．．．半導體元件連接焊墊
2B．．．電子零件連接焊墊
2C．．．外部連接焊墊
3．．．阻焊劑層
3A．．．凹部
3C．．．開口部
4．．．通孔
5．．．埋入樹脂
6．．．導孔
10．．．佈線基板
B1．．．導電凸塊
B2、B3．．．焊錫球
E1．．．半導體積體電路元件
E2．．．半導體元件搭載基板
U1．．．填充樹脂

Claims (12)

  1. 一種佈線基板，其包括：絕緣基體，其於上表面具有搭載半導體元件之搭載部；圓形之複數個半導體元件連接焊墊，其等以晶格狀被覆於該絕緣基體之上述搭載部，並包含於上表面經由導電凸塊而連接有上述半導體元件電極之電鍍層；以及阻焊劑層，其被覆於上述絕緣基體上，並覆蓋上述半導體元件連接焊墊之側面，同時使上述半導體元件連接焊墊之上表面露出；其特徵在於：上述阻焊劑層具有至少將上述半導體元件連接焊墊之上表面整個面作為底面之凹部，於上述絕緣基體上表面之上述搭載部之外側，形成有包含連接上述半導體元件以外之電子零件之電鍍層的電子零件連接焊墊，並且上述電子零件連接焊墊之上表面中央部自上述阻焊劑層露出，上述半導體元件連接焊墊之厚度大於上述電子零件連接焊墊之厚度。
  2. 如申請專利範圍第1項之佈線基板，其中，上述凹部係至少將與上述搭載部對應之全體區域作為上述底面，且係以使側壁包圍上述搭載部之方式而形成。
  3. 如申請專利範圍第1項之佈線基板，其中， 上述凹部係對應於各個上述半導體元件連接焊墊而各別形成。
  4. 一種佈線基板之製造方法，其特徵在於，其包括如下步驟：於上表面具有搭載半導體元件之搭載部之絕緣基體的上述搭載部上，以晶格狀形成包含電鍍層之圓形之複數個半導體元件連接焊墊的步驟；於上述絕緣基體上，被覆埋入有上述半導體元件連接焊墊之阻焊劑層用之樹脂層的步驟；以及局部去除該樹脂層，而形成覆蓋上述半導體元件連接焊墊之側面、同時具有至少將該半導體元件連接焊墊之上表面整個面作為底面之凹部的阻焊劑層的步驟。
  5. 一種佈線基板之製造方法，其特徵在於，其包括如下步驟：於上表面具有搭載半導體元件之搭載部之絕緣基體的上述搭載部上，以晶格狀形成包含電鍍層之圓形之複數個半導體元件連接焊墊，同時於上述搭載部之外側之上表面上，形成包含電鍍層之電子零件連接焊墊的步驟；於上述絕緣基體上，被覆埋入有上述半導體元件連接焊墊及上述電子零件連接焊墊之阻焊劑層用之樹脂層的步驟；以及局部去除該樹脂層，而形成覆蓋上述半導體元件連接焊墊 之側面及上述電子零件連接焊墊之側面、同時具有至少將上述半導體元件連接焊墊之上表面整個面作為底面之凹部及使上述電子零件連接焊墊之上表面中央部露出之開口部的阻焊劑層的步驟。
  6. 如申請專利範圍第4或5項之佈線基板之製造方法，其中，上述凹部係將與上述搭載部對應之全體區域作為上述底面，且係以使側壁包圍上述搭載部之方式而形成。
  7. 如申請專利範圍第4或5項之佈線基板之製造方法，其中，上述凹部係對應於各個上述半導體元件連接焊墊而各別形成。
  8. 一種佈線基板，其包括：絕緣基體，其於上表面具有搭載半導體元件之搭載部；圓形之複數個半導體元件連接焊墊，其等以晶格狀被覆於該絕緣基體之上述搭載部，並包含於上表面經由導電凸塊而連接有上述半導體元件電極之電鍍層；複數個帶狀佈線導體，其等被覆於上述絕緣基體之上表面，並包含自上述半導體元件連接焊墊一直延伸至上述搭載部外側之電鍍層；以及阻焊劑層，其以覆蓋上述帶狀佈線導體之方式被覆於上述絕緣基體上，使上述半導體元件連接焊墊之上表面露出，同 時密接於該半導體元件連接焊墊之側面；其特徵在於：上述半導體元件連接焊墊中，其上表面突出於相較上述帶狀佈線導體之上表面更上方而自上述阻焊劑層露出，同時自其上表面至下表面之大小為相同。
  9. 如申請專利範圍第8項之佈線基板，其中，於上述絕緣基體之上表面之上述搭載部的外側，形成有包含連接上述半導體元件以外之電子零件之電鍍層之電子零件連接焊墊，同時上述電子零件連接焊墊之上表面中央部自上述阻焊劑層露出。
  10. 如申請專利範圍第9項之佈線基板，其中，上述半導體元件連接焊墊與上述電子零件連接焊墊係經由上述帶狀佈線導體而電性連接。
  11. 一種佈線基板之製造方法，其特徵在於，其包括如下步驟：於上表面具有搭載半導體元件之搭載部之絕緣基體的上述上表面之整個面上，被覆包含無電解電鍍層之基底電鍍層的步驟；將具有：位於上述搭載部上並形成為晶格狀開口之圓形之複數個半導體元件連接焊墊形成用開口；以及自該半導體元件連接焊墊形成用開口直至上述搭載部之外側形成開口之複數個帶狀佈線導體形成用開口；之第1電鍍遮罩被覆於上 述基底電鍍層上的步驟；在露出於上述半導體元件連接焊墊形成用開口內、及上述帶狀佈線導體形成用開口內之上述基底電鍍層上，形成包含電解電鍍層之第1電鍍層的步驟；將使上述半導體元件連接焊墊形成用開口露出、同時覆蓋上述帶狀佈線導體形成用開口之第2電鍍遮罩，被覆於上述第1電鍍遮罩上的步驟；在露出於上述半導體元件連接焊墊形成用開口內之上述第1電鍍層上，形成包含電解電鍍層之第2電鍍層的步驟；去除上述第1電鍍遮罩及上述第2電鍍遮罩後，對由上述第1電鍍層所覆蓋之部分以外之上述基底電鍍層進行蝕刻去除，然後在與上述半導體元件連接焊墊形成用開口相對應之位置，形成包含上述基底電鍍層、上述第1電鍍層及上述第2電鍍層、且自上表面至下表面之大小為相同之圓形的複數個半導體元件連接焊墊，同時在與上述帶狀佈線導體形成用開口相對應之位置，形成包含上述基底電鍍層及上述第1電鍍層之複數個帶狀佈線導體的步驟；於上述絕緣基體上，形成埋入有上述半導體元件連接焊墊及上述帶狀佈線導體之阻焊劑層的步驟；以及對上述阻焊劑層之至少一部分進行研磨去除，直至上述半導體元件連接焊墊之上表面露出為止的步驟。
  12. 一種佈線基板之製造方法，其特徵在於，其包括如下 步驟：於上表面具有搭載半導體元件之搭載部之絕緣基體的上述上表面之整個面上，被覆包含無電解電鍍層之基底電鍍層的步驟；將具有：位於上述搭載部上並形成為晶格狀開口之圓形之複數個半導體元件連接焊墊形成用開口；自該半導體元件連接焊墊形成用開口直至上述搭載部之外側形成開口之複數個帶狀佈線導體形成用開口；以及位於上述搭載部之外側之電子零件連接焊墊形成用開口；的第1電鍍遮罩被覆於上述基底電鍍層上的步驟；在露出於上述半導體元件連接焊墊形成用開口內、上述帶狀佈線導體形成用開口內及上述電子零件連接焊墊形成用開口內之上述基底電鍍層上，形成包含電解電鍍層之第1電鍍層的步驟；將使上述半導體元件連接焊墊形成用開口露出、同時覆蓋上述帶狀佈線導體形成用開口及上述電子零件連接焊墊形成用開口之第2電鍍遮罩，被覆於上述第1電鍍遮罩上及上述第1電鍍層上的步驟；在露出於上述半導體元件連接焊墊形成用開口內之上述第1電鍍層上，形成包含電解電鍍層之第2電鍍層的步驟；去除上述第1電鍍遮罩及上述第2電鍍遮罩後，對由上述第1電鍍層所覆蓋之部分以外之上述基底電鍍層進行蝕刻 去除，然後在與上述半導體元件連接焊墊形成用開口相對應之位置，形成包含上述基底電鍍層、上述第1電鍍層及上述第2電鍍層、且自上表面至下表面之大小為相同之圓形的複數個半導體元件連接焊墊，同時在與上述帶狀佈線導體形成用開口相對應之位置，形成包含上述基底電鍍層及上述第1電鍍層之複數個帶狀佈線導體，而且在與上述電子零件連接焊墊形成用開口相對應之位置，形成包含上述基底電鍍層及上述第1電鍍層之電子零件連接焊墊的步驟；於上述絕緣基體上形成：埋入有上述半導體元件連接焊墊及上述帶狀佈線導體，同時具有使上述電子零件連接焊墊之上表面中央部露出之開口；如此之阻焊劑層的步驟；以及對上述阻焊劑層之至少一部分進行研磨去除，直至上述半導體元件連接焊墊之上表面露出為止的步驟。
TW98131878A 2008-09-22 2009-09-22 Wiring board and manufacturing method thereof TWI470758B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008242170A JP2010074032A (ja) 2008-09-22 2008-09-22 配線基板およびその製造方法
JP2008251293A JP5058929B2 (ja) 2008-09-29 2008-09-29 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
TW201023322A TW201023322A (en) 2010-06-16
TWI470758B true TWI470758B (zh) 2015-01-21

Family

ID=42036468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98131878A TWI470758B (zh) 2008-09-22 2009-09-22 Wiring board and manufacturing method thereof

Country Status (3)

Country Link
US (1) US8319115B2 (zh)
KR (1) KR101627574B1 (zh)
TW (1) TWI470758B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461036B2 (en) * 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
US8884432B2 (en) 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
TWI447864B (zh) 2011-06-09 2014-08-01 Unimicron Technology Corp 封裝基板及其製法
JP2014518455A (ja) * 2011-07-03 2014-07-28 イオプレックス リミテッド 熱的に溶融されるパッケージ構成要素を伴うリードキャリア
KR101382843B1 (ko) 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
US20150016069A1 (en) * 2013-07-09 2015-01-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Printed circuit board
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US9496194B2 (en) * 2014-11-07 2016-11-15 International Business Machines Corporation Customized module lid
JP6465386B2 (ja) * 2014-11-17 2019-02-06 新光電気工業株式会社 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法
DE102014224548A1 (de) * 2014-12-01 2016-06-02 Robert Bosch Gmbh Chipmontageverfahren und Chipmontageanordnung
TWI586236B (zh) * 2015-01-13 2017-06-01 旭德科技股份有限公司 封裝載板及其製作方法
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage
TWI559511B (zh) * 2016-03-03 2016-11-21 友達光電股份有限公司 導電元件基板、導電元件基板的製造方法以及顯示面板
KR102462505B1 (ko) * 2016-04-22 2022-11-02 삼성전자주식회사 인쇄회로기판 및 반도체 패키지
JP6414141B2 (ja) * 2016-05-31 2018-10-31 日亜化学工業株式会社 発光装置
US20180350630A1 (en) * 2017-06-01 2018-12-06 Qualcomm Incorporated Symmetric embedded trace substrate
US11769719B2 (en) * 2018-06-25 2023-09-26 Intel Corporation Dual trace thickness for single layer routing
US11602048B2 (en) * 2018-06-26 2023-03-07 Kyocera Corporation Wiring board
KR20210020274A (ko) * 2019-08-14 2021-02-24 삼성전자주식회사 반도체 장치
KR20230026105A (ko) * 2021-08-17 2023-02-24 삼성전기주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378859A (en) * 1992-03-02 1995-01-03 Casio Computer Co., Ltd. Film wiring board
US20060244128A1 (en) * 2005-04-19 2006-11-02 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US20070045870A1 (en) * 2005-08-24 2007-03-01 Shinko Electric Industries Co., Ltd. Semiconductor device
TW200802647A (en) * 2005-12-06 2008-01-01 Seiko Epson Corp Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit board, and electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174637A (ja) 1997-08-29 1999-03-16 Canon Inc 電子回路基板
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP2000244088A (ja) 1999-02-17 2000-09-08 Fuji Xerox Co Ltd プリント配線基板実装体
JP2000315843A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd プリント基板及び半導体装置
JP5091469B2 (ja) * 2006-12-05 2012-12-05 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
KR101009176B1 (ko) * 2008-03-18 2011-01-18 삼성전기주식회사 다층 인쇄회로기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378859A (en) * 1992-03-02 1995-01-03 Casio Computer Co., Ltd. Film wiring board
US20060244128A1 (en) * 2005-04-19 2006-11-02 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US20070045870A1 (en) * 2005-08-24 2007-03-01 Shinko Electric Industries Co., Ltd. Semiconductor device
TW200802647A (en) * 2005-12-06 2008-01-01 Seiko Epson Corp Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit board, and electronic device

Also Published As

Publication number Publication date
US20100071950A1 (en) 2010-03-25
US8319115B2 (en) 2012-11-27
TW201023322A (en) 2010-06-16
KR101627574B1 (ko) 2016-06-21
KR20100033932A (ko) 2010-03-31

Similar Documents

Publication Publication Date Title
TWI470758B (zh) Wiring board and manufacturing method thereof
JP5138277B2 (ja) 配線基板およびその製造方法
JP4769022B2 (ja) 配線基板およびその製造方法
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
JP5091469B2 (ja) 配線基板およびその製造方法
JP6503687B2 (ja) プリント配線板
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
KR20070120449A (ko) 배선 기판, 그 제조 방법 및 반도체 장치
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2010010329A (ja) 配線基板およびその製造方法
JP5058929B2 (ja) 配線基板およびその製造方法
JP2010135347A (ja) 配線基板およびその製造方法
JP4802155B2 (ja) 配線基板
JP2010040936A (ja) 配線基板およびその製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2009289868A (ja) 配線基板およびその製造方法
JP5106351B2 (ja) 配線基板およびその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP5442192B2 (ja) 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法
US11935822B2 (en) Wiring substrate having metal post offset from conductor pad and method for manufacturing wiring substrate
WO2024095967A1 (ja) 配線基板
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP2010074032A (ja) 配線基板およびその製造方法
JP5455116B2 (ja) 配線基板およびその製造方法
JP2023005616A (ja) 配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees