JP5455116B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP5455116B2
JP5455116B2 JP2009244988A JP2009244988A JP5455116B2 JP 5455116 B2 JP5455116 B2 JP 5455116B2 JP 2009244988 A JP2009244988 A JP 2009244988A JP 2009244988 A JP2009244988 A JP 2009244988A JP 5455116 B2 JP5455116 B2 JP 5455116B2
Authority
JP
Japan
Prior art keywords
layer
wiring conductor
strip
insulating resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009244988A
Other languages
English (en)
Other versions
JP2011091280A (ja
Inventor
孝一 大隅
Original Assignee
京セラSlcテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラSlcテクノロジー株式会社 filed Critical 京セラSlcテクノロジー株式会社
Priority to JP2009244988A priority Critical patent/JP5455116B2/ja
Publication of JP2011091280A publication Critical patent/JP2011091280A/ja
Application granted granted Critical
Publication of JP5455116B2 publication Critical patent/JP5455116B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は配線基板およびその製造方法に関し、より詳細には、例えばペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載するのに好適な配線基板およびその製造方法に関する。
従来から、半導体集積回路素子として、多数の電極端子を、その一方の主面の外周に沿って配設した、いわゆるペリフェラル型の半導体集積回路素子がある。
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法がある。フリップチップ接続とは、配線基板上に設けた配線導体の一部を半導体集積回路素子の電極端子の配置に対応した並びに半導体素子接続パッドとして露出させ、この半導体素子接続パッドと前記半導体集積回路素子の電極端子とを対向させ、これらを半田等の導電バンプを介して電気的に接続する方法である。
図8は、ペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載した従来の配線基板を示す概略断面図であり、図9は、図8の配線基板において上面側における最表層の配線導体を透視して示す上面図である。
図8に示すように、従来の配線基板120は、上面から下面にかけてコア用の配線導体102が配設されたコア用の絶縁基板103の上下面にビルドアップ用の絶縁樹脂層104とビルドアップ用の配線導体105とが交互に積層され、さらに、その最表面には保護用のソルダーレジスト層106が披着されている。
コア用の絶縁基板103の上面から下面にかけては複数のスルーホール107がドリル加工により形成されている。絶縁基板103の上下面およびスルーホール107の内面にはコア用の配線導体102部が披着され、スルーホール107の内部には埋め込み樹脂108が充填されている。
ビルドアップ用の絶縁樹脂層104には、それぞれに複数のビアホール109がレーザ加工により形成されている。各絶縁樹脂層104の表面およびビアホール109の内面には、ビルドアップ用の配線導体105が披着形成されている。配線導体105は、配線基板120の上面側における最表層の絶縁樹脂層104上に披着された一部が半導体集積回路素子101の電極端子に導電バンプ110を介して電気的に接続される半導体素子接続パッド105Aを有する帯状配線導体105aである。この帯状配線導体105aのうち、ソルダーレジスト層106から露出した露出部が半導体素子接続パッド105Aを形成しており、この半導体素子接続パッド105Aに半導体集積回路素子101の電極端子が半田や金等から成る導電バンプ110を介して電気的に接続される。また、配線基板120の下面側における最外層の絶縁樹脂層104上に披着された一部が外部電気回路基板の配線導体に電気的に接続される外部接続用パッド105Bを形成しており、この外部接続パッド105Bに、外部電気回路基板の配線導体が半田ボール111を介して電気的に接続される。
ソルダーレジスト層106は、最表層の配線導体105を保護するとともに半導体素子接続パッド105Aや外部接続パッド105Bの露出部を画定する。このようなソルダーレジスト層106は、光感光性を有する熱硬化性樹脂ペーストまたはフィルムを配線導体105が形成された最外層の絶縁樹脂層104上に積層した後、半導体素子接続パッド105Aや外部接続パッド105Bを露出させる開口を有するように露光および現像し、硬化させることにより形成される。なお、図9に示すように、上面側のソルダーレジスト層106は、半導体素子接続パッド105Aを露出させるスリット状の開口106aを有している。
そして、半導体集積回路素子101の電極端子と半導体素子接続パッド105Aとを導電バンプ110を介して電気的に接続した後、半導体集積回路素子101と配線基板120との間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂112を充填し、半導体集積回路素子101が配線基板120上に実装される。
ところで近時、半導体集積回路素子101は、その高集積度化が急激に進み、半導体集積回路素子101における電極端子のピッチは100μm以下と狭ピッチになってきている。これに伴い、半導体素子接続パッド105Aのピッチも100μm以下となるとともに幅も50μm以下と狭くなってきている。このように半導体素子接続パッド105Aのピッチおよび幅が狭くなると、これらの半導体素子接続パッド105Aをビアホール109を介して下層の配線導体105に接続するには、帯状配線導体105aを半導体素子接続パッド105Aから上面側における最表層の絶縁樹脂層104上の外周部に引き出して帯状配線導体105aのピッチを150〜200μm程度に拡げ、そのピッチが拡がった部位においてビアホール109を介して下層の配線導体105に接続する必要がある。なぜなら、ビアホール109はレーザ加工により形成されており直径が30〜100μm程度あり、この直径のビアホール109を介して上下の配線導体105同士を狭いピッチのままで接続すると、隣接する配線導体105間で電気的な短絡が発生するからである。ビアホール109を介して接続される配線導体105間の絶縁信頼性の確保やビアホール109や配線導体105の製造上のずれを考慮するとビアホール109のピッチは150〜200μm程度必要となる。
従来の配線基板では、上述のように、半導体素子接続パッド105Aを下層の配線導体105に接続するために帯状配線導体105aを半導体素子接続パッド105Aから上面側における最表層の絶縁樹脂層104上の外周部に引き出して帯状配線導体105aのピッチを150〜200μm程度に拡げ、そのピッチが拡がった部位においてビアホール109を介して下層の配線導体105に接続する必要があることから、半導体素子接続パッド105Aと他の層の配線導体105とを接続するための設計自由度が大きく制限される。そのため、配線基板の小型化・高密度化が困難であるという問題点を有していた。
特開2000−77471号公報
本発明の課題は、半導体素子接続パッドと他の層の配線導体とを接続するための設計自由度が高く、小型で高密度の配線基板およびその製造方法を提供することにある。
本発明の配線基板は、下層の絶縁樹脂層と、該下層の絶縁樹脂層上に複数並んで形成された下層の帯状配線導体と、該下層の帯状配線導体を埋設する上層の絶縁樹脂層と、前記下層の帯状配線導体上に該下層の帯状配線導体の幅と一致する幅で横に一列に並ぶように形成されており、上面が前記上層の絶縁樹脂層から露出する導電突起と、該導電突起および前記上層の絶縁樹脂層上に形成されており、半導体素子の電極端子が接続される複数の半導体素子接続パッドを各前記導電突起上に有する複数の上層の帯状配線導体とを具備し、前記上層の帯状配線導体の一部は、前記半導体素子接続パッドから該半導体素子接続パッドの並びの両側の少なくとも一方に向けて延びる引き出し部を有しているとともに、該引き出し部が前記上層の絶縁樹脂層に形成されたビアホールを介して下層の配線導体に接続されていることを特徴とするものである。
本発明の配線基板の製造方法は、下層の絶縁樹脂層上に下層の帯状配線導体を複数並べて形成するとともに該下層の帯状配線導体上に導電突起を前記下層の帯状配線導体の幅と一致する幅で形成する工程と、粗化面を有する金属箔の前記粗化面上に塗布された半硬化の熱硬化性樹脂材料を、前記下層の絶縁樹脂層および前記下層の帯状配線導体および前記導電突起上に、前記金属箔の前記粗化面が前記導電突起上面に当接するまで前記金属箔上から圧接して前記下層の帯状配線導体および前記導電突起を前記熱硬化性樹脂材料中に埋設するとともに、前記熱硬化性樹脂材料を熱硬化させて該熱硬化性樹脂材料の硬化物から成る上層の絶縁樹脂層を形成する工程と、前記上層の絶縁樹脂層の表面から前記金属箔をエッチング除去するとともに前記導電突起上に残る前記熱硬化性樹脂材料の残渣を除去する工程と、前記導電突起上および前記上層の絶縁樹脂層上に上層の帯状配線導体を、前記導電突起上に半導体素子接続パッドを有するように形成する工程とを行うことを特徴とするものである。
本発明の配線基板によれば、下層の絶縁樹脂層上に複数並んで形成された下層の帯状配線導体上に、この下層の帯状配線導体と一致する幅で導電突起が形成されており、この導電突起上に半導体素子接続パッドを有するとともに半導体素子接続パッドの並びの両側の少なくとも一方に向けて延びる引き出し部を有し、この引き出し部が上層の絶縁樹脂層に形成されたビアホールを介して下層の配線導体に接続されている上層の帯状配線導体が形成されていることから、半導体素子接続パッドは、半導体素子接続パッドと同じピッチの導電突起を介して下層の帯状配線導体に接続されるとともに上層の帯状配線導体の引き出し部からもビアホールを介して他の層の配線導体に接続可能となるので、半導体素子接続パッドと他の層の配線導体とを接続するための設計自由度が高くなり、それにより小型で高密度の配線基板とすることができる。
また、本発明の配線基板の製造方法によれば、下層の絶縁樹脂層上に複数並んで形成された下層の帯状配線導体上に導電突起を下層の帯状配線導体と一致する幅で形成し、その上から金属箔に塗布された半硬化の熱硬化性樹脂材料を圧接して下層の帯状配線導体および導電突起を熱硬化性樹脂材料中に埋設するとともに熱硬化性樹脂材料を熱硬化させて上層の絶縁樹脂層を形成し、しかる後、上層の絶縁樹脂層上から金属箔を除去するとともに導電突起上の樹脂残渣を除去し、その上に上層の帯状配線導体を、導電突起上に半導体素子接続パッド有するように形成することら、半導体素子接続パッドと他の層の配線導体とを接続するための設計自由度が高く、かつ小型で高密度の配線基板を提供することができる。
図1は、本発明の配線基板の実施形態の一例を示す断面図である。 図2は、図1に示す配線基板の上面図である。 図3は、図1および図2に示す配線基板における一部の構成部材のみを抜き出した要部斜視図である。 (a)〜(e)は、本発明の配線基板の製造方法を説明するための工程毎の要部斜視図であり、(a’)〜(e’)は、(a)〜(e)に対応する要部断面図である。 (f)〜(j)は、本発明の配線基板の製造方法を説明するための工程毎の要部斜視図であり、(f’)〜(j’)は、(f)〜(j)に対応する要部断面図である。 (k)〜(o)は、本発明の配線基板の製造方法を説明するための工程毎の要部斜視図であり、(k’)〜(o’)は、(k)〜(o)に対応する要部断面図である。 (p)〜(q)は、本発明の配線基板の製造方法を説明するための工程毎の要部斜視図であり、(p’)〜(q’)は、(p)〜(q)に対応する要部断面図である。 図8は、従来の配線基板を示す断面図である。 図9は、図8に示す配線基板の上面図である。
次に、本発明の配線基板の実施形態の一例を添付の図面を基に説明する。図1に示すように、本発明にかかる配線基板10は、上面から下面にかけてコア用の配線導体2が配設されたコア用の絶縁基板1の上下面にビルドアップ用の絶縁樹脂層3とビルドアップ用の配線導体4とが交互に積層され、さらに、その最表面には保護用のソルダーレジスト層5が披着されている。
絶縁基板1は、厚みが0.05〜0.4mm程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成り、配線基板10のコア部材として機能する。
絶縁基板1の上面から下面にかけては、直径が0.05〜0.3mm程度の複数のスルーホール6が形成されており、絶縁基板1の上下面およびスルーホール6の内面には、コア用の配線導体2が披着されている。コア用の配線導体2は、絶縁基板1の上下面では、主として銅箔から形成されており、スルーホール6内面では、無電解銅めっきおよびその上の電解銅めっきから形成されている。
また、スルーホール6内部には、エポキシ樹脂等の熱硬化性樹脂から成る埋め込み樹脂7が充填されており、絶縁基板1の上下面に形成された配線導体2同士がスルーホール6を介して電気的に接続されている。
このような絶縁基板1は、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートの上下面に配線導体2用の銅箔を貼着した後、そのシートを熱硬化させ、これに上面から下面にかけてスルーホール6用のドリル加工を施すことにより製作される。
コア用の配線導体2は、絶縁基板1用のシートの上下全面に厚みが3〜50μm程度の銅箔を上述のように貼着しておくとともに、これらの銅箔および絶縁基板1にスルーホール6を穿孔した後、このスルーホール6の内面および銅箔表面に無電解銅めっきおよび電解銅めっきを順次施し、次にスルーホール6内を埋め込み樹脂7で充填した後、この上下面の銅箔および銅めっきをフォトリソグラフィ技術を用いて所定のパターンにエッチング加工することにより絶縁基板1の上下面およびスルーホール6の内面に形成される。
埋め込み樹脂7は、スルーホール6を塞ぐことによりスルーホール6の直上および直下にビルドアップ用の絶縁樹脂層3を形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール6内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。
絶縁基板1の上下面に積層されたビルドアップ用の絶縁樹脂層3は、それぞれの厚みが20〜60μm程度であり、絶縁基板1と同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料や、あるいはエポキシ樹脂等の熱硬化性樹脂に酸化ケイ素等の無機絶縁フィラーを分散させた電気絶縁材料から成る。各絶縁樹脂層3には、直径が30〜100μm程度の複数のビアホール8が形成されている。
各絶縁樹脂層3の表面およびビアホール8内面には、無電解銅めっきおよびその上の電解銅めっきから成るビルドアップ用の配線導体4が披着形成されている。そして、絶縁樹脂層3を挟んで上層に位置する配線導体4と下層に位置する配線導体4とをビアホール8を介して電気的に接続することにより高密度配線が立体的に形成される。
配線導体4は、配線基板10の上面側における最表層の絶縁樹脂層3上に披着された一部がソルダーレジスト層5から露出して半導体集積回路素子101の電極と半田等の導電バンプ110を介して電気的に接続される半導体素子接続パッド4Aを形成しており、配線基板10の下面側の最表層の絶縁樹脂層3上に披着された一部がソルダーレジスト層5から露出して外部電気回路基板の配線導体に半田ボール111を介して電気的に接続される外部接続パッド4Bを形成している。
そして、半導体集積回路素子101の電極端子と半導体素子接続パッド4Aとを導電バンプ110を介して電気的に接続した後、半導体集積回路素子101と配線基板10との間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂112を充填し、半導体集積回路素子101が配線基板10上に実装される。
なお、本例の配線基板10においては、半導体素子接続パッド4Aは、図2に上面側における最表層の絶縁樹脂層3上に形成された配線導体4を透視した上面図で示すように、100μm以下(例えば50〜80μm)のピッチで複数並んだ幅が20〜40μm程度の帯状配線導体4aの一部をソルダーレジスト層5に設けたスリット状の開口部5a内に横に一列に並べて露出させることにより形成されている。
さらに、図3に上面側における最表層の絶縁樹脂層3およびその下層の絶縁樹脂層3上に被着された配線導体4の一部のみを抜き出した要部拡大斜視図で示すように、下層の絶縁樹脂層3上に半導体素子接続パッド4Aの並びに対応した複数の下層の帯状配線導体4bが形成されているとともに、この下層の帯状配線導体4bの上に、半導体素子接続パッド4Aと接続する導電突起4cが下層の帯状配線導体4bと一致する幅で横に一列に並んで形成されている。このように、半導体素子接続パッド4Aと下層の帯状配線導体4bとは、下層の帯状配線導体4bと一致する幅の導電突起4cを介して接続されていることから、半導体素子接続パッド4Aと下層の配線導体4bとを狭いピッチのままで接続することができる。さらに、上層の帯状配線導体4aの一部は、半導体素子接続パッド4Aから配線基板10の外周側や中央側に向けて延びる引き出し部4a’を有しており、この引き出し部4a’を上面側における最表層の絶縁樹脂層3に形成されたビアホール8を介して下層の配線導体4に接続することで、半導体素子接続パッド4Aと他の層の配線導体4とを接続するための設計自由度が高いものとなる。したがって、本発明の配線基板10によれば、小型で高密度の配線基板とすることができる。
次に、本発明の配線基板の製造方法に従い、上述の下層の絶縁樹脂層3、下層の帯状配線導体4b、導電突起4c、上層の絶縁樹脂層3および上層の帯状配線導体4aおよびその上のソルダーレジスト層5を形成する方法の例について図4〜図7を基にして説明する。なお、図4〜図7は、本例における工程毎の要部斜視図およびそれに対応する断面図を示している。
まず、図4(a),(a’)に示すように、下層の絶縁樹脂層3を絶縁基板1上またはその上の絶縁樹脂層3上に形成する。このような下層の絶縁樹脂層3は、未硬化の絶縁樹脂フィルムを絶縁基板1またはその上の絶縁樹脂層3上に貼着するとともに熱硬化させることにより形成される。
次に、図4(b),(b’)に示すように、下層の絶縁樹脂層3の表面に、電解めっき用の下地金属層51を無電解めっきにより被着形成する。下地金属層51の厚みは0.1〜2μm程度である。下地金属層51を形成する無電解めっきとしては無電解銅めっきが好ましい。
ついで、図4(c),(c’)に示すように、下地金属層51の表面に、第一レジスト層R1を形成する。第一レジスト層R1は、下層の帯状配線導体4bに対応する形状の開口を有しており、光感光性アルカリ現像型ドライフィルムレジストを下地金属層51上に貼着するとともにそれにフォトリソグラフィ技術を用いて露光および現像を行なうことにより下層の帯状配線導体4bに対応する形状の開口を有するパターンに形成される。また、第一レジスト層R1の厚みは、下層の帯状配線導体4bおよびその上に形成される導電突起4cの合計厚みよりも若干厚い厚みであるのがよい。
ついで、図4(d),(d’)に示すように、第一レジスト層R1の開口内に露出する下地金属層51上に電解めっきにより下層の帯状配線導体4bを被着形成する。下層の帯状配線導体4bを形成するための電解めっきとしては、電解銅めっきが好ましい。ここで、下層の帯状配線導体4bの厚みは、第一レジスト層R1より薄くなっている。具体的には、下層の帯状配線導体4bの厚みは、8〜20μm、好ましくは10〜15μmであるのがよい。
ついで、図4(e),(e’)に示すように、第一レジスト層R1および下層の帯状配線導体4bの表面に第二レジスト層R2を形成する。第二レジスト層R2は、導電突起4cが形成される位置に導電突起4cの長さに対応した幅で下層の帯状配線導体4bを真横に横切る開口を有しており、光感光性アルカリ現像型ドライフィルムレジストを第一レジスト層R1および下層の帯状配線導体4b上に貼着するとともにそれにフォトリソグラフィ技術を用いて露光および現像を行なうことにより前述の開口を有するパターンに形成される。なお、第二レジスト層R2の厚みは第一レジスト層R1の厚み以上であることが好ましい。
ついで、図5(f),(f’)に示すように、第一レジスト層R1の開口内および第二レジスト層R2の開口内に露出する下層の帯状配線導体4b上に、導電突起4cを電解めっきにより形成する。導電突起4cを形成するための電解めっきとしては、電解銅めっきが好ましい。なお、導電突起4cの高さは8〜20μm、好ましくは10〜15μmであり、第一レジスト層R1の上面よりも若干低い位置とする。このとき、導電突起4cは、第一レジスト層R1の開口内および第二レジスト層R2の開口内に露出する下層の帯状配線導体4b上に形成されるので、その幅が第一レジスト層R1の開口で画定される幅、すなわち下層の帯状配線導体4bの幅と一致する幅で形成される。
導電突起4cを形成後、図5(g),(g’)に示すように、第一レジスト層R1および第二レジスト層R2を除去する。第一レジスト層R1および第二レジスト層R2の除去は、例えば水酸化ナトリウム水溶液への浸漬により行なうことができる。
次に、図5(h),(h’)に示すように、下層の帯状配線導体4bが形成された部分以外の下地金属層51を除去する。これにより、隣接する下層の帯状配線導体4b間が電気的に独立することになる。このとき、下層の帯状配線導体4bの上に形成された導電突起4cは、その幅が下層の帯状配線導体4bと一致する幅で形成されており、下層の帯状配線導体4bからはみ出すことはないので、隣接する下層の帯状配線導体4b間の電気的な絶縁が良好に保たれる。なお、下層の帯状配線導体4bが形成された部分以外の下地金属層51を除去するには、第一レジスト層R1および第二レジスト層R2を除去した後に露出する下地金属層51を例えば過硫酸ナトリウムあるいは過酸化水素水を含有するエッチング液によりエッチング除去する方法が採用される。
ついで、図5(i),(i’)に示すように、下層の絶縁樹脂層3および下層の帯状配線導体4bおよび導電突起4c上に、粗化面を有する金属箔Fの前記粗化面に塗布された半硬化の熱硬化性樹脂材料3Pを、金属箔Fの粗化面が導電突起4cの上面に当接するまで金属箔F上から圧接して下層の帯状配線導体4bおよび導電突起4cを熱硬化性樹脂材料3P中に埋設する。なお、金属箔Fとしては、電解銅箔が好適に用いられ、熱硬化性樹脂材料3Pとしては、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂となる樹脂組成物に酸化ケイ素粉末等の無機絶縁フィラーを含有させた熱硬化性樹脂材料を金属箔Fの粗化面上で半硬化のシート状としたものが使用される。なお、金属箔Fとしては、熱硬化性樹脂材料3Pが塗布された面が十点平均粗さRzで1.0〜8.0μmの粗化面となっており、この粗化面が導電突起4cの上面に当接するまで熱硬化性樹脂材料3Pを圧接することにより下層の帯状配線導体4bおよび導電突起4cが熱硬化性樹脂材料3P中に良好に埋設されるとともに、導電突起4c上に残存する熱硬化性樹脂材料3Pの樹脂残渣を極めて少ないものとすることができる。
次に、熱硬化性樹脂材料3Pを熱硬化させて上層の絶縁樹脂層3とした後、 図5(j),(j’)に示すように、金属箔Fをエッチング除去する。このとき、導電突起4cの上面には熱硬化性樹脂材料3Pが硬化した樹脂残渣が極めて薄い状態で残る。また、上層の絶縁樹脂層3の表面には金属箔Fの粗化面に対応した粗化面が形成される。なお、金属箔Fのエッチング除去は、例えば金属箔Fが銅箔から成る場合であれば、塩化第二銅を含有するエッチング液により行なえばよい。
次に、図6(k),(k’)に示すように、上層の絶縁樹脂層3の表面にプラズマエッチング処理やアルカリ過マンガン酸エッチング処理を施すことにより、導電突起4c上に残っていた樹脂残渣を除去して導電突起4cの上面を露出させる。
次に、図6(l),(l’)に示すように、上層の絶縁樹脂層3の表面および露出した導電突起4cの上面に、電解めっき用の下地金属層52を無電解めっきにより被着形成する。下地金属層52の厚みは0.1〜2μm程度である。下地金属層52としては、下地金属層51の場合と同様に無電解銅めっきが好ましい。
図6(m),(m’)に示すように、下地金属層52の表面に、第三レジスト層R3を形成する。第三レジスト層R3は、上層の帯状配線導体4aに対応する形状の開口を有しており、光感光性アルカリ現像型ドライフィルムレジストを下地金属層52上に貼着するとともにそれにフォトリソグラフィ技術を用いて露光および現像を行なうことにより上層の帯状配線導体4aに対応する形状の開口を有するパターンに形成される。また、第三レジスト層R3の厚みは、上層の帯状配線導体4aの厚みよりも若干厚い厚みであるのがよい。
ついで、図6(n),(n’)に示すように、第三レジスト層R3の開口内に露出する下地金属層52上に電解めっきにより上層の帯状配線導体4aを被着形成する。上層の帯状配線導体4aを形成するための電解めっきとしては、電解銅めっきが好ましい。ここで、上層の帯状配線導体4aの厚みは、第三レジスト層R3より薄くなっている。具体的には、上層の帯状配線導体4aの厚みは、8〜20μm、好ましくは10〜15μmであるのがよい。また、上層の帯状配線導体4aの幅は、導電突起4cの幅よりも5〜10μm程度広いことが好ましい。
上層の帯状配線導体4aを形成後、図6(o),(o’)に示すように、第三レジスト層R3を除去する。第三レジスト層R3の除去は、第一レジスト層R1および第二レジスト層R2の場合と同様に、例えば水酸化ナトリウム水溶液への浸漬により行なうことができる。
次に、図7(p),(p’)に示すように、上層の帯状配線導体4aが形成された部分以外の下地金属層52を除去する。これにより、隣接する上層の帯状配線導体4a間が電気的に独立することになる。上層の帯状配線導体4aが形成された部分以外の下地金属層52を除去するには、前記下地金属層51の場合と同様に、第三レジスト層R3を除去した後に露出する下地金属層52を例えば過硫酸ナトリウムあるいは過酸化水素水を含有するエッチング液によりエッチング除去する方法が採用される。
このとき、本発明の配線基板の製造方法によれば、上層の帯状配線導体4aが下層の帯状配線導体4b上に形成された導電突起4cを介して下層の帯状配線導体4bに接続されることから、半導体素子接続パッド4Aと下層の帯状配線導体4bとを狭いピッチのままで接続することができる。さらに、半導体素子接続パッド4Aから配線基板10の外周側や中央側に向けて延びる引き出し部4a’を上層の絶縁樹脂層3に形成された図示しないビアホール8を介して下層の配線導体4に接続することで、半導体素子接続パッド4Aと他の層の配線導体4とを接続するための設計自由度を高いものとすることができる。
最後に、図7(q),(q’)に示すように、上層の絶縁樹脂層3および上層の帯状配線導体4a上に、半導体素子接続パッド4Aを露出させるスリット状の開口を有するソルダーレジスト層5を形成する。ソルダーレジスト層5は、例えば光感光性を有するアクリル変性エポキシ樹脂のフィルムを上層の絶縁樹脂層3および上層の帯状配線導体4a上に貼着するとともにそのフィルムをフォトリソグラフィ技術を採用して前記開口を有する所定のパターンに露光および現像した後、熱硬化および紫外線硬化させることにより形成される。かくして、本発明の配線基板の製造方法によれば、小型で高密度の配線基板を提供することができる。
3 絶縁樹脂層
3P 熱硬化性樹脂材料
4a 上層の帯状配線導体
4a’ 引き出し部
4A 半導体素子接続パッド
4b 下層の帯状配線導体
4c 導電突起
101 半導体素子
F 金属箔

Claims (2)

  1. 下層の絶縁樹脂層と、該下層の絶縁樹脂層上に複数並んで形成された下層の帯状配線導体と、該下層の帯状配線導体を埋設する上層の絶縁樹脂層と、前記下層の帯状配線導体上に該下層の帯状配線導体の幅と一致する幅で横に一列に並ぶように形成されており、上面が前記上層の絶縁樹脂層から露出する導電突起と、該導電突起および前記上層の絶縁樹脂層上に形成されており、半導体素子の電極端子が接続される複数の半導体素子接続パッドを各前記導電突起上に有する複数の上層の帯状配線導体とを具備し、前記上層の帯状配線導体の一部は、前記半導体素子接続パッドから該半導体素子接続パッドの並びの両側の少なくとも一方に向けて延びる引き出し部を有しているとともに、該引き出し部が前記上層の絶縁樹脂層に形成されたビアホールを介して下層の配線導体に接続されていることを特徴とする配線基板。
  2. 下層の絶縁樹脂層上に下層の帯状配線導体を複数並べて形成するとともに該下層の帯状配線導体上に導電突起を前記下層の帯状配線導体の幅と一致する幅で形成する工程と、粗化面を有する金属箔の前記粗化面上に塗布された半硬化の熱硬化性樹脂材料を、前記下層の絶縁樹脂層および前記下層の帯状配線導体および前記導電突起上に、前記金属箔の前記粗化面が前記導電突起上面に当接するまで前記金属箔上から圧接して前記下層の帯状配線導体および前記導電突起を前記熱硬化性樹脂材料中に埋設するとともに、前記熱硬化性樹脂材料を熱硬化させて該熱硬化性樹脂材料の硬化物から成る上層の絶縁樹脂層を形成する工程と、前記上層の絶縁樹脂層の表面から前記金属箔をエッチング除去するとともに前記導電突起上に残る前記熱硬化性樹脂材料の残渣を除去する工程と、前記導電突起上および前記上層の絶縁樹脂層上に上層の帯状配線導体を、前記導電突起上に半導体素子接続パッドを有するように形成する工程とを行うことを特徴とする配線基板の製造方法。
JP2009244988A 2009-10-24 2009-10-24 配線基板およびその製造方法 Expired - Fee Related JP5455116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009244988A JP5455116B2 (ja) 2009-10-24 2009-10-24 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009244988A JP5455116B2 (ja) 2009-10-24 2009-10-24 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011091280A JP2011091280A (ja) 2011-05-06
JP5455116B2 true JP5455116B2 (ja) 2014-03-26

Family

ID=44109256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009244988A Expired - Fee Related JP5455116B2 (ja) 2009-10-24 2009-10-24 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP5455116B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662398A (en) * 1979-10-26 1981-05-28 Nippon Electric Co Method of manufacturing high density multilayer board
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JPH0455167U (ja) * 1990-09-17 1992-05-12
JP2000294930A (ja) * 1999-04-06 2000-10-20 Mitsubishi Electric Corp 多層プリント基板の製造方法およびこの多層プリント基板を用いた半導体装置
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP4254034B2 (ja) * 2000-09-18 2009-04-15 東亞合成株式会社 多層プリント配線板の製造方法
JP3747043B2 (ja) * 2003-10-31 2006-02-22 三共化成株式会社 立体回路基板の製造方法

Also Published As

Publication number Publication date
JP2011091280A (ja) 2011-05-06

Similar Documents

Publication Publication Date Title
JP5010737B2 (ja) プリント配線板
JP4769022B2 (ja) 配線基板およびその製造方法
JP5138277B2 (ja) 配線基板およびその製造方法
KR101627574B1 (ko) 배선 기판 및 그 제조 방법
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5091469B2 (ja) 配線基板およびその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JPH11233678A (ja) Icパッケージの製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP5221887B2 (ja) 配線基盤の製造方法
JP5106197B2 (ja) 半導体装置およびその製造方法
JP2010010329A (ja) 配線基板およびその製造方法
JP2011014644A (ja) 配線基板およびその製造方法
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP2010135347A (ja) 配線基板およびその製造方法
JP2010040936A (ja) 配線基板およびその製造方法
JPH11111886A (ja) 実装基板およびその製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP5058929B2 (ja) 配線基板およびその製造方法
TW201523798A (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP4802155B2 (ja) 配線基板
JP2009289868A (ja) 配線基板およびその製造方法
JP5455116B2 (ja) 配線基板およびその製造方法
JP5106351B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131227

R150 Certificate of patent or registration of utility model

Ref document number: 5455116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees