JPH11111886A - 実装基板およびその製造方法 - Google Patents
実装基板およびその製造方法Info
- Publication number
- JPH11111886A JPH11111886A JP9274460A JP27446097A JPH11111886A JP H11111886 A JPH11111886 A JP H11111886A JP 9274460 A JP9274460 A JP 9274460A JP 27446097 A JP27446097 A JP 27446097A JP H11111886 A JPH11111886 A JP H11111886A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring pattern
- pad
- mounting
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 配列された多数のハンダボールを用いて実装
基板上のパッドに実装される半導体チップについて、熱
応力による周辺部の接合剥がれを防止する。 【解決手段】 実装基板１００の半導体チップ実装領域
内に配列されるパッドのうち、応力が特に集中する四隅
の４個を凹部９を備えたアンカーパッド８ａとし、残り
を通常の平坦パッド８ｆとする。半導体チップ１０を実
装する際の加熱溶融で変形したハンダボール１１が、こ
の凹部９へ深く入り込んで投錨（アンカー）効果を発揮
するため、剥がれが防止される。上記凹部９は、２層目
絶縁膜７に形成されたアンカー用開口７ａ2 の断面プロ
ファイルを反映している。アンカー用パッド８ａの少な
くとも一部を、絶縁膜の中に埋め込まれているビアホー
ル５ｖ2 の真上に形成すれば、より強い投錨効果が得ら
れる。
基板上のパッドに実装される半導体チップについて、熱
応力による周辺部の接合剥がれを防止する。 【解決手段】 実装基板１００の半導体チップ実装領域
内に配列されるパッドのうち、応力が特に集中する四隅
の４個を凹部９を備えたアンカーパッド８ａとし、残り
を通常の平坦パッド８ｆとする。半導体チップ１０を実
装する際の加熱溶融で変形したハンダボール１１が、こ
の凹部９へ深く入り込んで投錨（アンカー）効果を発揮
するため、剥がれが防止される。上記凹部９は、２層目
絶縁膜７に形成されたアンカー用開口７ａ2 の断面プロ
ファイルを反映している。アンカー用パッド８ａの少な
くとも一部を、絶縁膜の中に埋め込まれているビアホー
ル５ｖ2 の真上に形成すれば、より強い投錨効果が得ら
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば多数のハ
ンダボールを接続端子として有する半導体チップを実装
するための実装基板とその製造方法に関し、特に熱応力
による半導体チップ周辺部の接着不良を防止できる構
造、およびその簡便な実現方法に関する。
ンダボールを接続端子として有する半導体チップを実装
するための実装基板とその製造方法に関し、特に熱応力
による半導体チップ周辺部の接着不良を防止できる構
造、およびその簡便な実現方法に関する。
【０００２】
【従来の技術】電子機器の小型化、高性能化、多機能化
を一層進展させるためには、実装基板上における部品実
装密度をいかに増大させるかが重要なポイントである。
この部品のひとつ、半導体チップの実装に関しては、ボ
ンディングワイヤとリードフレームを用いた従来のパッ
ケージ実装に代わり、パッケージを持たないチップ（ベ
アチップ）を直接に実装基板上の導電膜パターンに接続
するベアチップ実装法、あるいは、パッケージの内部構
造の工夫によりその外形寸法をチップ本体の寸法と同等
に抑えたＣＳＰ（チップ・サイズ・パッケージ）を実装
する方法が種々提案されている。実装に際しては、予め
実装基板上に形成された導電膜パターンのパッド部に、
ボンディングワイヤ，ハンダや金属球等からなるボール
（バンプ），異方性導電膜，導電性接着剤，光収縮性樹
脂等の接続手段を用いてベアチップやＣＳＰの電極を接
続する。
を一層進展させるためには、実装基板上における部品実
装密度をいかに増大させるかが重要なポイントである。
この部品のひとつ、半導体チップの実装に関しては、ボ
ンディングワイヤとリードフレームを用いた従来のパッ
ケージ実装に代わり、パッケージを持たないチップ（ベ
アチップ）を直接に実装基板上の導電膜パターンに接続
するベアチップ実装法、あるいは、パッケージの内部構
造の工夫によりその外形寸法をチップ本体の寸法と同等
に抑えたＣＳＰ（チップ・サイズ・パッケージ）を実装
する方法が種々提案されている。実装に際しては、予め
実装基板上に形成された導電膜パターンのパッド部に、
ボンディングワイヤ，ハンダや金属球等からなるボール
（バンプ），異方性導電膜，導電性接着剤，光収縮性樹
脂等の接続手段を用いてベアチップやＣＳＰの電極を接
続する。
【０００３】これらの接続手段の中でボールは、チップ
本体やパッケージの片面の広い領域にわたって配置す
る、いわゆるエリアアレイ配置に適している。エリアア
レイ配置によれば、電極をパッケージの外周部にのみ配
置するＳＯＰ（スモール・アウトライン・パッケージ）
やＱＦＰ（クワド・フラット・パッケージ）と異なり、
チップもしくはパッケージの一主面上の全体あるいは比
較的広い領域を用いて多数のボールを配列させるので、
チップサイズの大型化や電極数の増大による実装面積の
増大を抑えることができる。このようなボール配列を有
するベアチップまたはパッケージをＢＧＡ（ボール・グ
リッド・アレイ）と呼んでおり、そのボール間隔はより
ファインピッチ化される傾向にある。
本体やパッケージの片面の広い領域にわたって配置す
る、いわゆるエリアアレイ配置に適している。エリアア
レイ配置によれば、電極をパッケージの外周部にのみ配
置するＳＯＰ（スモール・アウトライン・パッケージ）
やＱＦＰ（クワド・フラット・パッケージ）と異なり、
チップもしくはパッケージの一主面上の全体あるいは比
較的広い領域を用いて多数のボールを配列させるので、
チップサイズの大型化や電極数の増大による実装面積の
増大を抑えることができる。このようなボール配列を有
するベアチップまたはパッケージをＢＧＡ（ボール・グ
リッド・アレイ）と呼んでおり、そのボール間隔はより
ファインピッチ化される傾向にある。
【０００４】ところで、半導体チップの電極配置や実装
方法が上述のように進化するにつれて、実装基板の構造
も変化している。すなわち、めっきスルーホールにリー
ド線を挿入する必要があった従来のプリント配線基板に
代わり、絶縁膜中に複数層の配線パターンを埋め込み、
ビアホールを用いて上下の配線パターン間の導通をとる
多層配線基板が提案されている。特に、上述のようなＢ
ＧＡを実装するには、実装基板の表面の狭い領域内にボ
ールの配列ピッチと等しい微細なピッチで多数のパッド
を配列しなければならない。このため、最終的に半導体
チップを外部回路へ接続するには、互いに絶縁膜で隔て
られた幾層もの配線パターンを用いて電気接点の配列パ
ターンを変換する必要があり、多層配線基板が不可欠と
なる。
方法が上述のように進化するにつれて、実装基板の構造
も変化している。すなわち、めっきスルーホールにリー
ド線を挿入する必要があった従来のプリント配線基板に
代わり、絶縁膜中に複数層の配線パターンを埋め込み、
ビアホールを用いて上下の配線パターン間の導通をとる
多層配線基板が提案されている。特に、上述のようなＢ
ＧＡを実装するには、実装基板の表面の狭い領域内にボ
ールの配列ピッチと等しい微細なピッチで多数のパッド
を配列しなければならない。このため、最終的に半導体
チップを外部回路へ接続するには、互いに絶縁膜で隔て
られた幾層もの配線パターンを用いて電気接点の配列パ
ターンを変換する必要があり、多層配線基板が不可欠と
なる。
【０００５】図１４に、このような多層配線基板を用い
てＢＧＡ型の半導体チップを実装した状態を示す。この
図は、絶縁基板２１上の表面に形成された１層目配線パ
ターン２３ｐと、この上に１層目絶縁膜２５を介して積
層される２層目配線パターン２６ｐと、さらにこの上に
２層目絶縁膜２７を介して積層される３層目配線パター
ン２８ｐとを有する実装基板２００上の表面にパッド２
８ｆが形成され、このパッド２８ｆ上に、ハンダボール
３１を介して半導体チップ３０が実装された状態を示し
ている。１層目配線パターン２３ｐは、絶縁基板２１の
表裏両面に形成されており、これら両面のパターンはめ
っきスルーホール２２を通じて電気的に接続されてい
る。このめっきスルーホール２２の内部は、絶縁樹脂層
２３で充填されている。
てＢＧＡ型の半導体チップを実装した状態を示す。この
図は、絶縁基板２１上の表面に形成された１層目配線パ
ターン２３ｐと、この上に１層目絶縁膜２５を介して積
層される２層目配線パターン２６ｐと、さらにこの上に
２層目絶縁膜２７を介して積層される３層目配線パター
ン２８ｐとを有する実装基板２００上の表面にパッド２
８ｆが形成され、このパッド２８ｆ上に、ハンダボール
３１を介して半導体チップ３０が実装された状態を示し
ている。１層目配線パターン２３ｐは、絶縁基板２１の
表裏両面に形成されており、これら両面のパターンはめ
っきスルーホール２２を通じて電気的に接続されてい
る。このめっきスルーホール２２の内部は、絶縁樹脂層
２３で充填されている。
【０００６】上記１層目配線パターン２３ｐと上記２層
目配線パターン２６ｐとの電気的接続はビアホール２５
ｖ1 ，２５ｖ2 を通じて、また上記２層目配線パターン
２６ｐと上記３層目配線パターン２８ｐとの間の電気的
接続はビアホール２７ｖ1 を通じて達成されている。上
記パッド２８ｆは３層目配線パターン２８ｐと同じ層の
導電膜を用いて形成されており、図示されない領域にお
いて下層側の配線パターンに接続されている。上記絶縁
基板２１の構成材料として通常用いられているものは、
ガラス繊維強化エポキシ板（以下、ガラスエポキシ板と
称する。）である。上記１層目配線パターン２３ｐは通
常、このガラスエポキシ板と一体化されたＣｕ箔をパタ
ーニングして得られるものである。Ｃｕ箔とガラスエポ
キシ板は熱膨張係数が近似しているため、この一体化に
は何ら問題がない。
目配線パターン２６ｐとの電気的接続はビアホール２５
ｖ1 ，２５ｖ2 を通じて、また上記２層目配線パターン
２６ｐと上記３層目配線パターン２８ｐとの間の電気的
接続はビアホール２７ｖ1 を通じて達成されている。上
記パッド２８ｆは３層目配線パターン２８ｐと同じ層の
導電膜を用いて形成されており、図示されない領域にお
いて下層側の配線パターンに接続されている。上記絶縁
基板２１の構成材料として通常用いられているものは、
ガラス繊維強化エポキシ板（以下、ガラスエポキシ板と
称する。）である。上記１層目配線パターン２３ｐは通
常、このガラスエポキシ板と一体化されたＣｕ箔をパタ
ーニングして得られるものである。Ｃｕ箔とガラスエポ
キシ板は熱膨張係数が近似しているため、この一体化に
は何ら問題がない。
【０００７】上記実装基板２００を形成するには、この
ガラスエポキシ／Ｃｕ積層板の上に複数層の絶縁膜と複
数層の配線パターンを順次積層するのであるが、絶縁膜
の形成法として近年ではフォトビアホール・プロセスが
よく用いられている。このプロセスは、ベースとなる基
板上に典型的には感光性エポキシ樹脂からなる絶縁膜を
フィルム接着、スクリーン印刷、カーテンコート等の方
法で形成し、ビアホール形成部を露光し、この露光部を
現像で除去することによりビアホールを開口する。図示
される例では、１層目絶縁膜２５および２層目絶縁膜２
７がフォトビアホール・プロセスで形成される。絶縁膜
にビアホールを形成した後には、たとえば無電解めっき
法によりＣｕ膜を被着させ、このＣｕ膜をパターニング
することで配線パターンを形成する。
ガラスエポキシ／Ｃｕ積層板の上に複数層の絶縁膜と複
数層の配線パターンを順次積層するのであるが、絶縁膜
の形成法として近年ではフォトビアホール・プロセスが
よく用いられている。このプロセスは、ベースとなる基
板上に典型的には感光性エポキシ樹脂からなる絶縁膜を
フィルム接着、スクリーン印刷、カーテンコート等の方
法で形成し、ビアホール形成部を露光し、この露光部を
現像で除去することによりビアホールを開口する。図示
される例では、１層目絶縁膜２５および２層目絶縁膜２
７がフォトビアホール・プロセスで形成される。絶縁膜
にビアホールを形成した後には、たとえば無電解めっき
法によりＣｕ膜を被着させ、このＣｕ膜をパターニング
することで配線パターンを形成する。
【０００８】
【発明が解決しようとする課題】上述のようなフォトビ
アホール・プロセスを用いて作製された実装基板は、結
局その体積の大部分が有機材料で構成されることにな
る。一方、この有機系の実装基板上に実装される半導体
チップの多くは、シリコン系の材料からなる。ここで、
シリコンの熱膨張係数は３ｐｐｍ程度である。これに対
し、一般に実装基板を構成する有機材料の熱膨張係数は
１０〜１５ｐｐｍと大きい。両者の熱膨張係数にこのよ
うに大きな不整合が生じていると、使用環境に大きな温
度変化が生ずるたびに両者の接合部において引張り応力
や圧縮応力が働く。この結果、この接合部に疲労が蓄積
され、図１４に示されるように、パッド２８ｆとハンダ
ボール３１の界面に剥がれ３２が発生することがある。
この応力は、チップもしくはパッケージの中央から周辺
部に向かうほど大きくなる。特に矩形の半導体チップ３
０では、対角線上の四隅に最も応力が集中し、剥がれ３
２の発生頻度が著しく高くなる。
アホール・プロセスを用いて作製された実装基板は、結
局その体積の大部分が有機材料で構成されることにな
る。一方、この有機系の実装基板上に実装される半導体
チップの多くは、シリコン系の材料からなる。ここで、
シリコンの熱膨張係数は３ｐｐｍ程度である。これに対
し、一般に実装基板を構成する有機材料の熱膨張係数は
１０〜１５ｐｐｍと大きい。両者の熱膨張係数にこのよ
うに大きな不整合が生じていると、使用環境に大きな温
度変化が生ずるたびに両者の接合部において引張り応力
や圧縮応力が働く。この結果、この接合部に疲労が蓄積
され、図１４に示されるように、パッド２８ｆとハンダ
ボール３１の界面に剥がれ３２が発生することがある。
この応力は、チップもしくはパッケージの中央から周辺
部に向かうほど大きくなる。特に矩形の半導体チップ３
０では、対角線上の四隅に最も応力が集中し、剥がれ３
２の発生頻度が著しく高くなる。
【０００９】一方、近年の半導体チップ３０、特にＣＳ
Ｐの中には、チップ本体の電極配列をハンダボール配列
に変換するための中継基板を持つものが多い。この中継
基板は通常、ガラス繊維強化エポキシ樹脂やポリイミド
樹脂を用いて作製されるので、かかる半導体チップ３０
に関してはある程度の応力緩和が期待できる。しかし、
実用上十分な信頼性を維持し得るレベルで接がれ３２を
防止するには至っていない。実装基板としてシリコン基
板を用いることができれば、シリコン系の半導体チップ
との間の接合信頼性には何ら問題が生じないことにな
る。しかし、シリコン基板は有機基板に比べて高価であ
ること、機械的に脆いために別にパッケージが必要とな
ること、多層配線基板の作製プロセスが複雑化すること
等の問題があり、一般ユーザ向けの民生機器へは適用し
にくいのが実情である。
Ｐの中には、チップ本体の電極配列をハンダボール配列
に変換するための中継基板を持つものが多い。この中継
基板は通常、ガラス繊維強化エポキシ樹脂やポリイミド
樹脂を用いて作製されるので、かかる半導体チップ３０
に関してはある程度の応力緩和が期待できる。しかし、
実用上十分な信頼性を維持し得るレベルで接がれ３２を
防止するには至っていない。実装基板としてシリコン基
板を用いることができれば、シリコン系の半導体チップ
との間の接合信頼性には何ら問題が生じないことにな
る。しかし、シリコン基板は有機基板に比べて高価であ
ること、機械的に脆いために別にパッケージが必要とな
ること、多層配線基板の作製プロセスが複雑化すること
等の問題があり、一般ユーザ向けの民生機器へは適用し
にくいのが実情である。
【００１０】そこで本発明は、安価でかつその上に実装
される半導体チップとの間の熱膨張係数の差が大きい場
合にも、優れた接合信頼性を達成することが可能な実装
基板、およびその簡便な製造方法を提供することを目的
とする。
される半導体チップとの間の熱膨張係数の差が大きい場
合にも、優れた接合信頼性を達成することが可能な実装
基板、およびその簡便な製造方法を提供することを目的
とする。
【００１１】
【課題を解決するための手段】本発明者らは、上述の目
的を達成するために鋭意検討を行った結果、少なくとも
応力の集中が特に大きいパッドに凹部を設ければ、実装
時にハンダボールのような球状接続端子がこの凹部に深
く入り込んで投錨（アンカー）効果を発揮し、接合強度
を高めることを見出し、本発明を提案するに至った。す
なわち本発明の実装基板は、矩形の半導体チップの一主
面上における球状接続端子の配列パターンに対応して複
数のパッドが配列された半導体チップ実装領域の中で、
少なくともその周辺部に配されるパッドの中央部を凹形
状とすることにより、上述の問題を解決するものであ
る。
的を達成するために鋭意検討を行った結果、少なくとも
応力の集中が特に大きいパッドに凹部を設ければ、実装
時にハンダボールのような球状接続端子がこの凹部に深
く入り込んで投錨（アンカー）効果を発揮し、接合強度
を高めることを見出し、本発明を提案するに至った。す
なわち本発明の実装基板は、矩形の半導体チップの一主
面上における球状接続端子の配列パターンに対応して複
数のパッドが配列された半導体チップ実装領域の中で、
少なくともその周辺部に配されるパッドの中央部を凹形
状とすることにより、上述の問題を解決するものであ
る。
【００１２】この凹形状は、典型的には上記パッドの直
下の絶縁膜に設けられた開口の断面プロファイルを反映
させたものとするのが好適である。特に、多層配線基板
のようにパッドの下層側にも内部配線パターンが１層あ
るいはそれ以上存在する場合には、この内部配線パター
ンをさらに下層側の配線パターンに接続するためのビア
ホールの直上に上記開口の少なくとも一部を配してもよ
い。このようにすることで、パッドと下層配線パターン
のプラグとが電気的に接続されることはもちろん、垂直
方向に積み重ねられて機械的にも一体化された構造とな
り、より高い投錨効果を発揮することが可能となるから
である。
下の絶縁膜に設けられた開口の断面プロファイルを反映
させたものとするのが好適である。特に、多層配線基板
のようにパッドの下層側にも内部配線パターンが１層あ
るいはそれ以上存在する場合には、この内部配線パター
ンをさらに下層側の配線パターンに接続するためのビア
ホールの直上に上記開口の少なくとも一部を配してもよ
い。このようにすることで、パッドと下層配線パターン
のプラグとが電気的に接続されることはもちろん、垂直
方向に積み重ねられて機械的にも一体化された構造とな
り、より高い投錨効果を発揮することが可能となるから
である。
【００１３】このような実装基板を製造するに際して
は、当然ながら中央部に凹部を有するパッドの形成がポ
イントとなる。最も簡便には、絶縁膜に開口を形成し、
次にこの絶縁膜を被覆する導体膜を該開口の断面プロフ
ァイルを反映させるごとく成膜し、最後に開口を含む領
域を残すごとくこの導体膜をパターニングしてパッドを
形成する。この手順は、一般的な多層配線基板の製造プ
ロセスと共通であり、従来のビアホールの形成パターン
に、凹部形成用の開口のパターンを追加するだけでよ
い。
は、当然ながら中央部に凹部を有するパッドの形成がポ
イントとなる。最も簡便には、絶縁膜に開口を形成し、
次にこの絶縁膜を被覆する導体膜を該開口の断面プロフ
ァイルを反映させるごとく成膜し、最後に開口を含む領
域を残すごとくこの導体膜をパターニングしてパッドを
形成する。この手順は、一般的な多層配線基板の製造プ
ロセスと共通であり、従来のビアホールの形成パターン
に、凹部形成用の開口のパターンを追加するだけでよ
い。
【００１４】
【発明の実施の形態】本発明において、矩形の半導体チ
ップとして主に想定されるものは、ベアチップやＣＳＰ
であり、これらの一主面上に配列される球状接続端子と
は、典型的にはハンダや金属球からなるボール（バン
プ）である。これらのボールは、バリヤメタル上でハン
ダ膜のリフロー・アニールを行うことにより自己整合的
に収縮させる方法、ワイヤ・ボンダを用いてバリヤメタ
ル上にひとつずつ形成する方法、あるいは別のボール配
列基板から転写する方法のいずれにより配列されたもの
であってもよい。ボール配列のレイアウトや配列数は様
々であるが、大別すれば半導体チップの一主面の全体に
わたってボールが配列されるフルマトリクス型ＢＧＡ
と、周辺部にのみボールが配列される周辺マトリクス型
ＢＧＡとなる。これに対応して、実装基板上にも矩形の
半導体チップ実装領域が設定され、その中に同様のレイ
アウトにしたがってパッドが配列されることになる。
ップとして主に想定されるものは、ベアチップやＣＳＰ
であり、これらの一主面上に配列される球状接続端子と
は、典型的にはハンダや金属球からなるボール（バン
プ）である。これらのボールは、バリヤメタル上でハン
ダ膜のリフロー・アニールを行うことにより自己整合的
に収縮させる方法、ワイヤ・ボンダを用いてバリヤメタ
ル上にひとつずつ形成する方法、あるいは別のボール配
列基板から転写する方法のいずれにより配列されたもの
であってもよい。ボール配列のレイアウトや配列数は様
々であるが、大別すれば半導体チップの一主面の全体に
わたってボールが配列されるフルマトリクス型ＢＧＡ
と、周辺部にのみボールが配列される周辺マトリクス型
ＢＧＡとなる。これに対応して、実装基板上にも矩形の
半導体チップ実装領域が設定され、その中に同様のレイ
アウトにしたがってパッドが配列されることになる。
【００１５】図１ないし図４は、実装基板上におけるフ
ルマトリクス対応のパッドのレイアウト、図５および図
６は周辺マトリクス対応のパッドのレイアウトをそれぞ
れ示す模式図である。これらの図において、方形の半導
体チップ実装領域Ｍの内部には、中央部が凹形状とされ
たパッド（以下、アンカーパッドと称する。）ＡＰと、
通常の平坦パッドＦＰとが配置されている。図１および
図５は、アンカーパッドを四隅に配したレイアウトであ
る。これは、隣接するアンカーパッド間の距離が最大と
なるレイアウトであり、通常はこの４点における投錨効
果で十分な剥がれ防止策となる。
ルマトリクス対応のパッドのレイアウト、図５および図
６は周辺マトリクス対応のパッドのレイアウトをそれぞ
れ示す模式図である。これらの図において、方形の半導
体チップ実装領域Ｍの内部には、中央部が凹形状とされ
たパッド（以下、アンカーパッドと称する。）ＡＰと、
通常の平坦パッドＦＰとが配置されている。図１および
図５は、アンカーパッドを四隅に配したレイアウトであ
る。これは、隣接するアンカーパッド間の距離が最大と
なるレイアウトであり、通常はこの４点における投錨効
果で十分な剥がれ防止策となる。
【００１６】しかし、内部配線パターンのレイアウト等
の事情により四隅にアンカーパッドＡＰを配することが
難しい場合には、アンカーパッドＡＰの位置を四隅から
若干ずらしてもよい。この時のずれの量とずれの方向
は、各アンカーパッドＡＰ間の距離がなるべく大きく保
たれるように選択することが効果的である。たとえば図
２に示される例では、各アンカーパッドＡＰは四隅から
それぞれ方形の各辺に沿って時計回り方向に１個隣りに
移動した位置を占めている。
の事情により四隅にアンカーパッドＡＰを配することが
難しい場合には、アンカーパッドＡＰの位置を四隅から
若干ずらしてもよい。この時のずれの量とずれの方向
は、各アンカーパッドＡＰ間の距離がなるべく大きく保
たれるように選択することが効果的である。たとえば図
２に示される例では、各アンカーパッドＡＰは四隅から
それぞれ方形の各辺に沿って時計回り方向に１個隣りに
移動した位置を占めている。
【００１７】さらに、フルマトリクス対応のレイアウト
に限り、図３に示されるように、四隅あるいはその近傍
の４点に加え、半導体チップ実装領域Ｍの中央部にアン
カーパッドＡＰを配することも効果的である。これによ
り、中央部におけるチップの浮き上がりを防止すること
ができる。なお、図３では７行７列のフルマトリクスを
例示しているために、中央のアンカーパッドは半導体チ
ップ実装領域Ｍのちょうど真中に位置しているが、行数
と列数の少なくとも一方が偶数であって半導体チップ実
装領域Ｍの真中に該当する位置にパッドが存在しない場
合には、その最も近傍のパッドをアンカーパッドＡＰと
すればよい。
に限り、図３に示されるように、四隅あるいはその近傍
の４点に加え、半導体チップ実装領域Ｍの中央部にアン
カーパッドＡＰを配することも効果的である。これによ
り、中央部におけるチップの浮き上がりを防止すること
ができる。なお、図３では７行７列のフルマトリクスを
例示しているために、中央のアンカーパッドは半導体チ
ップ実装領域Ｍのちょうど真中に位置しているが、行数
と列数の少なくとも一方が偶数であって半導体チップ実
装領域Ｍの真中に該当する位置にパッドが存在しない場
合には、その最も近傍のパッドをアンカーパッドＡＰと
すればよい。
【００１８】さらにあるいは、図４および図６に示され
るように、最も外周側に等間隔にアンカーパッドＡＰを
配するようなレイアウトも効果的である。なお、図１な
いし図６に示したレイアウトはほんの一例であって、マ
トリクスの行数や列数、アンカーパッドＡＰの配置や
数、および半導体実装領域の形状はこれらに何ら限定さ
れるものではない。もちろん、アンカーパッドＡＰの数
が多いほど投錨効果による接合強度の向上は期待できる
が、すべてのパッドをアンカーパッドにすることは、内
部配線パターンのレイアウトを考慮すると現実的ではな
い。実用上は、半導体チップの寸法やボール数を考慮し
て、必要最小限のアンカーパッドＡＰを形成するにとど
めた方がよい。
るように、最も外周側に等間隔にアンカーパッドＡＰを
配するようなレイアウトも効果的である。なお、図１な
いし図６に示したレイアウトはほんの一例であって、マ
トリクスの行数や列数、アンカーパッドＡＰの配置や
数、および半導体実装領域の形状はこれらに何ら限定さ
れるものではない。もちろん、アンカーパッドＡＰの数
が多いほど投錨効果による接合強度の向上は期待できる
が、すべてのパッドをアンカーパッドにすることは、内
部配線パターンのレイアウトを考慮すると現実的ではな
い。実用上は、半導体チップの寸法やボール数を考慮し
て、必要最小限のアンカーパッドＡＰを形成するにとど
めた方がよい。
【００１９】本発明において、アンカーパッドＡＰの凹
形状は、その直下の絶縁膜に設けられた開口の断面プロ
ファイルを反映させたものである。つまり、開口が導電
膜で平坦化されない程度に埋め込まれた場合のカバレー
ジ形状である。この開口が、内部配線パターンのビアホ
ールの直上、つまり垂直方向に一直線に並ぶ位置に形成
された場合には、アンカーパッドＡＰとビアホールのプ
ラグ部とが一体化された構造となり、より強力な投錨効
果を期待することができる。垂直方向に並ぶビアホール
は、２個以上であってもよく、ベースとなる基板の表面
に達するまで連続的に並んでいれば、その投錨効果は極
めて強力となる。
形状は、その直下の絶縁膜に設けられた開口の断面プロ
ファイルを反映させたものである。つまり、開口が導電
膜で平坦化されない程度に埋め込まれた場合のカバレー
ジ形状である。この開口が、内部配線パターンのビアホ
ールの直上、つまり垂直方向に一直線に並ぶ位置に形成
された場合には、アンカーパッドＡＰとビアホールのプ
ラグ部とが一体化された構造となり、より強力な投錨効
果を期待することができる。垂直方向に並ぶビアホール
は、２個以上であってもよく、ベースとなる基板の表面
に達するまで連続的に並んでいれば、その投錨効果は極
めて強力となる。
【００２０】本発明においてアンカーパッドＡＰを形成
する場合、絶縁膜に開口を設けることが必要となるが、
これは半導体チップ実装領域の外部に形成される一般の
ビアホールの形成と共通のプロセスで形成することがで
きる。特に絶縁膜やビアホールや上記開口の形成にフォ
トビアホール・プロセスを適用した場合には、露光マス
クのパターンを変更するだけで済むため、極めて簡便で
ある。なお、アンカーパッドＡＰ形成用の開口は、下層
側の配線パターン、すなわち、ベースとなる基板上の配
線パターンや絶縁膜に埋め込まれた内部配線パターンを
表出させるものであっても、させないものであってもよ
い。前者の場合には、アンカーパッドＡＰが下層配線パ
ターンに対するビアホールも兼ねることになり、後者の
場合にはアンカーパッドから延びる配線パターンが他所
において下層配線パターンに対するビアホールを持つこ
とになる。
する場合、絶縁膜に開口を設けることが必要となるが、
これは半導体チップ実装領域の外部に形成される一般の
ビアホールの形成と共通のプロセスで形成することがで
きる。特に絶縁膜やビアホールや上記開口の形成にフォ
トビアホール・プロセスを適用した場合には、露光マス
クのパターンを変更するだけで済むため、極めて簡便で
ある。なお、アンカーパッドＡＰ形成用の開口は、下層
側の配線パターン、すなわち、ベースとなる基板上の配
線パターンや絶縁膜に埋め込まれた内部配線パターンを
表出させるものであっても、させないものであってもよ
い。前者の場合には、アンカーパッドＡＰが下層配線パ
ターンに対するビアホールも兼ねることになり、後者の
場合にはアンカーパッドから延びる配線パターンが他所
において下層配線パターンに対するビアホールを持つこ
とになる。
【００２１】
【実施例】以下、本発明の具体的な実施例について説明
する。まず、本発明の実装基板の一部を図７を参照しな
がら説明する。図７は、実装基板１００の中から方形の
半導体チップ実装領域のみを抽出したものである。５行
５列にフルマトリクス配列されたパッド中、四隅の４個
が中央部に凹部９を有するアンカーパッド８ａ、残り２
１個が平坦パッド８ｆである。一例しとて、これらのパ
ッド８ａ，８ｆの配列ピッチは０．５ｍｍ、１辺の長さ
は０．３ｍｍ、厚さは０．０１５ｍｍとし、また凹部９
の１辺の長さは０．１５ｍｍ、深さは０．０５ｍｍｍと
した。上記配列は当然、この上に実装される半導体チッ
プ１０のハンダボール１１の配列にならったものであ
る。
する。まず、本発明の実装基板の一部を図７を参照しな
がら説明する。図７は、実装基板１００の中から方形の
半導体チップ実装領域のみを抽出したものである。５行
５列にフルマトリクス配列されたパッド中、四隅の４個
が中央部に凹部９を有するアンカーパッド８ａ、残り２
１個が平坦パッド８ｆである。一例しとて、これらのパ
ッド８ａ，８ｆの配列ピッチは０．５ｍｍ、１辺の長さ
は０．３ｍｍ、厚さは０．０１５ｍｍとし、また凹部９
の１辺の長さは０．１５ｍｍ、深さは０．０５ｍｍｍと
した。上記配列は当然、この上に実装される半導体チッ
プ１０のハンダボール１１の配列にならったものであ
る。
【００２２】上記実装基板１００は、１層目配線パター
ン３ｐが形成された絶縁基板１上に１層目絶縁膜５と２
層目絶縁膜７とが積層され、これら絶縁膜５，７の内部
に２層目配線パターン６ｐが内部配線パターンとして埋
め込まれた多層配線基板である。２層目配線パターン６
ｐは、ビアホール５ｖ2 を介して１層目配線パターン３
ｐに接続されている。また、図中で最も手前に描かれる
アンカーパッド８ａは、アンカー用開口７ａ2 を通じて
２層目配線パターン６ｐに接続されているが、このアン
カー用開口７ａ2 はビアホール５ｖ2 の真上に位置して
おり、投錨効果の強化を図っている。
ン３ｐが形成された絶縁基板１上に１層目絶縁膜５と２
層目絶縁膜７とが積層され、これら絶縁膜５，７の内部
に２層目配線パターン６ｐが内部配線パターンとして埋
め込まれた多層配線基板である。２層目配線パターン６
ｐは、ビアホール５ｖ2 を介して１層目配線パターン３
ｐに接続されている。また、図中で最も手前に描かれる
アンカーパッド８ａは、アンカー用開口７ａ2 を通じて
２層目配線パターン６ｐに接続されているが、このアン
カー用開口７ａ2 はビアホール５ｖ2 の真上に位置して
おり、投錨効果の強化を図っている。
【００２３】このような実装基板１００上に半導体チッ
プ１０を実装すると、ハンダボール１１のうち四隅にあ
るものは実装時に熱変形を起こして凹部９に入り込み、
投錨効果を発揮する。したがって、上記実装基板１００
が有機材料を主体とし、上記半導体チップ１０がシリコ
ン系材料からなる場合であっても、半導体チップ１０は
この実装基板１００上に優れた接合信頼性をもって実装
され、従来のような応力に起因するパッドとハンダボー
ルとの界面の剥がれは極めて生じにくくなる。
プ１０を実装すると、ハンダボール１１のうち四隅にあ
るものは実装時に熱変形を起こして凹部９に入り込み、
投錨効果を発揮する。したがって、上記実装基板１００
が有機材料を主体とし、上記半導体チップ１０がシリコ
ン系材料からなる場合であっても、半導体チップ１０は
この実装基板１００上に優れた接合信頼性をもって実装
され、従来のような応力に起因するパッドとハンダボー
ルとの界面の剥がれは極めて生じにくくなる。
【００２４】次に、図７に示される実装基板をフォトビ
アホール・プロセスで製造する方法について、図８ない
し図１３を参照しながら説明する。これらの図面は、図
７に示した半導体チップ実装領域に加えてその周辺領域
も示すものであり、符号は図７と共通である。図８は、
フォトビアホール・プロセス開始前の実装基板１００を
示しており、典型的にはガラス繊維強化エポキシ樹脂よ
りなる絶縁基板１の両面に、たとえば厚さ１８μｍのＣ
ｕ箔３を接着したガラスエポキシ／Ｃｕ積層板である。
絶縁基板１には表裏のＣｕ箔３を電気的に接続するため
のめっきスルーホール２が設けられている。
アホール・プロセスで製造する方法について、図８ない
し図１３を参照しながら説明する。これらの図面は、図
７に示した半導体チップ実装領域に加えてその周辺領域
も示すものであり、符号は図７と共通である。図８は、
フォトビアホール・プロセス開始前の実装基板１００を
示しており、典型的にはガラス繊維強化エポキシ樹脂よ
りなる絶縁基板１の両面に、たとえば厚さ１８μｍのＣ
ｕ箔３を接着したガラスエポキシ／Ｃｕ積層板である。
絶縁基板１には表裏のＣｕ箔３を電気的に接続するため
のめっきスルーホール２が設けられている。
【００２５】次に、図９に示されるように、めっきスル
ーホール２を絶縁樹脂層４で埋め込んだ後、Ｃｕ箔３の
上にアクリル酸エステル系樹脂からなる図示されないレ
ジスト・パターンをフォトリソグラフィにより形成し
た。このレジスト・パターンをマスクとし、塩化第二鉄
水溶液を用いてＣｕ箔３のウェット・エッチングを行う
ことにより、１層目配線パターン３ｐを形成した。
ーホール２を絶縁樹脂層４で埋め込んだ後、Ｃｕ箔３の
上にアクリル酸エステル系樹脂からなる図示されないレ
ジスト・パターンをフォトリソグラフィにより形成し
た。このレジスト・パターンをマスクとし、塩化第二鉄
水溶液を用いてＣｕ箔３のウェット・エッチングを行う
ことにより、１層目配線パターン３ｐを形成した。
【００２６】上記レジスト・パターンを剥離した後、上
記実装基板１００の一主面に感光性エポキシ樹脂を塗布
し、塗膜を乾燥させて図１０に示されるような１層目絶
縁膜５を形成した。さらに、この１層目絶縁膜５に対
し、常法にしたがって選択露光と現像を行い、１層目配
線パターン３ｐに臨むビアホール５ｖ1 ，５ｖ2 を形成
した。ここで、ビアホール５ｖ2 は半導体チップ実装領
域に存在する。次に、過マンガン酸カリウム水溶液を用
いたデスミア処理を行って上記１層目絶縁膜５の表面を
粗面化させた。これは、次工程で被着されるＣｕめっき
膜の密着性を高めるためである。さらに、上記１層目絶
縁膜５の全面にたとえば湿式めっき法によりＣｕ膜を形
成し、このＣｕ膜をアクリル酸エステル系樹脂からなる
図示されないレジスト・パターンを介してエッチングす
ることにより、２層目配線パターン６ｐを形成した。
記実装基板１００の一主面に感光性エポキシ樹脂を塗布
し、塗膜を乾燥させて図１０に示されるような１層目絶
縁膜５を形成した。さらに、この１層目絶縁膜５に対
し、常法にしたがって選択露光と現像を行い、１層目配
線パターン３ｐに臨むビアホール５ｖ1 ，５ｖ2 を形成
した。ここで、ビアホール５ｖ2 は半導体チップ実装領
域に存在する。次に、過マンガン酸カリウム水溶液を用
いたデスミア処理を行って上記１層目絶縁膜５の表面を
粗面化させた。これは、次工程で被着されるＣｕめっき
膜の密着性を高めるためである。さらに、上記１層目絶
縁膜５の全面にたとえば湿式めっき法によりＣｕ膜を形
成し、このＣｕ膜をアクリル酸エステル系樹脂からなる
図示されないレジスト・パターンを介してエッチングす
ることにより、２層目配線パターン６ｐを形成した。
【００２７】次に、再び同じ主面に感光性エポキシ樹脂
を塗布し、塗膜を乾燥させて図１１に示されるような２
層目絶縁膜７を形成した。さらに、この２層目絶縁膜７
に対し、常法にしたがって選択露光と現像を行い、ビア
ホール７ｖ、およびアンカー用開口７ａ1 ，７ａ2 を同
時に形成した。ここで、上記ビアホール７ｖは半導体チ
ップ実装領域外において２層目配線パターン６ｐに臨ん
で形成される、従来どおりのビアホールである。一方、
半導体チップ実装領域内に形成されるアンカー用開口７
ａ1 ，７ａ2 は本発明において新たに形成されるもので
ある。ただしこの形成には、従来プロセスに対して何ら
余分の工程を要することはない。ここで、アンカー用開
口７ａ1 は、底面に下層側の配線パターンを表出させる
ことがなく、純粋にアンカーパッドの中央部に凹形状を
発生させるだけの目的で形成されるものである。これに
対し、アンカー用開口７ａ2 は２層目配線パターン６ｐ
を表出させており、この内部配線パターンに対するビア
ホールの役割も兼ねる。しかも、アンカー用開口７ａ2
の開口位置はビアホール５ｖ2 の直上とされている。
を塗布し、塗膜を乾燥させて図１１に示されるような２
層目絶縁膜７を形成した。さらに、この２層目絶縁膜７
に対し、常法にしたがって選択露光と現像を行い、ビア
ホール７ｖ、およびアンカー用開口７ａ1 ，７ａ2 を同
時に形成した。ここで、上記ビアホール７ｖは半導体チ
ップ実装領域外において２層目配線パターン６ｐに臨ん
で形成される、従来どおりのビアホールである。一方、
半導体チップ実装領域内に形成されるアンカー用開口７
ａ1 ，７ａ2 は本発明において新たに形成されるもので
ある。ただしこの形成には、従来プロセスに対して何ら
余分の工程を要することはない。ここで、アンカー用開
口７ａ1 は、底面に下層側の配線パターンを表出させる
ことがなく、純粋にアンカーパッドの中央部に凹形状を
発生させるだけの目的で形成されるものである。これに
対し、アンカー用開口７ａ2 は２層目配線パターン６ｐ
を表出させており、この内部配線パターンに対するビア
ホールの役割も兼ねる。しかも、アンカー用開口７ａ2
の開口位置はビアホール５ｖ2 の直上とされている。
【００２８】次に、先と同様のデスミア処理を行って上
記２層目絶縁膜７の表面を粗面化させた。この後、２層
目絶縁膜７の全面にＣｕめっきを施し、得られたＣｕ膜
をパターニングして図１２に示されるような３層目配線
パターン８ｐ、アンカーパッド８ａおよび平坦パッド８
ｆを同時に形成した。ここで、上記３層目配線パターン
８ｐは半導体チップ実装領域外において２層目配線パタ
ーン６ｐと電気的に接続される、従来どおりの配線パタ
ーンである。また、半導体チップ実装領域内に形成され
る平坦パッド８ｆも、従来どおりのパッドである。本発
明の特色をなすものは、アンカーパッド８ａである。ア
ンカーパッド８ａは、アンカー用開口７ａを被覆するＣ
ｕ膜のカバレージに起因して中央部に凹部９を自己整合
的に発生させたものである。このアンカーパッド８ａ
は、前掲の図７にも示したように、半導体チップ実装領
域の四隅に配されている。かかる実装基板１００の上に
半導体チップ１０を実装する場合には、これらのパッド
８ａ，８ｆと半導体チップ１０の一主面に配列されたハ
ンダボール１１とを位置合わせする。
記２層目絶縁膜７の表面を粗面化させた。この後、２層
目絶縁膜７の全面にＣｕめっきを施し、得られたＣｕ膜
をパターニングして図１２に示されるような３層目配線
パターン８ｐ、アンカーパッド８ａおよび平坦パッド８
ｆを同時に形成した。ここで、上記３層目配線パターン
８ｐは半導体チップ実装領域外において２層目配線パタ
ーン６ｐと電気的に接続される、従来どおりの配線パタ
ーンである。また、半導体チップ実装領域内に形成され
る平坦パッド８ｆも、従来どおりのパッドである。本発
明の特色をなすものは、アンカーパッド８ａである。ア
ンカーパッド８ａは、アンカー用開口７ａを被覆するＣ
ｕ膜のカバレージに起因して中央部に凹部９を自己整合
的に発生させたものである。このアンカーパッド８ａ
は、前掲の図７にも示したように、半導体チップ実装領
域の四隅に配されている。かかる実装基板１００の上に
半導体チップ１０を実装する場合には、これらのパッド
８ａ，８ｆと半導体チップ１０の一主面に配列されたハ
ンダボール１１とを位置合わせする。
【００２９】図１３には、実装基板１００上で半導体チ
ップ１０を上述のように位置合わせした後、ハンダボー
ル１１とパッド８ａ，８ｆとを加熱溶着して実装を終了
した状態を示している。四隅のハンダボール１１は、ア
ンカーパッド８ａの凹部９に深く入り込んで投錨効果を
発揮する。特に、図中向かって右側のアンカーパッド８
ａは、その下層側のビアホール５ｖ2 を埋め込む２層目
配線パターン６ｐのプラグ部とも一体化され、ちょうど
金属からなる楔が実装基板の奥深くまで打ち込まれたよ
うな形となっている。したがって、高い機械的強度が付
与された状態となっている。このように半導体チップ１
０が実装された実装基板１００に対し、裏面よりキー押
しを想定して圧力２ｋｇの負荷を２５回与え、高さ１．
５ｍからの落下衝撃試験を１０回行い、さらに高温加熱
サイクル劣化試験を行ったところ、接着不良の発生率は
０％であった。ちなみに、アンカーパッドを設けずに同
様の実装を行った実装基板では、これらの試験を経た場
合の接着不良の発生率は３％であった。
ップ１０を上述のように位置合わせした後、ハンダボー
ル１１とパッド８ａ，８ｆとを加熱溶着して実装を終了
した状態を示している。四隅のハンダボール１１は、ア
ンカーパッド８ａの凹部９に深く入り込んで投錨効果を
発揮する。特に、図中向かって右側のアンカーパッド８
ａは、その下層側のビアホール５ｖ2 を埋め込む２層目
配線パターン６ｐのプラグ部とも一体化され、ちょうど
金属からなる楔が実装基板の奥深くまで打ち込まれたよ
うな形となっている。したがって、高い機械的強度が付
与された状態となっている。このように半導体チップ１
０が実装された実装基板１００に対し、裏面よりキー押
しを想定して圧力２ｋｇの負荷を２５回与え、高さ１．
５ｍからの落下衝撃試験を１０回行い、さらに高温加熱
サイクル劣化試験を行ったところ、接着不良の発生率は
０％であった。ちなみに、アンカーパッドを設けずに同
様の実装を行った実装基板では、これらの試験を経た場
合の接着不良の発生率は３％であった。
【００３０】以上、本発明の具体的な実施例について説
明したが、本発明はこれらの実施例に何ら限定されるも
のではない。たとえば、先の実施例では絶縁膜をいずれ
も感光性エポキシ樹脂を用いて形成し、ビアホールやア
ンカー用開口をフォトリソグラフィと現像の各工程を経
て形成したが、感光性を持たない絶縁膜を形成してレー
ザアブレーション、プラズマエッチング、サンドブラス
ト等の方法で形成してもよい。配線パターンの構成材料
としてはＣｕを使用したが、これはガラスエポキシ基板
との熱膨張係数のマッチングを考慮して最適の材料を選
択した結果であり、基板や絶縁膜の構成材料が変われば
Ｃｕに限られるものではない。また、上記の実施例では
下層側の配線のビアホールと垂直方向に一体化されるア
ンカーパッドは全体の中の一部であったが、すべてのア
ンカーパッドが上述のように一体化されていても構わな
い。さらに、パッドの寸法、形状、ピッチ等も、上述の
例に限られず、いずれも実装すべき半導体チップに合わ
せて適宜選択すべきものである。
明したが、本発明はこれらの実施例に何ら限定されるも
のではない。たとえば、先の実施例では絶縁膜をいずれ
も感光性エポキシ樹脂を用いて形成し、ビアホールやア
ンカー用開口をフォトリソグラフィと現像の各工程を経
て形成したが、感光性を持たない絶縁膜を形成してレー
ザアブレーション、プラズマエッチング、サンドブラス
ト等の方法で形成してもよい。配線パターンの構成材料
としてはＣｕを使用したが、これはガラスエポキシ基板
との熱膨張係数のマッチングを考慮して最適の材料を選
択した結果であり、基板や絶縁膜の構成材料が変われば
Ｃｕに限られるものではない。また、上記の実施例では
下層側の配線のビアホールと垂直方向に一体化されるア
ンカーパッドは全体の中の一部であったが、すべてのア
ンカーパッドが上述のように一体化されていても構わな
い。さらに、パッドの寸法、形状、ピッチ等も、上述の
例に限られず、いずれも実装すべき半導体チップに合わ
せて適宜選択すべきものである。
【００３１】
【発明の効果】以上の説明からも明らかなように、本発
明の実装基板は、半導体チップ実装後に応力が最も集中
しやすい領域においてパッドの中央部が凹形状とされて
いるので、半導体チップの球状接続端子が加熱溶着時に
この凹部に深く入り込んで投錨効果を発揮する。したが
って、半導体チップ周辺部における接着強度が向上し、
組立て製品の不良率が著しく低減される。上記の凹形状
を有するパッドは、少なくとも半導体チップ実装領域の
四隅もしくはその近傍に配されれば、球状接続端子によ
る優れた投錨効果を保証する。また、半導体チップ実装
領域の四辺に配したり、中央部にも配したり、あるいは
多層配線基板を用いる場合に内部配線のビアホールと垂
直方向に積み重ねられる位置に配することにより上記投
錨効果を一層高めることができる。
明の実装基板は、半導体チップ実装後に応力が最も集中
しやすい領域においてパッドの中央部が凹形状とされて
いるので、半導体チップの球状接続端子が加熱溶着時に
この凹部に深く入り込んで投錨効果を発揮する。したが
って、半導体チップ周辺部における接着強度が向上し、
組立て製品の不良率が著しく低減される。上記の凹形状
を有するパッドは、少なくとも半導体チップ実装領域の
四隅もしくはその近傍に配されれば、球状接続端子によ
る優れた投錨効果を保証する。また、半導体チップ実装
領域の四辺に配したり、中央部にも配したり、あるいは
多層配線基板を用いる場合に内部配線のビアホールと垂
直方向に積み重ねられる位置に配することにより上記投
錨効果を一層高めることができる。
【００３２】上記の凹形状を、前記パッドの直下の絶縁
膜に設けられた開口の断面プロファイルを反映させて発
生させる場合には、従来の製造工程に何ら余分の工程を
追加することなく本発明の実装基板を製造することがで
きる。つまり、上記の凹部を発生させるための開口を設
けたり、しかもこの開口の少なくとも一部を内部配線の
ビアホールと重なる位置に設けることは、従来の加工パ
ターンの変更で対処可能である。特にフォトビアホール
・プロセスを適用する場合には、露光マスクのパターン
を変更するだけでよいので、製造コストやスループット
に何らデメリットを生ずることなく、高い信頼性を持つ
実装基板を容易に製造することができる。このように本
発明は、実装基板側の構造上の工夫を通じて、ＢＧＡの
ように多数の端子がファインピッチで配列された高集積
化半導体チップの実装信頼性を高めるものであり、産業
上の価値は極めて高い。
膜に設けられた開口の断面プロファイルを反映させて発
生させる場合には、従来の製造工程に何ら余分の工程を
追加することなく本発明の実装基板を製造することがで
きる。つまり、上記の凹部を発生させるための開口を設
けたり、しかもこの開口の少なくとも一部を内部配線の
ビアホールと重なる位置に設けることは、従来の加工パ
ターンの変更で対処可能である。特にフォトビアホール
・プロセスを適用する場合には、露光マスクのパターン
を変更するだけでよいので、製造コストやスループット
に何らデメリットを生ずることなく、高い信頼性を持つ
実装基板を容易に製造することができる。このように本
発明は、実装基板側の構造上の工夫を通じて、ＢＧＡの
ように多数の端子がファインピッチで配列された高集積
化半導体チップの実装信頼性を高めるものであり、産業
上の価値は極めて高い。
【図１】本発明の実装基板上において、半導体チップ実
装領域の四隅にアンカーパッドを配したフルマトリクス
対応のレイアウトを示す模式図である。
装領域の四隅にアンカーパッドを配したフルマトリクス
対応のレイアウトを示す模式図である。
【図２】本発明の実装基板上において、半導体チップ実
装領域の四隅の近傍にアンカーパッドを配したフルマト
リクス対応のレイアウトを示す模式図である。
装領域の四隅の近傍にアンカーパッドを配したフルマト
リクス対応のレイアウトを示す模式図である。
【図３】本発明の実装基板上において、半導体チップ実
装領域の四隅と中央にアンカーパッドを配したフルマト
リクス対応のレイアウトを示す模式図である。
装領域の四隅と中央にアンカーパッドを配したフルマト
リクス対応のレイアウトを示す模式図である。
【図４】本発明の実装基板上において、半導体チップ実
装領域の外周にアンカーパッドを配したフルマトリクス
対応のレイアウトを示す模式図である。
装領域の外周にアンカーパッドを配したフルマトリクス
対応のレイアウトを示す模式図である。
【図５】本発明の実装基板上において、半導体チップ実
装領域の四隅にアンカーパッドを配した周辺マトリクス
対応のレイアウトを示す模式図である。
装領域の四隅にアンカーパッドを配した周辺マトリクス
対応のレイアウトを示す模式図である。
【図６】本発明の実装基板上において、半導体チップ実
装領域の外周にアンカーパッドを配した周辺マトリクス
対応のレイアウトを示す模式図である。
装領域の外周にアンカーパッドを配した周辺マトリクス
対応のレイアウトを示す模式図である。
【図７】本発明の実装基板の一部を半導体チップと共に
示す概略斜視図である。
示す概略斜視図である。
【図８】本発明の実装基板の製造プロセスにおいて、フ
ォトビアホール・プロセス開始前の実装基板を示す模式
的断面図である。
ォトビアホール・プロセス開始前の実装基板を示す模式
的断面図である。
【図９】図８のＣｕ箔をパターニングして１層目配線パ
ターンを形成した状態を示す模式的断面図である。
ターンを形成した状態を示す模式的断面図である。
【図１０】図９の実装基板上で１層目絶縁膜の成膜、該
１層目絶縁膜のパターニングおよび２層目配線パターン
の形成を行った状態を示す模式的断面図である。
１層目絶縁膜のパターニングおよび２層目配線パターン
の形成を行った状態を示す模式的断面図である。
【図１１】図１０の実装基板上で２層目絶縁膜の成膜、
および該２層目絶縁膜のパターニングによるビアホール
とアンカー用開口の形成を行った状態を示す模式的断面
図である。
および該２層目絶縁膜のパターニングによるビアホール
とアンカー用開口の形成を行った状態を示す模式的断面
図である。
【図１２】図１１の実装基板上で３層目配線パターンと
平坦パッドとアンカーパッドとを同時に形成した状態を
示す模式的断面図である。
平坦パッドとアンカーパッドとを同時に形成した状態を
示す模式的断面図である。
【図１３】図１２の実装基板上に半導体チップを実装し
た状態を示す模式的断面図である。
た状態を示す模式的断面図である。
【図１４】従来の実装基板上において、応力により半導
体チップの周辺部のハンダボールが剥がれた状態を示す
模式的断面図である。
体チップの周辺部のハンダボールが剥がれた状態を示す
模式的断面図である。
５…１層目絶縁膜 ５ｖ2 …ビアホール ６ｐ…２層目
配線パターン ７…２層目絶縁膜 ７ｖ…ビアホール
７ａ1 ，７ａ2 …アンカー用開口 ８ｐ…３層目配線
パターン ８ａ…アンカーパッド ８ｆ…平坦パッド
９…凹部 １０…半導体チップ １１…ハンダボール
１００…実装基板 ＡＰ…アンカーパッドＦＰ…平坦パ
ッド Ｍ…半導体チップ実装領域
配線パターン ７…２層目絶縁膜 ７ｖ…ビアホール
７ａ1 ，７ａ2 …アンカー用開口 ８ｐ…３層目配線
パターン ８ａ…アンカーパッド ８ｆ…平坦パッド
９…凹部 １０…半導体チップ １１…ハンダボール
１００…実装基板 ＡＰ…アンカーパッドＦＰ…平坦パ
ッド Ｍ…半導体チップ実装領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬川 将広 岩手県東磐井郡千厩町千厩字下駒場254番 地 ソニー千厩株式会社内 (72)発明者 西本 和人 愛知県額田郡幸田町大字坂崎字雀ヶ入１番 地 ソニー幸田株式会社内 (72)発明者 林田 真人 岐阜県美濃加茂市本郷町９丁目15番22号 ソニー美濃加茂株式会社内
Claims (10)
- 【請求項１】 矩形の半導体チップの一主面上における
球状接続端子の配列パターンに対応して複数のパッドが
配列された半導体チップ実装領域を有する実装基板であ
って、 前記パッドのうち、前記半導体チップ実装領域の少なく
とも周辺部に配されるパッドの中央部が凹形状となされ
ていることを特徴とする実装基板。 - 【請求項２】 中央部が凹形状となされた前記パッド
が、前記半導体チップ実装領域の四隅もしくはその近傍
に配されていることを特徴とする請求項１記載の実装基
板。 - 【請求項３】 中央部が凹形状となされた前記パッド
が、前記半導体チップ実装領域の四辺に沿って配されて
いることを特徴とする請求項１記載の実装基板。 - 【請求項４】 前記中央部が凹形状となされた前記パッ
ドが、前記半導体チップ実装領域の中央部にも配されて
いることを特徴とする請求項１記載の実装基板。 - 【請求項５】 前記凹形状は、前記パッドの直下の絶縁
膜に設けられた開口の断面プロファイルを反映させたも
のであることを特徴とする請求項１記載の実装基板。 - 【請求項６】 前記絶縁膜の内部には少なくとも１層の
内部配線パターンが埋め込まれており、前記開口の少な
くとも一部はこの内部配線パターンをさらに下層側の配
線パターンに接続するためのビアホールの直上に配され
ていることを特徴とする請求項５記載の実装基板。 - 【請求項７】 矩形の半導体チップの一主面上における
球状接続端子の配列パターンに対応して半導体チップ実
装領域内に複数のパッドを形成する実装基板の製造方法
であって、 前記パッドのうち、前記半導体チップ実装領域の少なく
とも周辺部に配されるパッドの中央部に凹部を形成する
ことを特徴とする実装基板の製造方法。 - 【請求項８】 中央部に凹部を有する前記パッドは、 絶縁膜に開口を形成する第１工程と、 前記絶縁膜を被覆する導体膜を、前記開口の断面プロフ
ァイルを反映するごとく成膜する第２工程と、 前記開口を含む領域を残すごとく前記導体膜をパターニ
ングする第３工程とを経て形成することを特徴とする請
求項７記載の実装基板の製造方法。 - 【請求項９】 前記絶縁膜の内部に少なくとも１層の内
部配線パターンが埋め込まれているとき、この内部配線
パターンをさらに下層側の配線パターンに接続するため
のビアホールの直上に前記開口の少なくとも一部を形成
することを特徴とする請求項８記載の実装基板の製造方
法。 - 【請求項１０】 前記第１工程では、前記絶縁膜を感光
性樹脂材料を用いて形成し、前記開口を選択露光と現像
処理により形成することを特徴とする請求項８記載の実
装基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9274460A JPH11111886A (ja) | 1997-10-07 | 1997-10-07 | 実装基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9274460A JPH11111886A (ja) | 1997-10-07 | 1997-10-07 | 実装基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111886A true JPH11111886A (ja) | 1999-04-23 |
Family
ID=17542000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9274460A Pending JPH11111886A (ja) | 1997-10-07 | 1997-10-07 | 実装基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111886A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311828B1 (ko) * | 1999-12-21 | 2001-10-17 | 이형도 | 기판 패드의 코팅장치 |
| EP1473977A3 (en) * | 2003-04-28 | 2007-12-19 | Endicott Interconnect Technologies, Inc. | Electronic package with strengthened conductive pad |
| JP2008166823A (ja) * | 2007-01-02 | 2008-07-17 | Samsung Electronics Co Ltd | 半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板 |
| US7501584B2 (en) | 2002-06-25 | 2009-03-10 | Nec Corporation | Circuit board device and method for board-to-board connection |
| JP4812130B2 (ja) * | 2004-09-30 | 2011-11-09 | キョウセラ ワイヤレス コープ． | 印刷配線板アセンブリおよびパッケージを印刷配線板に組み立てるための方法 |
| JP2014045027A (ja) * | 2012-08-24 | 2014-03-13 | Nec Corp | 半導体装置及び回路基板 |
| US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| CN111508905A (zh) * | 2019-01-31 | 2020-08-07 | 爱思开海力士有限公司 | 包括锚固结构的半导体封装 |
| US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
-
1997
- 1997-10-07 JP JP9274460A patent/JPH11111886A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311828B1 (ko) * | 1999-12-21 | 2001-10-17 | 이형도 | 기판 패드의 코팅장치 |
| US7501584B2 (en) | 2002-06-25 | 2009-03-10 | Nec Corporation | Circuit board device and method for board-to-board connection |
| EP1473977A3 (en) * | 2003-04-28 | 2007-12-19 | Endicott Interconnect Technologies, Inc. | Electronic package with strengthened conductive pad |
| JP4812130B2 (ja) * | 2004-09-30 | 2011-11-09 | キョウセラ ワイヤレス コープ． | 印刷配線板アセンブリおよびパッケージを印刷配線板に組み立てるための方法 |
| JP2008166823A (ja) * | 2007-01-02 | 2008-07-17 | Samsung Electronics Co Ltd | 半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板 |
| US9397063B2 (en) | 2010-07-27 | 2016-07-19 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
| JP2014045027A (ja) * | 2012-08-24 | 2014-03-13 | Nec Corp | 半導体装置及び回路基板 |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9818713B2 (en) | 2015-07-10 | 2017-11-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10892246B2 (en) | 2015-07-10 | 2021-01-12 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
| US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
| CN111508905A (zh) * | 2019-01-31 | 2020-08-07 | 爱思开海力士有限公司 | 包括锚固结构的半导体封装 |
| CN111508905B (zh) * | 2019-01-31 | 2023-09-19 | 爱思开海力士有限公司 | 包括锚固结构的半导体封装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6594891B1 (en) | Process for forming multi-layer electronic structures | |
| US6600221B2 (en) | Semiconductor device with stacked semiconductor chips | |
| KR101542478B1 (ko) | 도전성 포스트를 갖는 상호접속 소자의 제조 방법 | |
| US7719104B2 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| KR100664500B1 (ko) | 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법 | |
| CN1302455A (zh) | 层叠的集成电路封装 | |
| JP2001217337A (ja) | 半導体装置及びその製造方法 | |
| JP2003101243A (ja) | 多層配線基板および半導体装置 | |
| WO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
| US6667235B2 (en) | Semiconductor device and manufacturing method therefor | |
| JPH11111886A (ja) | 実装基板およびその製造方法 | |
| JP5221887B2 (ja) | 配線基盤の製造方法 | |
| JP5106197B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007524254A (ja) | 埋め込まれた信号線を電気デバイスに接続するための相互接続構造体および方法 | |
| TWI417993B (zh) | 具凹穴結構的封裝基板、半導體封裝體及其製作方法 | |
| US6432748B1 (en) | Substrate structure for semiconductor package and manufacturing method thereof | |
| US6657295B2 (en) | Multilayer interconnect board and multilayer semiconductor device | |
| KR100693168B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR100783102B1 (ko) | 솔더 기둥을 이용한 반도체 패키지의 기판 접합 구조 및방법 | |
| JPH1197575A (ja) | 電子部品の実装構造 | |
| JP2006135154A (ja) | プリント配線版 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP2003163240A (ja) | 半導体装置およびその製造方法 | |
| JP5455116B2 (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070724 |