JPH0710030B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPH0710030B2
JPH0710030B2 JP2127051A JP12705190A JPH0710030B2 JP H0710030 B2 JPH0710030 B2 JP H0710030B2 JP 2127051 A JP2127051 A JP 2127051A JP 12705190 A JP12705190 A JP 12705190A JP H0710030 B2 JPH0710030 B2 JP H0710030B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
etching
multilayer wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2127051A
Other languages
English (en)
Other versions
JPH0423390A (ja
Inventor
修一 岡部
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority to JP2127051A priority Critical patent/JPH0710030B2/ja
Priority to EP91304187A priority patent/EP0457501B1/en
Priority to DE69111890T priority patent/DE69111890T2/de
Priority to US07/700,287 priority patent/US5200026A/en
Publication of JPH0423390A publication Critical patent/JPH0423390A/ja
Publication of JPH0710030B2 publication Critical patent/JPH0710030B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、多層配線板における層間接続形成方法に関
し、特に高密度実装が要求されるコンピューター等のプ
リント基板等に使用される多層配線板の製造方法に関す
る。
B.従来の技術 従来、セラミック等から成る有機基板上へ薄膜多層配線
を行うときの層間接続形成技術として、絶縁層エッチン
グ法とめっき柱法が知られている。絶縁層エッチング法
については、第４図にその工程を示している。当該方法
は、絶縁層を有する基板10上の導体11を形成する。そし
て、この導体11上にフォトレジスト12をブランケット塗
布し、これを選択的に露光し、当該レジストを現像し、
上記導体11を選択的にエッチングし、所望の部分に下層
配線13を形成する。そして残留フォトレジストを除去す
る。形成された上記下層配線13上に感光性樹脂から成る
絶縁層14を付着させ、ドライエッチング法若しくはウェ
ットエッチング法によってバイア15を形成し下層配線13
を露出させる。次に、無電解めっき、蒸着、スパッタリ
ング等の成膜技術を用いて上記バイア15及び下層配線13
上に上層配線16を付着させる。この絶縁層形成と配線層
形成を繰り返し行うことにより有機基板上に多層配線を
形成している。
特開昭51−118390号公報には、Al配線導体が形成されて
いる配線基板表面にポリイミド樹脂膜を形成した後、該
ポリイミド樹脂膜の表面に有機Al化合物層を形成し、そ
して該ポリイミド樹脂膜の表面に有機Al化合物層の一部
を除去し、貫通孔を形成した後、Alの第二導体層を貫通
孔内に形成して所定の多層配線構造体を形成する旨記載
されている。
特開昭58−93298号公報には、基板上に配線導体層を形
成した後、その上にレジスト層を形成し、下層配線パタ
ーンを形成する。そして上記レジスト層の除去及びスル
ーホールの形成を行ない、多層配線を構成する層間絶縁
膜をポリイミド系樹脂を用いて形成し、次に当該絶縁層
上にレジスト膜を形成し、接続スルーホールを形成し、
レジスト膜を除去した後、ベーク処理された上記絶縁層
上に上層配線を形成する旨記載されている。
特開昭60−180197号公報には、絶縁基板上に第１層目の
を形成し、該配線パターン上にフォトポリマーの膜を形
成した後、該フォトポリマーの膜を、露光して光硬化さ
せ、現像し所定位置にバイアホールの形成された光硬化
膜を形成し、次いで、上記フォトポリマーの光硬化膜を
層間絶縁膜として使用して該層間絶縁膜上及び上記バイ
ヤホール部に第２層目の配線パターンを形成し、さらに
上記フォトポリマー膜の形成工程以降の工程を順次繰り
返して多層配線パターンを形成する旨記載されている。
特開昭61−121393号公報及び特開昭61−127196号公報に
は、上記絶縁層エッチング法を用いて、めっき法、スパ
ッタリング法、蒸着法等により絶縁層表面に銅、クロム
等の配線パターンを形成し、同時にバイヤホール部を導
体化し、下層の導体パターンと電気的に接続する工程が
記載されている。
めっき柱法については、第５図にその工程を示してい
る。当該方法は、ポリイミド樹脂をブランケット被覆し
た基板101上に下層配線103をスパッタリング等の成膜法
を用いて付着させる。下層配線103と基板101との間に
は、例えば、クロム等の接着層を介在させている。さら
に、下層配線103の上には感光性レジスト104をブランケ
ット被覆し、感光性レジスト104をパターン露光、現
像、レジスト除去によってレジストホール105を形成す
る。このレジストホール105内に、例えば、電気めっき
によりめっき柱106を当該ホール105内に形成し、上記レ
ジスト104を、例えば、溶剤によって除去する。次にポ
リイミド107を塗布し、当該ポリイミド表面を研磨して
平坦化し、めっき柱106の頭頂部を露出させ、さらにそ
の上に上層配線108をスパッタリング等の成膜技術によ
り形成する。以上の工程を繰り返すことによって多層配
線を形成する。
特開昭61−90496号公報は、絶縁基板上に導体回路用の
金属箔が形成され、ホトレジスト塗布、パターン露光、
現像、めっき、レジスト除去エッチングして下層配線を
形成する。次いでポリイミド膜を形成し、導通を形成し
たい部分に機械的ドリル又はレーザによりスルーホール
を形成し、次に、局所的にめっき液及びレーザ光を供給
することにより、スルーホール内にめっき柱を形成する
工程が記載されている。
特開昭63−43396号公報は、多層配線アルミナ基板の全
面に下層配線を形成し、ポジ型ドライフィルムを圧着し
た後、露光、現像によってレジストパターンを得、形成
されたバイアホール内に電気めっきによりめっき柱を形
成し、めっきレジストパターンを溶剤によって除去した
後、絶縁層を塗布し、その絶縁層の表面を研磨し、めっ
き柱の頭頂部を露出させ、その上に絶縁層を塗布し、そ
の絶縁層に所望の径のバイアホールを形成し、バイアホ
ールの内部及び上記絶縁層の表面上に銅をスパッタリン
グし、さらにエッチングによって必要な回路パターンを
形成する多層配線の形成工程が記載されている。
特開昭63−244797号公報は、下層配線パターンを形成し
たアルミナ基板上に、ポジ型ドライフィルムを積層して
レジストパターンとし、露光現像により、めっき柱用の
レジストホールを形成する。次に、上記レジストホール
に硫酸銅めっきを行ってめっき柱を形成した後、上記レ
ジストをアセトンによって除去し、ポリイミド絶縁層を
塗布する。そして、当該絶縁層の表面を研磨して上記め
っき柱の頭部を露出させる。次いで、スパッタリング装
置を用いて銅層を絶縁層の表面及びめっき柱の頭部に設
け必要な配線を形成する工程が記載されている。
特開昭61−179598号公報は、セラミック基板上に下層配
線としての銅の配線パターンが形成され、そしてこれら
の表面上に通常のホトリソ技術を用いてホトレジストパ
ターンを形成する。次に、ホトレジストホールを介して
露出した下層配線層の露出表面上に電解めっきを行って
めっき柱を被着する。上記めっき柱表面及び基板の露出
面の全面にポリイミド樹脂を塗布し、絶縁層の表面から
基板方向に所定の圧力で押圧して、絶縁層の表面を平坦
化する。次に、この絶縁層の表面上の所定の個所に上層
配線層を蒸着して配線を形成する工程が記載されてい
る。
特開昭62−263645号公報は、基板上に順次ブランケット
被覆したクロム及び銅層をエッチングして所定のパター
ンに形成し、銅層の上にポジティブフォトレジストをブ
ランケット塗布し、このレジストを露光、現像して開口
部（バイアホール）を形成する。次にポジテイブフォト
レジストをシリル化する。シリル化したレジストははん
だバリアとしてそのまま残り、溶融したはんだ浴に浸漬
するなどの方法により上記開口部内にはんだ柱を形成
し、その上に上層配線を接続する工程が記載されてい
る。
特公昭50−2059号公報は、セラミック等の絶縁性基板上
に下層配線としての銅層が被覆され、その上にフォトレ
ジスト被膜が付着され、このレジストが露光、現像され
るとレジストホールが形成され、このホール内に電気め
っきにより銅のような導電材（めっき柱）が付着され
る。電気めっき終了後、残留フォトレジストが除去さ
れ、その後にエポキシ樹脂のような絶縁材が付着され、
上記導電材及び上記絶縁材上に銅層が無電気めっきさ
れ、層間接続が行なわれる旨記載されている。
C.発明が解決しようとする課題 しかしながら、上記絶縁層エッチング法によると、エッ
チングにより形成されたバイアは、めっきによる導通を
とる必要があるため、めっき可能な最小サイズにバイア
の径が制限される。さらに下層配線と上層配線とを電気
的に接続させるためには、バイアの底部の電気回路にラ
ンドを設けておく必要があり、このランドとバイアとを
正確に位置合わせしようとすると、バイアの径を大きく
せざるを得ず（例えば、約0.1mm）、電気回路の形成密
度を上げることができない。
また、ウェットエッチングにより絶縁層にバイアを形成
する場合、エッチング液が新液と入れ替わりながら絶縁
層がエッチングされるため、穴壁のテーパ角が大きくな
り微細化が困難となる。さらに、下層配線上のレジスト
を完全に除去することができないと上層配線との間で断
線する危険性がある等、必ずしもエッチングの完全性を
期しがたく、また、バイア内を被覆する場合、側壁と底
部にそれぞれ均一な厚さのめっき層を形成しなければデ
バイスの信頼性が落ちてしまう。
一方、ドライエッチングによって絶縁層にバイアを形成
する場合、有機基板だとガスが発生するため不都合であ
り、セラミック、シリコン、ガラス等の基板だと金属層
の厚みを薄くしないとエッチング時間が長くなり実用的
でない。
上記めっき柱法によると、いずれもバイアバンプ（めっ
き柱）を形成するためだけに感光性レジスト（絶縁層）
の塗布及び剥離を行なわなければならず、そのぶん余分
な工程を経なければならないという欠点がある。
本発明の目的は、バイア径を非常に小さくすることによ
って電気回路の形成密度を上げながら、多層基板の層間
接続を行えるようにすることにある。
さらに本発明の別の目的は、下層電気回路形成時に使用
したポジテイブフォトレジストをバイアバンプ形成時に
おいても使用し得るようにして、バイアバンプの形成の
ためだけに行う余分な感光性レジスト塗布工程を省略
し、製造過程におけるプロセス数を低減させることにあ
る。
さらに本発明の別の目的は、バイア底の電気回路にラン
ドを設けることを不要とすることにある。
D.課題を解決するための手段 本発明は、基板上に、少なくとも異なる２種類以上の金
属層を積層又はめっきにより形成し、その上にポジレジ
ストを塗布し、最初に下層電気回路を形成するために上
記ポジレジストを露光、現像、剥離しパターンを形成す
る。そして、そのパターンにそって金属層数の回数だけ
エッチングすることによって、基板上に下層電気回路を
形成する。次に、バイアバンプとして残しておきたい金
属層上のポジレジスト以外の残留ポジレジストを露光、
現像、剥離した後、バイアバンプとなる金属層が残るよ
うに形成したレジストパターンにそって、電気回路とし
て残したい金属層上の金属層をエッチングする。その結
果、バイアバンプとなる金属層部分がエッチングされな
いで残り、バンプが電気回路上に形成される。
本発明は上記のような構成によりバイアバンプを容易に
形成できるようにしたものであり、従来の絶縁層エッチ
ング法、めっき柱法と異なり、バンプとなる金属を食刻
していくサブトラクテイブ法による形成方法であるた
め、バイア径は、バンプとなる金属が食刻されて消滅す
る寸前迄小さくすることができる。また、電気回路とな
る金属層上にバイアバンプとなる金属層を積層する構成
としているため、上記絶縁層エッチング法のようにバイ
ア底の電気回路にランドを設ける必要がない。さらに、
本発明において、下層電気回路形成において残留したポ
ジレジストをバイアバンプ形成時に用いることができ
る。
E.実施例 以下、本発明の実施例を、第１図（ａ）乃至（ｊ）を用
いて説明する。なお、第２図（ａ）乃至（ｊ）は、上記
第１図（ａ）乃至（ｊ）にそれぞれ対応した平面図を示
している。
第１図（ａ）に示すように、有機基板１の上に10μｍの
クロムのブランケット金属層２及び30μｍの銅のブラン
ケット金属層３を、従来から一般に知られている蒸着
法、スパッタリング法、無電解めっき法等の成膜技術に
より被覆させる。次いで、上記クロム層２及び上記銅層
３の上にポジテイブレジスト４を塗布する。フォトレジ
ストは、例えば、AZ1350J（シプレー社）、TNS（IBM
社）、PMER−Ｐ（東京応化）等、一般に入手可能ないず
れの材料を用いてもよい。その塗布は、通常、ブラシ、
スピンコーテイング法又は浸漬により行なわれる。
次に、ポジテイブフォトレジスト４は、図示していない
マスク（配線パターン部分は不透明で、配線パターン部
分以外は透明）を介して露光、現像され、第１図（ｂ）
及び第２図（ｂ）に示すように、下層配線部が形成され
る領域に対応するレジスト領域以外の領域が除去され、
銅層３が部分的に露出する。
次に、第１図（ｃ）及び第２図（ｃ）に示すように、銅
層３を適当なエッチング液を用いてエッチングする。こ
のエッチングは、例えば、50℃の塩化第二銅のエッチン
グ液に約２分30秒浸漬して行うウェットエッチングであ
る。続いて、上記銅層３のエッチングによって露出した
クロム層２を適当なクロムのエッチング剤を用いてエッ
チングする。このエッチングは、例えば、20℃で濃塩酸
３溶液と水７溶液の混合液に、５分間浸漬して行うウェ
ットエッチングである。これによって第１図（ｄ）及び
第２図（ｄ）に示すように、基板１の表面が部分的に露
出される。なお、基板がセラミック、シリコン、ガラス
から成る場合、上記ウェットエッチングに代えてAr、CF
4ガス等、エッチングされるべき材料に適切な従来から
知られたガスを用いてドライエッチングを行ってもよ
い。
上記の工程において残されたポジテイブフォトレジスト
４は、図示していないマスク（バイアバンプ部分は不透
明であり、バイアバンプ部分以外は透明）を介して露光
され、アルカリ性溶液や硝酸、硫酸、過酸化水素水等の
ような酸化剤を含む溶液により現像され、第１図（ｅ）
及び第２図（ｅ）に示すように、バイアバンプ部が形成
される領域に対応するレジスト領域以外の領域が除去さ
れ、銅層３の表面が部分的に露出する。次に、第１図
（ｆ）及び第２図（ｆ）に示すように、銅層３を適当な
エッチング剤を用いてエッチングする。このエッチング
は、例えば塩化第二銅のエッチング液に浸漬して行うウ
ェットエッチングである。この様に銅層３がエッチング
されると、クロム層２の表面が部分的に露出し、同時に
上記残されたレジストの下にビアバンプ５が形成され
る。
次に、上記残されたレジストを除去すると、第１（ｇ）
及び第２図（ｇ）に示すように、バイアバンプ５及び下
層電気回路６の形成が完了する。これによって、従来の
バイアの径については、上記のように約0.1mmまでが限
界であったのに対して、本発明によれば、バンプの径
（バイアの径）を約0.015mmまで小さく形成することが
できた。第１図（ｈ）及び第２図（ｈ）は、例えば、エ
ポキシ樹脂、ポリイミド樹脂、アクリル樹脂等の有機絶
縁樹脂７を、有機基板１、バイアバンプ５、下層電気回
路６のそれぞれの表面が隠れるように、ブランケット塗
布、乾燥、硬化した状態を示したものである。次に、こ
の有機絶縁樹脂７の表面をベルトサンダー（紙やすりを
ベルト状にした回転研磨機）やブラシ研磨機（ブラシに
研磨粒子が付いた研磨機）等によって研磨し、バイアバ
ンプ５の頭頂部を第１（ｉ）及び第２図（ｉ）に示すよ
うに露出させた。そして、有機絶縁樹脂７及びバイアバ
ンプ５の表面上に、例えば電気めっき等の成膜法によっ
て銅等から成る上層電気回路金属層８を形成した。なお
セラミック、シリコン、ガラス基板で薄い金属層であれ
ば、スパッタリング、蒸着等による成膜が可能である。
これにより、下層電気回路６と上層電気回路８とは、バ
イアバンプ５を介して電気的に接続されることになる。
したがって、多層配線を形成するには以上のような工程
を繰り返せばよい。
また、第３図は、バイアバンプを形成した状態を示した
他の好ましい実施例である。形成されたバイアバンプ５
上に上層電気回路金属層８（図示していない）を付着さ
せることによって、下層電気回路金属層６とがバイアバ
ンプを介して接続する。
当該実施例においては、上記有機基板１上に下層電気回
路６となる銅から成る金属層と、この金属層上に錫層９
をそれぞれブランケット被覆して二層構造とし、さらに
その上にバイアバンプ５となる銅層をブランケット被覆
している。上記錫層９は、バイアバンプ５を形成する
際、下部電気回路金属層６がエッチングされないように
マスクの割合を果している。当該実施例と上記実施例と
は、基板上に形成する金属層の種類と数が相違している
が、バイアバンプ５を形成するまでの一連の工程は同じ
である。なお、銅層である金属層６とバイアバンプとな
る金属層５のエッチングに用いたエッチング液は、塩化
第二銅である。さらに、上記錫層９に用いたエッチング
液はふっ化アンモニウムと過酸化水素水の混合液であ
る。
F.発明の効果 本発明によると、多層基板の層間接続において、バイア
径を非常に小さくすることによって電気回路の形成密度
を上げることができる。また、下層電気回路形成時に使
用したポジテイブフォトレジストをバイアバンプ形成時
においても使用し得るようにして、バイアバンプの形成
のためだけに行う余分なレジスト塗布工程を省略するこ
とができ、製造過程におけるプロセス数の低減を図り得
る。
【図面の簡単な説明】
第１図（ａ）乃至（ｊ）は、本発明の実施例を示す工程
図、第２図（ａ）乃至（ｊ）は、第１図（ａ）乃至
（ｊ）に対応した平面図、第３図は、バイアバンプを形
成した状態を示した他の好ましい実施例である。第４図
は、従来の絶縁層エッチング法の工程図、第５図は、従
来のめっき柱法の工程図である。 １……有機基板、２、３……金属層、４……ポジテイブ
フォトレジスト、５……バイアバンプ、６……下層電気
回路、７……有機絶縁樹脂、８……上層電気回路。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】基板上に形成した下層電気回路と上層電気
    回路との層間接続を行う多層配線基板の製造方法におい
    て、 （ａ）上記基板上に、少なくとも上部金属層と下部金属
    層の２つの金属層を順次ブランケット被覆し、 （ｂ）上記上部金属上にボジティブフォトレジストをブ
    ランケット被覆し、 （ｃ）所定の電気回路パターンを形成すべき領域に、上
    記フォトレジストを残すように上記フォトレジストを露
    光、現像し、 （ｄ）上記露光現像の結果残されたフォトレジストをマ
    スクとして上記上部金属層をエッチングし、 （ｅ）更に、（ｄ）のエッチングで露出した上記下部金
    属層をエッチングし、 （ｆ）上記電気回路パターンに対して、上記露光現像の
    結果残されたフォトレジストのうち、層間接続に用いる
    バイアバンプを形成すべき領域以外のフォトレジストを
    除去するように、上記露光、現像されて残ったフォトレ
    ジストを露光、現像し、 （ｇ）残されたフォトレジストで覆われていない上記上
    部金属層の部分をエッチングして上記バイアバンプを形
    成し、 （ｈ）残された上記上部金属層上の上記フォトレジスト
    を除去し、 （ｉ）上記エッチングされた上記複数の金属層上に有機
    絶縁層をブランケット被覆し、 （ｊ）上記有機絶縁層の表面を平坦化して上記バイアバ
    ンプの表面を露出させ、 （ｋ）上記金属絶縁層及び上記バイアバンプの露光面上
    に、上記電気回路となる別の金属層を付着させて成る、 多層配線基板の製造方法。
  2. 【請求項２】上記上部金属層が銅層である請求項（１）
    記載の多層配線基板の製造方法。
  3. 【請求項３】上記上部金属層のエッチングが塩化第二銅
    を用いたウェットエッチングである請求項（２）記載の
    多層配線基板の製造方法。
  4. 【請求項４】上記下部金属層がクロム層である請求項
    （１）記載の多層配線基板の製造方法。
  5. 【請求項５】上記下部金属層のエッチングが濃塩酸と水
    の混合液を用いたウェットエッチングである請求項
    （４）記載の多層配線基板の製造方法。
  6. 【請求項６】上記下部金属層が二層構造である請求項
    （１）記載の多層配線基板の製造方法。
  7. 【請求項７】上記二層構造の下部金属層のうちの上方の
    金属層が、錫層である請求項（６）記載の多層配線基板
    の製造方法。
  8. 【請求項８】上記上部の金属層のエッチングが、ふっ化
    アンモニウムと過酸化水素水の混合液を用いたウェット
    エッチングである請求項（７）記載の多層配線基板の製
    造方法。
  9. 【請求項９】上記二層構造の下部金属層うちの下方の金
    属層が、銅層である請求項（６）記載の多層配線基板の
    製造方法。
  10. 【請求項１０】上記下部金属層のエッチングが、塩化第
    二銅を用いたウェットエッチングである請求項（９）記
    載の多層配線基板の製造方法。
JP2127051A 1990-05-18 1990-05-18 多層配線基板の製造方法 Expired - Lifetime JPH0710030B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2127051A JPH0710030B2 (ja) 1990-05-18 1990-05-18 多層配線基板の製造方法
EP91304187A EP0457501B1 (en) 1990-05-18 1991-05-09 Method of manufacturing a multilayer wiring board
DE69111890T DE69111890T2 (de) 1990-05-18 1991-05-09 Verfahren zur Herstellung einer Mehrschichtleiterplatte.
US07/700,287 US5200026A (en) 1990-05-18 1991-05-15 Manufacturing method for multi-layer circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2127051A JPH0710030B2 (ja) 1990-05-18 1990-05-18 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0423390A JPH0423390A (ja) 1992-01-27
JPH0710030B2 true JPH0710030B2 (ja) 1995-02-01

Family

ID=14950388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2127051A Expired - Lifetime JPH0710030B2 (ja) 1990-05-18 1990-05-18 多層配線基板の製造方法

Country Status (4)

Country Link
US (1) US5200026A (ja)
EP (1) EP0457501B1 (ja)
JP (1) JPH0710030B2 (ja)
DE (1) DE69111890T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052977A1 (fr) * 1999-03-03 2000-09-08 Daiwa Co., Ltd. Procede de fabrication d'un panneau de cablage multicouche

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69218344T2 (de) * 1991-11-29 1997-10-23 Hitachi Chemical Co Ltd Herstellungsverfahren für eine gedruckte Schaltung
US5504992A (en) * 1991-11-29 1996-04-09 Hitachi Chemical Company, Ltd. Fabrication process of wiring board
US6568073B1 (en) 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
US6133534A (en) * 1991-11-29 2000-10-17 Hitachi Chemical Company, Ltd. Wiring board for electrical tests with bumps having polymeric coating
JPH06169145A (ja) * 1992-11-27 1994-06-14 Cmk Corp プリント配線板の製造方法
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
EP0622981B1 (en) * 1993-04-27 1997-07-09 Hitachi Chemical Co., Ltd. Wiring board for electrical tests and method of manufacturing the same
US5670750A (en) * 1995-04-27 1997-09-23 International Business Machines Corporation Electric circuit card having a donut shaped land
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US6268016B1 (en) 1996-06-28 2001-07-31 International Business Machines Corporation Manufacturing computer systems with fine line circuitized substrates
US5998237A (en) * 1996-09-17 1999-12-07 Enthone-Omi, Inc. Method for adding layers to a PWB which yields high levels of copper to dielectric adhesion
JP3398557B2 (ja) * 1997-01-29 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 表層配線プリント基板の製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
KR100335875B1 (ko) * 1998-07-03 2002-05-08 아오야기 모리키 범프 접합용 배선판, 상기 배선판을 이용하여 조립한 반도체 소자 및 범프 접합용 배선판의 제조 방법
JP2000068149A (ja) * 1998-08-25 2000-03-03 Murata Mfg Co Ltd 積層電子部品及びその製造方法
KR100343389B1 (ko) * 1998-11-18 2002-07-15 요시무라 에이지 다층 배선기판의 제조방법
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP2001196381A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US6611053B2 (en) * 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
US6538211B2 (en) * 2000-08-15 2003-03-25 World Properties, Inc. Multi-layer circuits and methods of manufacture thereof
TW496111B (en) 2000-08-24 2002-07-21 Ind Tech Res Inst Method of forming contact hole on multi-level circuit board
US6512183B2 (en) * 2000-10-10 2003-01-28 Matsushita Electric Industrial Co., Ltd. Electronic component mounted member and repair method thereof
US6465084B1 (en) 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP4811756B2 (ja) * 2001-09-28 2011-11-09 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合回路基板の製造方法
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
US8044517B2 (en) * 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
JP2005340372A (ja) * 2004-05-25 2005-12-08 Toyo Ink Mfg Co Ltd 配線回路基板用の積層体ユニットの製造方法
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
JP5455116B2 (ja) * 2009-10-24 2014-03-26 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
US10257930B2 (en) * 2016-06-22 2019-04-09 R&D Circuits, Inc. Trace anywhere interconnect

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3554876A (en) * 1968-01-29 1971-01-12 Hughes Aircraft Co Process for etching and electro plating a printed circuit
CA1022356A (en) * 1973-02-28 1977-12-13 Brian M. Turner Process for the continuous melt thermoforming of polymers
JPS51118390A (en) * 1975-04-11 1976-10-18 Hitachi Ltd Multi layer wiring unig
JPS5893298A (ja) * 1981-11-30 1983-06-02 株式会社日立製作所 多層配線基板
DE3221826A1 (de) * 1982-06-09 1983-12-15 Vladimir Ivanovič Golovin Herstellungsverfahren fuer in mikroelektronischen systemen verwendete leiterplatten
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
US4670091A (en) * 1984-08-23 1987-06-02 Fairchild Semiconductor Corporation Process for forming vias on integrated circuits
US4659587A (en) * 1984-10-11 1987-04-21 Hitachi, Ltd. Electroless plating process and process for producing multilayer wiring board
JPS6190496A (ja) * 1984-10-11 1986-05-08 株式会社日立製作所 多層配線基板の製造法
JPS61121393A (ja) * 1984-11-19 1986-06-09 旭化成株式会社 多層配線板の製造方法
JPS61127196A (ja) * 1984-11-26 1986-06-14 旭化成株式会社 多層配線板の製造法
JPS61179598A (ja) * 1985-02-04 1986-08-12 沖電気工業株式会社 多層配線形成方法
DE3524807A1 (de) * 1985-07-11 1987-01-15 Siemens Ag Herstellung von duennfilmschaltungen
JPS62263645A (ja) * 1986-05-06 1987-11-16 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 電気的接点構造とその形成方法
JPS63244797A (ja) * 1987-03-31 1988-10-12 日立化成工業株式会社 配線板の製造方法
US4970106A (en) * 1989-06-02 1990-11-13 International Business Machines Corporation Thin film multilayer laminate interconnection board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052977A1 (fr) * 1999-03-03 2000-09-08 Daiwa Co., Ltd. Procede de fabrication d'un panneau de cablage multicouche

Also Published As

Publication number Publication date
EP0457501B1 (en) 1995-08-09
US5200026A (en) 1993-04-06
DE69111890D1 (de) 1995-09-14
DE69111890T2 (de) 1996-05-02
JPH0423390A (ja) 1992-01-27
EP0457501A2 (en) 1991-11-21
EP0457501A3 (en) 1993-04-21

Similar Documents

Publication Publication Date Title
JPH0710030B2 (ja) 多層配線基板の製造方法
EP0459665B1 (en) Manufacturing method for a multilayer wiring board
US4897338A (en) Method for the manufacture of multilayer printed circuit boards
US6039889A (en) Process flows for formation of fine structure layer pairs on flexible films
US7802361B2 (en) Method for manufacturing the BGA package board
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
JPH0226392B2 (ja)
US20090065239A1 (en) Printed circuit board and method of manufacturing the same
JPH02260491A (ja) プリント回路板及びその製造方法
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
US5200300A (en) Methods for forming high density multi-chip carriers
US6150074A (en) Method of forming electrically conductive wiring pattern
JPH05259639A (ja) プリント配線板の製造方法
KR100642741B1 (ko) 양면 배선기판의 제조방법
WO1988005252A1 (en) Method for the manufacture of multilayer printed circuit boards
JPH06268355A (ja) プリント配線板およびその製造方法
KR20020026849A (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JP2002290048A (ja) 多層回路基板におけるビア形成方法
JPH08250857A (ja) 多層配線基板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JP3648753B2 (ja) 配線基板の製造方法
JPH06310853A (ja) プリント配線板の製造方法
JP2001148562A (ja) 配線基板の製造方法
JPH06169144A (ja) プリント配線板の製造方法
JPH02144988A (ja) スルーホール付配線板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080201

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 16