JPH02260491A - プリント回路板及びその製造方法 - Google Patents

プリント回路板及びその製造方法

Info

Publication number
JPH02260491A
JPH02260491A JP1324156A JP32415689A JPH02260491A JP H02260491 A JPH02260491 A JP H02260491A JP 1324156 A JP1324156 A JP 1324156A JP 32415689 A JP32415689 A JP 32415689A JP H02260491 A JPH02260491 A JP H02260491A
Authority
JP
Japan
Prior art keywords
plated
circuit board
hole
dielectric material
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1324156A
Other languages
English (en)
Other versions
JPH0524678B2 (ja
Inventor
Alan L Jones
アラン・リトウン・ジヨネス
Keith A Snyder
ケイス・アラン・シンダー
Paul E Winkler
ポール・エドワード・ウインクラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02260491A publication Critical patent/JPH02260491A/ja
Publication of JPH0524678B2 publication Critical patent/JPH0524678B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1394Covering open PTHs, e.g. by dry film resist or by metal disc
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1581Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、一般にはプリント回路板に関するものであり
、さらに詳しくは、スルー・ホールを有し、このめっき
されたスルー・ホールの上に、配線パターンを形成でき
、これによりプリント回路の使用可能なスペースを増大
することができる、改良されたプリント回路板に関する
ものである。
さらに特定の態様では、本発明は、回路板上に1つまた
は複数の絶縁材料層を設けたプリント回路板を提供する
。この回路板は、メツキされたスルー・ホールを有し、
各絶縁材料層は、その上に形成された回路線と、次のメ
タライゼーシβンの下部層に接続するためのバイアを有
する。
B、従来の技術及び発明が解決しようとする課題従来の
プリント回路カード及びプリント回路板では、回路板の
両側及び中間層と、回路板の両側に形成された配線との
連絡のために、穴あけされ、めっきされたスルー・ホー
ルを使用する。めっきされたスルー・ホールは、各形式
の回路構成部品を接続するためのピンを設けることが多
い。めっきされたスルー・ホールは、モジュール用のは
んだ付はソケットとして機能できること、そして、これ
らはかなり大きく、はんだによる接続ができるように、
回路板の表面上のめっきされたスルー・ホールのF!囲
に、はんだ付は可能な金属のリングまたはランドを設け
ることが、通常必要である。
この構造形式では、2点間配線に大きなカード・スペー
ス求たは回路板スペースを使用することができない。何
故ならば、各配線間、及び配線とはんだリングとの間に
余地を残してホールとホールの間のスペースに配線を行
なわなければならないからである。最近は、ピンでなく
、他の形式の接続パッドを有する表面モジュール及び薄
膜チップ配線装置が紹介されている。この形式の構造に
よって、ホールに必要なスペースは幾分減少させること
ができるが、この技術によっても、表面配線に利用でき
ないかなりのスペースが、ホールによって占められる。
回路板上にめっきされたスルー・ホールがある各種形式
相互接続のために、様々な技術が示唆されている。
たとえば、米国特許第3358788号明細書には、様
々な開口すなわちホールを通って延びる導線を設けるこ
とができる方法が示されている。しかしこの方法は、利
用できる構造にも、ホールの利用にも多くの制限がある
。この他に箋配線密度を幾分増大するための技術を示す
特許としては、当社の米国特許第4554405号、米
国特許第4581897号、当社の米国特許第4535
388号、米国特許第4598188号、米国特許第4
179800号がある。これらはいずれも、回路板の表
面全体を使用するには完全に効果的ではない。
C0課題を解決するための手段 本発明によって、改良された回路板またはカード、及び
これらを製造する方法が提供される。この回路板または
カードは、両側に配線され、配線の中間層のある、また
はない絶縁コアと、一方の表面から他方の表面に延びる
めっきされたスルー・ホールを有し、ホールのうちの少
なくとも1つは配線に接続されたプリント回路板または
カードを含む。配線及びめっきされたスルー・ホールを
覆うカードまたは回路板の、少なくとも1つの表面の上
には、永久誘電材料を置く。誘電材料を通してバイアを
形成し、めっきされたスルー・ホール及び、誘電材料の
上に形成された電気回路または線に接続された配線と連
絡する。回路または線の少なくとも一部はめっきされた
スルー・ホールを被覆し、スルー・ホールから絶縁され
る。誘電材料上の電気回路は、誘電材料中に形成された
バイアを介して、下のカードの上の回路に接続される。
必要であれば、誘電材料と電気回路からなる追加層及び
線を、同様に層杖に形成し、同様なバイアを用いて、下
の層に接続することができる。
D、実施例 第1a図ないし第1に図及び第1dd図を参照して、本
発明の1実施例による回路板の形成における様々な段階
を、幾分図式的に説明する。本発明の出発点は、パーソ
ナル化した回路板またはカード10を供給することであ
る。回路板10はコア11を含み、このコア11は、従
来の当技術分野で周知の方法でガラス布に含浸した臭素
化エポキシ樹脂で形成することが好ましい。コア11は
、銅または他の導電性材料でめっきした、一連のスルー
・ホールを有し、コアの片側から他の側への、また必要
に応じて中間層への導電性が得られる。
通常、カードの片側または両側に、めっきされたスルー
・ホール12の周囲に形成した、はんだ付は可能なリン
グまたはランド14を含む電気回路が形成される。多く
の場合、従来の方法で、回路板の片面または両面に銅線
を形成し、めっきされたスルー・ホール12のそれぞれ
の周囲のはんだ付けできるリングまたはランド14と接
続するが、これらは図を明瞭にするために省略する。こ
れらの銅線は、存在する場合には、本明細書に説明する
ように形成しようとする回路からランドへ電気的接続を
行なうために使用される。回路板10の表面は、ベンゾ
トリアゾール噴霧、軽石による摩擦、または蒸気吹付け
により清浄化し、永久フォトレジストを貼ることができ
るように準備をする。
第1b図に示すように、永久フォトレジスト層18を、
その上に貼る。これはシート状で使用する乾式フォトレ
ジストが好ましい。フォトレジストの好ましい形式は、
米国特許出願第082380号明細書に開示されている
。このフォトレジストの特に好ましい実施例は、インタ
レズ社(InterezCompany )から販売さ
れている多官能性エポキシ樹脂であるSUBを約78%
、チバ・ガイギー社(Ciba Gefgy Corp
oration)から販売されている脂環式エポキシ樹
脂であるアラルダイト(Araldite) CY L
 79を約17%、ダウ・ケミカル社(Dow Che
mical Company)から販売されている三官
能性のエポキシ樹脂であるタフティックス(Tacti
x) 742を約5%含んでなる樹脂である。この樹脂
に、ゼネラル・エレクトリック社(General E
lectric Company)から販売されている
フォト・イニシエータであるUVE 1014を約5%
添加する。これは、シートまたは乾燥薄膜型のフォトレ
ジストで、厚さ約0.05mmのシートとして使用する
ことが好ましい。これは、熱間圧延貼合せ等の従来の方
法により、約100ないし約150℃、毎分的80cm
の速度、約2.1kg/am2の空気圧で付着させるこ
とができる。
このフォトレジストは、硬化して、回路板の上に残り、
上に金属の回路を形成することができる硬質で不浸透性
の、比較的不反応性の絶縁材料を生成することが重要で
ある。本明細書では、このような性質を持つレジストを
永久フォトレジストとして特徴づける。他のフォトレジ
ストを使用することもできるが、この特定のフォトレジ
ストは特にこの付着には望ましく、有用である。
この時点で、永久フォトレジスト18を所望のバイアの
パターンに露光し、フォトレジスト層18を通して、下
のランド14または銅線への相互接続を行なう。この露
光は、従来のタマラック(Tamarack ) If
光装置を使用して、約0.7kg/cm2のフォトマス
タ接触圧、750mJ/cm2の圧力で、300ないし
500nmの5kWのアーク・ランプを使用して行なう
。次にレジストを約10分間、約100℃でベーキング
を行なって予備的または部分的に硬化させる。この部分
硬化は、後に続く現像段階で、フォトレジストの露光し
た部分と側光しない部分との、溶解度の差を増大させる
ためであるが、後で行なう最終的な硬化ではない。
次にパターンを、94%の1.1.1−MCFトリクロ
ロメタンと8%のγ−ブチロールアセトン・スプレィの
溶液で、約60秒間、2.1ないし2.8kg/cm2
で現像することが望ましく、次いで、約30ないし45
秒間水洗し、空気で強制乾燥する。これにより、第1c
図に示すように、永久フォトレジスト18を貫通して形
成されたバイア20を有する構造体が得られる。現像の
後、残ったフォトレジスト18をタマラック露光装置で
、約2ジユールで露光して、最終的すなわち永久的な硬
化を行ない、次に約150℃で30分間ベーキングする
。こうして、上に金属の回路を取り付けるのに適した、
硬質で不浸透性の永久絶縁誘電材料が得られる。この回
路は次の方法により付着させる。
フォトレジスト18の表面は、軽石と水の蒸気吹付けで
洗浄することが好ましい。その後、フォトレジスト18
の表面と、バイア20の中にメタライゼーシθン・シー
ド層を付着させる。これは、真空チャンバ内でのクロム
鋼層の真空メタライゼーシeンにより行なうことが好ま
しく、後のバイア及び回路の銅めっきのための接着層と
して使用する。まず、クロム層22を真空蒸着によって
通常的400ないし800オングストロームの厚さに付
着させ、次に銅ji124を約3000オングストロー
ムの厚さに付着させる。これらはいずれも第1d図、よ
り詳しくは第1dd図に示すような構造体を提供する、
従来の真空蒸着技術によって祠着する。
この段階に続いて、乾式レジストの薄1!26、好まし
くはデュポン社(DuPont Company)から
りストン(Riston) T −188の商品名で販
売されているネガティブ・レジストを付着させる。これ
は通常厚さが約0.038mmで、従来の方法により熱
間圧延貼合せ機で付着させる。工程のこの時点を第1e
図に示す。次に乾式薄膜レジストを、約60ないし70
mJで約2ないし5秒間、紫外線に露光してパターン化
するが、このためにはり4マラック密着露光H1lを使
用することが好ましい。
露光されるパターンは、永久レジスト18の上に付着さ
せようとする金属線パターンに望まれるパターンのネガ
ティブである。フォトレジスト2Bを、金属線を接続す
るランド14、または他の中間層の回路接触点の位置の
上でも露光する。次にこのパターンを、メチルクロロフ
ォルムを使用するなどの従来の方法で現像し、続いて水
スプレィまたはフレオンを使用してすすぎを行なう。こ
れは従来実施されているもので、第1f図に示す構造体
が得られる。
次に、通常硫酸鋼を含有する硫酸水溶液の、酸性めっき
槽を用いて、銅をめっきすることが好ましい。この電気
めっきにより、銅線32になるパターン内にあらかじめ
シード付けした層の上に銅が付着し、銅はバイア20の
中に付着する。この構造体を第1g図に示す。
次に、あらかじめ露光された乾式薄膜フォトレジスト2
Bを塩化メチレン約1.3kg/Cm2でスプレィして
剥離した後、水をスプレィしてすすぎ、空気乾燥する。
これにより、露光された乾式薄膜レジスト2Bが除去さ
れ、銅線32がクロム22及び銅24のシード層の上に
付着して、第1h図に示すような、メツキされ、充填さ
れたバイア20が残る。
この時点で、残ったクロム及び銅のシード層22及び2
4を、フラッシュ・エツチングにより剥離する。銅を除
去して下のクロム層を露出させるが、銅の除去には、比
重が約1.28の塩化第二鉄溶液を約0.θkg/cm
2の圧力で、約1分間、約30℃で項霧することが好ま
しい。。次にクロム層を、約60g/Qの水酸化ナトリ
ウムを含有する過マンガン酸カリウム組成物を、約0゜
8kg/cm2の噴霧圧で約1.2分間、約30℃で噴
霧して除去した後、脱イオン水ですすぐ。次にこの構造
体全体を75g/Qのシュウ酸溶液ですすいだ後、脱イ
オン水で2回すすぐ。得られた構造体を第11図に示す
第11図に見るように、銅線32はきわめて近接して形
成され、実際に下のめっきされたスルー・ホールの真上
を通るので、永久フォトレジスト18の表面上に、非常
に近接した配線パターンができる。接続が必要な所では
、充填されたバイア20により、配線または銅信号線3
2から下のランド14(または、線がある場合には線)
へ、したがってめっきされたスルー・ホール12への電
気的連続性が得られる。同様な構造体は回路板10の反
対側にも設けることができる。
配線を追加したい場合や、特にフォトレジスト18上の
銅線32に直交する方向に走行する配線を望む場合には
、線の層を追加するために、この方法全体を繰り返すこ
とができる。この場合、第1j図に示すように、フォト
レジスト18と同じ。
第2永久フォトレジスト層34を、銅線32及び層状の
フォトレジスト18の上に付着させる。次に、前記と同
じ方法を繰り返して、第2組の銅線を設ける。その銅線
の1本が永久フォトレジスト層34上の36で示され、
これは、第1に図に示すように、銅線32すべてに直交
していることが好ましい。第2永久フォトレジスト層3
4の中にバイア38を形成して、銅線36と銅線32と
を相互接続する。この場合も、銅線340間隔を非常に
狭くすることができ、下の回路板10上のめっきされた
スルー・ホール12の上を通過させることができる。
第2図は、一部の線、バイア、及びめっきされたスルー
・ホールを、幾分線図的に示した平面図で、高密度の配
線がいかに達成されたかを示す。
事実、配線密度は、下の回路板では、回路板上のホール
の真上に走行させることができないために低下した下の
回路板上の密度よりはるかに高くすることができる。こ
の発明では、幅がわずか0゜05 m m 1中心間の
距離が0.1mmの線を使用することができるのに対し
、従来の技術で、線が回路板の上にある場合、線はめっ
きされたスルー・ホールを避けるために、幅を0.1m
m1中心間の距離を0.23mmとしなければならない
場合が非常に多い。
本発明の好ましい実施例では、永久フォトレジストとレ
ジスト処理技術を使用して、永久フォトレジスト18及
び34中に、バイアを設ける。しかし、フォトレジスト
以外の永久誘電材料を使用することも可能である。その
ような材料の1つはポリテトラフルオロエチレンである
。この場合、バイア20及び38を形成するために、誘
電材料を露光、現像せずに、機械的、またはレーザ・ド
リリング技術を用いて、所定の位置にバイア20及び3
8を形成する。その他、線を形成し、バイアに金属を滴
たす技術は前記のものと同じである。
E0発明の効果 スルーホールの上にも配線パターンを形成できるので、
プリント回路板上の使用可能な配線スペースを増大する
ことができる。
【図面の簡単な説明】
第1a図ないし第1に図は、本発明による改良された回
路板の製造中の各段階を、やや線図的に示す図である。 第1dd図は第1d図のバイア20のめっき層を示す部
分断面図である。 第2図は、本発明により形成した回路板の一部で、各種
の線パターンを示す平面図である。 10・・・・回路板(カード)、11・・・・コア、1
2・・・・スルー・ホール、14・・・・ランド、18
・・3.フォトレジスト、20.38・・・・バイア、
22・・・・クロム層、24・・・・銅層、2B・・・
・乾式レジスト薄膜、32.38・・・・銅線、34・
・・・永久フォトレジスト層。 出願人  インターナシ日ナル・ビジネス・マシーンズ
ーコーポレーシ日ン 復代理人 弁理士  篠  1) 文  雄回路板 手続補正書 (方式) 6、補正の対象 平成 2年 4月 (1)明細書の図面の簡単な説明の欄 (2)図 面

Claims (2)

    【特許請求の範囲】
  1. (1)めっきされたスルー・ホールを有する絶縁コアと
    、 回路板の少なくとも片面に、前記のめっきされたスルー
    ・ホールに接続したランドを含む電気回路と、 前記回路板の少なくとも1つの表面上にあって、回路と
    めっきされたスルー・ホールを被覆する永久誘電材料と
    、 前記永久誘電材料を通って延び、前記のめっきされたス
    ルー・ホールに接続した回路と連絡するバイアと、 前記永久誘電材料上にあって、少なくとも一部が前記の
    めっきされたスルー・ホールの上を通るがスルー・ホー
    ルから絶縁された電気回路線と、から成るプリント回路
    板。
  2. (2)絶縁コア、及びめっきされたスルー・ホールを有
    し、さらに少なくともその片側に、前記のめっきされた
    スルー・ホールに接続したランドを含む電気回路を有す
    る、プリント回路板を形成する方法であって、 前記回路板の少なくとも片面に、回路及びめっきされた
    スルー・ホールを被覆する永久誘電材料を設ける段階と
    、 前記永久誘電材料中を通過して、前記のめっきされたス
    ルー・ホールに接続した回路に連絡するバイアを形成す
    る段階と、 前記永久誘電材料の上に、少なくとも一部が前記のめっ
    きされたスルー・ホールを被覆し、それから絶縁された
    電気回路線を形成し、前記回路を前記のバイアを介して
    、前記回路板上の前記配線に接続する段階と、 からなるプリント回路板の製造方法。
JP1324156A 1988-12-16 1989-12-15 プリント回路板及びその製造方法 Granted JPH02260491A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/286,593 US4927983A (en) 1988-12-16 1988-12-16 Circuit board
US286593 1988-12-16

Publications (2)

Publication Number Publication Date
JPH02260491A true JPH02260491A (ja) 1990-10-23
JPH0524678B2 JPH0524678B2 (ja) 1993-04-08

Family

ID=23099305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1324156A Granted JPH02260491A (ja) 1988-12-16 1989-12-15 プリント回路板及びその製造方法

Country Status (3)

Country Link
US (1) US4927983A (ja)
EP (1) EP0373356A1 (ja)
JP (1) JPH02260491A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204647A (ja) * 1992-10-30 1994-07-22 Internatl Business Mach Corp <Ibm> プリント回路基板再加工の方法、装置及びシステム

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212352A (en) * 1987-07-31 1993-05-18 Texas Instruments Incorporated Self-aligned tungsten-filled via
FI113937B (fi) * 1989-02-21 2004-06-30 Tatsuta Electric Wire & Gable Painettu piirilevy ja menetelmä sen valmistamiseksi
US5418689A (en) * 1993-02-01 1995-05-23 International Business Machines Corporation Printed circuit board or card for direct chip attachment and fabrication thereof
US5410107A (en) 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
US5363280A (en) * 1993-04-22 1994-11-08 International Business Machines Corporation Printed circuit board or card thermal mass design
US6195883B1 (en) 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
DE19602821C1 (de) * 1996-01-26 1997-06-26 Siemens Ag Verfahren zur Herstellung einer Datenkarte
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5998237A (en) * 1996-09-17 1999-12-07 Enthone-Omi, Inc. Method for adding layers to a PWB which yields high levels of copper to dielectric adhesion
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
US6027858A (en) * 1997-06-06 2000-02-22 International Business Machines Corporation Process for tenting PTH's with PID dry film
US6141870A (en) * 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
EP1083779B1 (en) * 1998-05-19 2007-01-24 Ibiden Co., Ltd. Printed circuit board and method of production thereof
US6090474A (en) * 1998-09-01 2000-07-18 International Business Machines Corporation Flowable compositions and use in filling vias and plated through-holes
US6181004B1 (en) 1999-01-22 2001-01-30 Jerry D. Koontz Digital signal processing assembly and test method
JP2003332754A (ja) * 2002-05-15 2003-11-21 Internatl Business Mach Corp <Ibm> 多層プリント配線板
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
US7088008B2 (en) 2003-03-20 2006-08-08 International Business Machines Corporation Electronic package with optimized circuitization pattern

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3356786A (en) * 1964-10-07 1967-12-05 Texas Instruments Inc Modular circuit boards
US3508330A (en) * 1967-04-06 1970-04-28 Gen Dynamics Corp Method of fabricating multitube electronic circuit boards
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
US3895158A (en) * 1973-08-15 1975-07-15 Westinghouse Electric Corp Composite glass cloth-cellulose fiber epoxy resin laminate
AU506288B2 (en) * 1975-10-20 1979-12-20 Nippon Electric Co., Ltd Printed circuit board
US4554405A (en) * 1982-06-28 1985-11-19 International Business Machines Corporation High density encapsulated wire circuit board
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
US4581679A (en) * 1983-05-31 1986-04-08 Trw Inc. Multi-element circuit construction
US4535388A (en) * 1984-06-29 1985-08-13 International Business Machines Corporation High density wired module
US4598166A (en) * 1984-08-06 1986-07-01 Gte Communication Systems Corporation High density multi-layer circuit arrangement
EP0183936A1 (de) * 1984-11-28 1986-06-11 Contraves Ag Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen
JPS61236192A (ja) * 1985-04-12 1986-10-21 株式会社日立製作所 セラミツク基板の電極形成方法
CA1289803C (en) * 1985-10-28 1991-10-01 Robert J. Cox Photoresist composition and printed circuit boards and packages made therewith
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
EP0259784A3 (en) * 1986-09-11 1988-10-12 General Electric Company Photo-imaged dielectric layer
DE3639402A1 (de) * 1986-11-18 1988-05-19 Siemens Ag Verfahren zur herstellung einer mehrschichtigen leiterplatte sowie danach hergestellte leiterplatte

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204647A (ja) * 1992-10-30 1994-07-22 Internatl Business Mach Corp <Ibm> プリント回路基板再加工の方法、装置及びシステム

Also Published As

Publication number Publication date
US4927983A (en) 1990-05-22
EP0373356A1 (en) 1990-06-20
JPH0524678B2 (ja) 1993-04-08

Similar Documents

Publication Publication Date Title
US5097593A (en) Method of forming a hybrid printed circuit board
JPH02260491A (ja) プリント回路板及びその製造方法
US5229550A (en) Encapsulated circuitized power core alignment and lamination
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
US5129142A (en) Encapsulated circuitized power core alignment and lamination
US5258094A (en) Method for producing multilayer printed wiring boards
JP3666955B2 (ja) 可撓性回路基板の製造法
JPH04283992A (ja) プリント回路基板の製造方法
EP0147566B1 (en) Method of forming contacts for flexible module carriers
US6629366B1 (en) Method of producing a multilayer wiring board
JP2006100631A (ja) 配線基板及びその製造方法
JP3407172B2 (ja) プリント配線板の製造方法
JPH09312471A (ja) 多層配線板及びその製造方法
USRE29284E (en) Process for forming interconnections in a multilayer circuit board
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
US6020049A (en) Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes
JP2003115662A (ja) 半導体装置用基板の製造方法
JP3526838B2 (ja) 銅膜又は銅系膜に対する選択的エッチング方法と、選択的エッチング装置。
JPH10224013A (ja) 回路基板の製造法
JPH0481877B2 (ja)
JPH0233994A (ja) 回路製造方法
JPH10335826A (ja) 多層配線回路基板及びその製造方法
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPH0354873B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 17