JPH04283992A - プリント回路基板の製造方法 - Google Patents

プリント回路基板の製造方法

Info

Publication number
JPH04283992A
JPH04283992A JP3308363A JP30836391A JPH04283992A JP H04283992 A JPH04283992 A JP H04283992A JP 3308363 A JP3308363 A JP 3308363A JP 30836391 A JP30836391 A JP 30836391A JP H04283992 A JPH04283992 A JP H04283992A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
insulating layer
photoimageable
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3308363A
Other languages
English (en)
Inventor
Seppo Pienimaa
セポ ピエニマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Mobile Phones Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Mobile Phones Ltd filed Critical Nokia Mobile Phones Ltd
Publication of JPH04283992A publication Critical patent/JPH04283992A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/092Exposing inner circuit layers or metal planes at the walls of high aspect ratio holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】本発明は、付加的方法を用いてプリント回
路基板、特に多層回路基板を製造する方法に関する。
【0002】本発明のプリント回路基板構造は、除去的
製造方法及び付加的方法の両方に基づいて製造される。 除去的方法では、基板材料の銅被膜上に所望の導体パタ
ーンがエッチングにより形成される。付加的方法では、
誘電体基板材料の上に被着される。付加的方法において
は、この方法に用いられるアクリレート−ブタジエン絶
縁材料の熱的安定性の故に、信頼性のある接着を達成す
ることに問題があった。より安定性が高い、光イメージ
化(photoimageable)可能な新規組成物
により、付加的方法により、より高い品質と精度を有す
るプリント回路基板の製造が容易になった。付加的方法
によるプリント回路基板製造技術におけるこれらの進歩
はまた、高精度な多層基板の製造にも採用することがで
きる。この製造技術のコスト効率は、多層回路基板を製
造するための従来の積層法をはるかに凌ぐものである。
【0003】ドリル孔の小型化及びプリント回路基板の
導体密度の増大の要求のために、ドリルコストは有意に
上昇する。多層基板の従来の製造方法を用いて埋め込ま
れた接続部分を形成するためには、積層前にもドリリン
グを行なわなければならない。対照的に、光イメージ化
可能なポリマー中間体絶縁物を用いることにより、ポリ
マー絶縁層を光イメージ化するのと同時に埋め込まれた
内部層導通路を形成することが可能になる。パッケージ
ング密度の増大と共に基板材料はより薄くなり、これに
よってパンチングによる導通路の作製は容易になる。ド
リリングに比べ、パンチングは有意に安価な製造方法で
ある。
【0004】多層回路基板においては、積層された層間
の内部接続は、ドリル孔を金属化することにより行なわ
れる。信頼性のある接続を行なうためには、ドリル孔は
平滑な表面を有していなければならず、ドリル孔周囲の
銅箔中の孔表面形状も平滑でなければならない。
【0005】本発明の方法は、積層絶縁層に代わる光イ
メージ可能な絶縁層を用いる。
【0006】下層の導体パターンとその上に付加的に被
着される導体パターンの間の位置するポリマー絶縁層の
内部接続孔の形成は、ポリマー絶縁層がイメージ転写の
間に露光されるのと同時に行われる。パンチングされた
基板積層体をエッチングする際に、孔の周りの部分がは
がれるおそれがある銅積層体もエッチングされ、導通路
の縁の垂直方向に剪断された断面に信頼性のある接触を
達成することは不可能となる。この問題は、導通路の周
りの絶縁層を十分に広く除去して導通路の縁にもまた接
続を確立するメッキ−貫通金属化(plated−th
rough metallization)を許容する
ならば解決することができる。本発明の製造方法では、
導体パターンの付加的に被着される全ての金属層が単一
工程により形成される。
【0007】純粋な結合発明である本発明は、プリント
回路基板の基板材料に以下の工程を施すことを特徴とす
る。 a)パンチングにより孔を形成する。 b)銅被膜を機械的及び/又は化学的方法により洗浄す
る。 c)イメージ転写及びエッチングにより、パターンを形
成する。 d)光イメージ化可能な絶縁ポリマー層をプリント回路
基板の表面に施す。 e)プリント回路基板を露光し、現像する。 f)金属を化学蒸着等により化学的に被着するために必
要な接着性改良及び活性化処理にプリント回路基板を付
す。 g)光イメージ化可能で現像可能な絶縁層を用いてイメ
ージ転写を行なう。 h)金属膜を化学的被着法により、前記光イメージ化可
能な層で保護されていない活性化領域上に形成し、それ
によって所望の導体パターン、接触領域及び内部接続を
形成する。 i)接続を行なうことを意図する領域以外の部分の導体
パターンを保護するハンダマスクをプリント回路基板に
施す。
【0008】本発明の方法によると、従来の製造方法に
比べて以下のような利点がある。 (1) 全ての孔は、基板材料に直接パンチングを行な
うことにより形成するので、エッチングされた導体パタ
ーンに孔を形成することによる損傷がなく、従って、そ
れに伴う歩留の低下がない。また、孔を形成した際のく
ずが製造ラインのクリーンルームスペースに入ることを
防止することができる。 (2) 基板材料の膨張係数が絶縁層の膨張係数よりも
小さいので、熱膨張係数の差異に基づく、内部接続孔の
金属化による応力がより小さくなる。 (3) 絶縁層中の孔を介して確立された基板材料の銅
被膜と被着された金属膜との間の接続が導体密度の増大
に寄与する。 (4) 内部接続及び被着導体パターンが化学的方法に
より同時に形成されるので、電解質を用いる被着におけ
る回路形状の制約がない。 (5) 素子をマウントするために働く接続領域をハン
ダで化学的にメッキし、あるいは、例えばイミダゾール
保護層により保護することができる。
【0009】以下、本発明を図1ないし図9に基づき、
基板材料から最終製品までのプリント回路基板の製造工
程を説明する。
【0010】図1は、銅被膜1、2を有する基板材料を
示す。
【0011】図2は、パンチングにより孔(3) を形
成した基板材料を示す。機械的及び化学的方法を銅被膜
1、2の洗浄に用いることができる。
【0012】図3は、像転写及びエッチング段階の後の
プリント回路基板を示す。銅被膜は領域4の部分で除去
されている。
【0013】図4は、プリント回路基板の表面に施され
た光イメージ可能なポリマー絶縁層5を示す。
【0014】図5は、露光及び現像後のプリント回路基
板を示す。絶縁層5に孔6が形成されている。
【0015】図6はその表面の接着性改善及び活性化処
理後のプリント回路基板を示す。
【0016】図7は光イメージ化及び現像可能な絶縁層
を用いて、イメージを転写することにより層7を形成し
た後のプリント回路基板を示す。
【0017】図8は金属膜8を化学的被着法により、前
記光イメージ化可能な層で保護されていない活性化領域
上に形成し、それによって所望の導体パターン、接触領
域及び内部接続を形成した後のプリント回路基板を示す
【0018】図9は接続を行なうことを意図する領域以
外の部分の導体パターンを保護するハンダマスク9が施
されたプリント回路基板を示す。
【図面の簡単な説明】
【図1】銅被膜を有する基板材料を示す。
【図2】パンチングにより孔を形成した基板材料を示す
【図3】像転写及びエッチング段階の後のプリント回路
基板を示す。
【図4】プリント回路基板の表面に施された光イメージ
可能なポリマー絶縁層5を示す。
【図5】露光及び現像後のプリント回路基板を示す。
【図6】その表面の接着性改善及び活性化処理後のプリ
ント回路基板を示す。
【図7】光イメージ化及び現像可能な絶縁層を用いて、
イメージを転写することにより層7を形成した後のプリ
ント回路基板を示す。
【図8】金属膜8を化学的被着法により、前記光イメー
ジ化可能な層で保護されていない活性化領域上に形成し
、それによって所望の導体パターン、接触領域及び内部
接続を形成した後のプリント回路基板を示す。
【図9】接続を行なうことを意図する領域以外の部分の
導体パターンを保護するハンダマスク9が施されたプリ
ント回路基板を示す。
【符号の説明】
1  銅被膜 2  銅被膜 3  孔 4  領域 5  光イメージ化可能なポリマー絶縁層6  孔 7  層 8  金属膜 9  ハンダマスク

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】    プリント回路基板の基板材料に下
    記a)ないしi)の工程を施すことを特徴とするプリン
    ト回路基板の製造方法。 a)パンチングにより孔(3) を形成する工程、b)
    銅被膜を機械的及び/又は化学的方法により洗浄する工
    程、 c)イメージ転写及びエッチングにより、パターン(4
    ) を形成する工程、 d)光イメージ化可能な絶縁ポリマー層(5) をプリ
    ント回路基板の表面に施す工程、 e)プリント回路基板を露光し、現像する工程、f)金
    属を化学的に被着するために必要な接着性改良及び活性
    化処理にプリント回路基板を付す工程、g)光イメージ
    化可能で現像可能な絶縁層(7) を用いてイメージ転
    写を行なう工程、 h)金属膜(8) を化学的被着法により、前記光イメ
    ージ化可能な層で保護されていない活性化領域上に形成
    し、それによって所望の導体パターン、接触領域及び内
    部接続を形成する工程、 i)接続を行なうことを意図する領域以外の部分の導体
    パターンを保護するハンダマスク(9) をプリント回
    路基板に施す工程。
JP3308363A 1990-10-30 1991-10-28 プリント回路基板の製造方法 Withdrawn JPH04283992A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI905366 1990-10-30
FI905366A FI88241C (fi) 1990-10-30 1990-10-30 Foerfarande foer framstaellning av kretskort

Publications (1)

Publication Number Publication Date
JPH04283992A true JPH04283992A (ja) 1992-10-08

Family

ID=8531338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3308363A Withdrawn JPH04283992A (ja) 1990-10-30 1991-10-28 プリント回路基板の製造方法

Country Status (5)

Country Link
US (1) US5665525A (ja)
EP (1) EP0483979B1 (ja)
JP (1) JPH04283992A (ja)
DE (1) DE69115852T2 (ja)
FI (1) FI88241C (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
FI105606B (fi) 1997-10-13 2000-09-15 Nokia Mobile Phones Ltd Optinen tiedonsiirtoyksikkö
US6555170B2 (en) 1998-01-30 2003-04-29 Duratech Industries, Inc. Pre-plate treating system
US6174561B1 (en) 1998-01-30 2001-01-16 James M. Taylor Composition and method for priming substrate materials
US6162365A (en) * 1998-03-04 2000-12-19 International Business Machines Corporation Pd etch mask for copper circuitization
US6078013A (en) * 1998-10-08 2000-06-20 International Business Machines Corporation Clover-leaf solder mask opening
KR100385976B1 (ko) * 1999-12-30 2003-06-02 삼성전자주식회사 회로기판 및 그 제조방법
JP3775970B2 (ja) * 2000-03-27 2006-05-17 新光電気工業株式会社 電子部品実装用基板の製造方法
JP3488888B2 (ja) * 2000-06-19 2004-01-19 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板
CN100423621C (zh) * 2001-03-07 2008-10-01 索尼株式会社 印制布线板的连接盘部分、印制布线板的制造方法和印制布线板的元件安装方法
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
TW564530B (en) * 2002-07-03 2003-12-01 United Test Ct Inc Circuit board for flip-chip semiconductor package and fabrication method thereof
JP4023339B2 (ja) * 2003-03-05 2007-12-19 日立電線株式会社 配線板の製造方法
US20040198044A1 (en) * 2003-04-04 2004-10-07 Sheng-Chuan Huang Stacking photoresist image transferring method for fabricating a packaging substrate
US7264372B2 (en) * 2004-03-16 2007-09-04 Mag Instrument, Inc. Apparatus and method for aligning a substantial point source of light with a reflector feature
US20150013901A1 (en) * 2013-07-11 2015-01-15 Hsio Technologies, Llc Matrix defined electrical circuit structure
CN107920415B (zh) * 2016-10-06 2020-11-03 鹏鼎控股(深圳)股份有限公司 具厚铜线路的电路板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3568312A (en) * 1968-10-04 1971-03-09 Hewlett Packard Co Method of making printed circuit boards
US3934335A (en) * 1974-10-16 1976-01-27 Texas Instruments Incorporated Multilayer printed circuit board
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
DE2932536A1 (de) * 1979-08-09 1981-02-26 Schering Ag Verfahren zur herstellung von gedruckten schaltungen
JPS5648198A (en) * 1979-09-26 1981-05-01 Matsushita Electric Ind Co Ltd Method of manufacturing flexible printed circuit board
DE3110528A1 (de) * 1981-03-18 1982-10-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung gedruckter schaltungen
GB8500906D0 (en) * 1985-01-15 1985-02-20 Prestwick Circuits Ltd Printed circuit boards
JPS61206293A (ja) * 1985-03-08 1986-09-12 日本ペイント株式会社 回路板の製造方法
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
US4804615A (en) * 1985-08-08 1989-02-14 Macdermid, Incorporated Method for manufacture of printed circuit boards
US4737446A (en) * 1986-12-30 1988-04-12 E. I. Du Pont De Nemours And Company Method for making multilayer circuits using embedded catalyst receptors
US4927742A (en) * 1987-01-14 1990-05-22 Kollmorgen Corporation Multilayer printed wiring boards
US4931144A (en) * 1987-07-31 1990-06-05 Texas Instruments Incorporated Self-aligned nonnested sloped via

Also Published As

Publication number Publication date
DE69115852T2 (de) 1996-06-05
FI88241C (fi) 1993-04-13
FI905366A0 (fi) 1990-10-30
EP0483979A1 (en) 1992-05-06
EP0483979B1 (en) 1995-12-27
US5665525A (en) 1997-09-09
DE69115852D1 (de) 1996-02-08
FI905366A (fi) 1992-05-01
FI88241B (fi) 1992-12-31

Similar Documents

Publication Publication Date Title
US6684497B2 (en) Manufacturing methods for printed circuit boards
US6004619A (en) Process for manufacturing printed circuit boards
JP3014310B2 (ja) 積層配線基板の構造と製作方法
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
US5369881A (en) Method of forming circuit wiring pattern
KR100240915B1 (ko) 회로 기판 및 그의 제조 방법
JPH04283992A (ja) プリント回路基板の製造方法
KR20000071696A (ko) 다층 배선판 및 그 제조 방법
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2001196746A (ja) プリント配線板およびプリント配線板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JP2625203B2 (ja) プリント基板におけるソルダーコートの形成方法
JP2875029B2 (ja) 多層薄膜基板の製造方法
JP2020202342A (ja) 多層半導体パッケージ基板及びその製造方法
KR19990048049A (ko) 빌드업 다층 인쇄회로기판의 제조방법
JPH06120667A (ja) 多層プリント配線板
JPH0744336B2 (ja) 回路基板の製造方法
JPH03205896A (ja) 多層プリント回路基板の製造方法
JPH0730233A (ja) プリント配線板の製造方法
JPH0366831B2 (ja)
JPS6170790A (ja) プリント回路板の製造方法
JPH03185790A (ja) スルーホール印刷配線板の製造方法
JPH07273465A (ja) 多層プリント配線板及びその製造方法
JPH04355994A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107