FI88241C - Foerfarande foer framstaellning av kretskort - Google Patents
Foerfarande foer framstaellning av kretskort Download PDFInfo
- Publication number
- FI88241C FI88241C FI905366A FI905366A FI88241C FI 88241 C FI88241 C FI 88241C FI 905366 A FI905366 A FI 905366A FI 905366 A FI905366 A FI 905366A FI 88241 C FI88241 C FI 88241C
- Authority
- FI
- Finland
- Prior art keywords
- insulating layer
- circuit board
- och
- photopatternable
- conductor pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 5
- 239000011889 copper foil Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 239000002699 waste material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 18
- 239000000654 additive Substances 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 6
- 238000005553 drilling Methods 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- YFRNYWVKHCQRPE-UHFFFAOYSA-N buta-1,3-diene;prop-2-enoic acid Chemical compound C=CC=C.OC(=O)C=C YFRNYWVKHCQRPE-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920002959 polymer blend Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/092—Exposing inner circuit layers or metal planes at the walls of high aspect ratio holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
1 88241
Menetelmä piirilevyjen valmistamiseksi - Förfarande för framstäilning av kretskort 5 Tämän keksinnön kohteena on menetelmä piirilevyjen, lähinnä monikerrospiirilevyjen, valmistamiseksi additiivimenetelmäl-lä.
Keksinnön mukainen rakenne perustuu subtraktiiviseen ja 10 additiiviseen valmistusmenetelmään. Subtraktiivisessa menetelmässä perusmateriaalin pinnassa olevaan kuparifolioon syövytetään haluttu johdekuvio. Additiivimenetelmässä johde-kuvio kasvatetaan eristemateriaalin pintaan. Additiivimenetelmässä on ollut ongelmana luotettavan adheesion saaminen 15 ja käytettyjen akrylaatti-butadieeni-eristemateriaalien lämmönkesto. Kehitteillä olevat uudet stabiilimmat fotokuvi-oitavat polymeeriseokset mahdollistavat nykyistä parempien ja tarkempien additiivilevyjen valmistuksen. Tätä additiivi-tekniikan kehitystä voidaan hyödyntää myös tarkkojen moni-20 kerrospiirilevyjen valmistuksessa. Valmistusmenetelmä on nykyistä laminointitekniikkaa huomattavasti edullisempi.
Piirilevyiltä vaaditun johdotustiheyden kasvaminen nostaa voimakkaasti porauskustannuksia reikien koon pienentyessä.
25 Haudattujen läpivientien tekeminen nykyisellä monikerrospiirilevyjen valmistustekniikalla vaatii porauksen myös ennen laminointia. Fotokuvioitavan välieristeen avulla voidaan kerrosten väliset läpivientiaukot tehdä samalla, kun eriste-kerros kuvioidaan. Pakkaustiheyden kasvun myötä perusmateri-30 aalit tulevat ohuemmiksi ja tämä mahdollistaa rei'ityksen stanssaamalla. Stanssaus on työstömenetelmänä huomattavasti porausta edullisempi.
Monikerrospiirilevyissä laminoitujen kerrosten väliset 35 kontaktit tehdään porattuihin reikiin tehdyin metalloinnein. Luotettavan kontaktin saamiseksi reiän tulee olla tasainen ja folion poikkileikkauspinnan reiän ympärillä yhtenäinen.
2 88241
Keksinnön mukaisessa menetelmässä käytetään fotokuvioitavaa eristekerrosta laminoitavien eristekerrosten sijasta.
Läpivientiaukot eristekerrokseen, joka on sen alla olevan 5 johdekuvion ja sen päälle tulevan additiivisesti kasvatettavan johdinkerroksen välissä, tehdään samalla, kun eristeker-ros muutoinkin kuvioidaan. Etsattaessa stanssattua perusmateriaalia reiän ympäriltä mahdollisesti delaminoitunut kuparifolio etsautuu ja tällöin ei saada luotettavaa kontak-10 tia kauluksen poikkileikkauspintaan. Tämä ongelma vältetään, kun läpivientireikien kohdalla eristekerros avataan siten, että läpimetallointi kontaktoituu reiän ympärillä olevaan kaulukseen. Keksinnön mukaisessa valmistusmenetelmässä kaikki kasvatettavat johdemetalloinnit tehdään samassa 15 prosessissa.
Keksinnön mukainen menetelmä, joka on puhdas yhdistelmäkek-sintö, on tunnettu seuraavasta yhdistelmämenetelmästä, jossa piirilevyn perusmateriaalille suoritetaan seuraavat toimen-20 piteet: a) rei'itys tehdään stanssaamalla, b) kuparifolio puhdistetaan mekaanisesti ja/tai kemiallisesti, c) suoritetaan kuvionsiirto ja etsaus, 25 d) fotokuvioitava eristekerros levitetään piirilevyn pinnoille, e) suoritetaan valotus ja kehitys, f) suoritetaan piirilevyn adheesio- ja aktivointikäsittely kemiallista kasvatusta varten, 30 g) suoritetaan kuvionsiirto käyttäen fotokuvioitavaa ja kehitettävää eristekerrosta, h) suoritetaan kemiallinen metallointi, jossa aktivoiduille fotokuvioitavalla eristekerroksella suojaamattomille alueille muodostetaan haluttu johdinkuvio, kontaktit ja läpivien-35 nit, i) tehdään juotteenestopinnoite, joka suojaa johdinkuvion muilta kuin kontaktointialueiltaan.
i 3 88241
Keksinnön avulla saavutetaan seuraavat edut nykyiseen valmistustekniikkaan nähden - koska kaikki reiät tehdään stanssaamalla perusmateriaa- 5 liin, vältetään saantoa laskevat etsatuille kuvioille rei' -ityksessä tulevat vauriot ja rei'itysjäänteiden pääsy valmistuslinjan puhdastiloihin - koska läpivientien metallointi kontaktoidaan reikien ympärillä oleviin kauluksiin, perusmateriaalin rei'itys ja 10 metallointi reikien ympärille eivät ole kriittisiä - läpivientireikien metallointiin kohdistuu pienemmät lämpö-laajenemiskertoimien eroista johtuvat jännitykset; perusmateriaalin lämpölaajenemiskerroin on pienempi kuin eristeker-roksen 15 - eristekerroksen aukkojen kautta tehtävät kontaktit perus- laminaatin kuparifolion ja kasvatetun metalloinnin välille lisäävät johdotustiheyttä - koska läpiviennit ja kasvatettu johdekuvio tehdään samanaikaisesti kemiallisesti, vältytään galvaanisen kasvatuksen 20 layout-rajoituksilta - komponenttien liitosalueet voidaan pinnoittaa kemiallisesti juotteella tai suojata esim. imidatsoli-suojakerroksella.
Keksintöä selitetään seuraavan esimerkin avulla viittaamalla 25 oheisiin piirustuksiin, joissa kuviot 1-9 esittävät piirilevyn valmistusvaiheet perusmateriaalista valmiiseen tuotteeseen.
Kuvio 1 esittää perusmateriaalia, jossa on kuparipinnoitteet 30 1, 2.
Kuviossa 2 on perusmateriaaliin suoritettu rei'itys 3 stanssaamalla. Kuparifolion 1, 2 puhdistus suoritetaan mekaanisesti ja kemiallisesti.
Kuviossa 3 on suoritettu kuvioiden siirto ja etsaus, jolloin kuparipinnoite on hävinnyt kohdista 4.
35 4 88241
Kuviossa 4 on fotokuvioitu eristekerros 5 levitetty piirilevyn pinnoille.
Kuviossa 5 on suoritettu valotus ja kehitys, jolloin eriste-5 kerrokseen 5 syntyvät aukot 6.
Kuviossa 6 on piirilevyn pinnat adheesio- ja aktivointi-käsitelty kemiallista kasvatusta varten.
10 Kuviossa 7 on suoritettu kuvionsiirto siten, että on käytetty fotokuvioitavaa ja kehitettävää eristekerrosta, jolloin syntyvät kerrokset 7.
Kuviossa 8 on suoritettu kemiallinen metallointi 8, jossa 15 aktivoiduille fotokuvioitavalla eristekerroksella suojaamattomille alueille on muodostettu haluttu johdinkuvio, kontaktit ja läpiviennit.
Kuviossa 9 on vielä lopuksi suoritettu juotteenestopinnoite 20 9, joka suojaa johdinkuvion muilta kuin kontaktointialueil- taan.
Claims (1)
- 5 88241 Pat ent t ivaat imus Menetelmä piirilevyjen valmistamiseksi, tunnettu seuraavasta yhdistelmämenetelmästä, jossa piirilevyn perusmateriaalille suoritetaan seuraavat toimenpiteet: 5 a) rei'itys (3) tehdään stanssaamalla, b) kuparifolio puhdistetaan mekaanisesti ja/tai kemiallisesti, c) suoritetaan kuvionsiirto ja etsaus (4), d) fotokuvioitava eristekerros (5) levitetään piirilevyn 10 pinnoille, e) suoritetaan valotus ja kehitys, f) suoritetaan piirilevyn adheesio- ja aktivointikäsittely kemiallista kasvatusta varten, g) suoritetaan kuvionsiirto käyttäen fotokuvioitavaa ja ke-15 hitettävää eristekerrosta (7), h) suoritetaan kemiallinen metallointi (8), jossa aktivoiduille fotokuvioitavalla eristekerroksella suojaamattomille alueille muodostetaan haluttu johdinkuvio, kontaktit ja läpiviennit, 20 i) tehdään juotteenestopinnoite (9), joka suojaa johdinkuvi-on muilta kuin kontaktointialueiltaan. . Patentkrav .!'! Förfarande för framställning av kretskort, k&nnetecknat av I ;25 följande kombinationsförfarande, där man utför pä kretskor-·;;/ tets grundmaterial följande ätgärder: *-··' a) hälen (3) görs genom stansning, *V * b) kopparfolien rengörs mekaniskt och/eller kemiskt, c) figuröverföring och etsning (4) utföres, • /*30 d) det fotograferbara isoleringsskiktet (5) utbredes pä kretskortets ytor, /. e) exponering och framkallning utföres, **’. f) kretskortets adhesions- och aktiveringsbehandling för *. " kemisk tillväxt utföres, 35 9) f iguröverföring utföres genom användning av ett fotogra- ferbart och framkallbart isoleringsskikt (7), h) kemisk metallisering (8) utföres, där det ästadkommes pä aktiverade omräden som det fotograferbara isoleringsskiktet s 88241 inte skyddar önskad ledningsfigur, kontakter och genomforin-gar, i) lödförhindringsbeläggning (9) utföres, som skyddar ledningsf iguren pä de övriga an kontaktomrÄdena.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI905366A FI88241C (fi) | 1990-10-30 | 1990-10-30 | Foerfarande foer framstaellning av kretskort |
| EP91309053A EP0483979B1 (en) | 1990-10-30 | 1991-10-02 | Method for producing printed circuit boards |
| DE69115852T DE69115852T2 (de) | 1990-10-30 | 1991-10-02 | Verfahren zur Herstellung einer Leiterplatte |
| JP3308363A JPH04283992A (ja) | 1990-10-30 | 1991-10-28 | プリント回路基板の製造方法 |
| US08/540,573 US5665525A (en) | 1990-10-30 | 1995-10-06 | Method for producing printed circuit boards |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI905366 | 1990-10-30 | ||
| FI905366A FI88241C (fi) | 1990-10-30 | 1990-10-30 | Foerfarande foer framstaellning av kretskort |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI905366A0 FI905366A0 (fi) | 1990-10-30 |
| FI905366A FI905366A (fi) | 1992-05-01 |
| FI88241B FI88241B (fi) | 1992-12-31 |
| FI88241C true FI88241C (fi) | 1993-04-13 |
Family
ID=8531338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI905366A FI88241C (fi) | 1990-10-30 | 1990-10-30 | Foerfarande foer framstaellning av kretskort |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5665525A (fi) |
| EP (1) | EP0483979B1 (fi) |
| JP (1) | JPH04283992A (fi) |
| DE (1) | DE69115852T2 (fi) |
| FI (1) | FI88241C (fi) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5798909A (en) * | 1995-02-15 | 1998-08-25 | International Business Machines Corporation | Single-tiered organic chip carriers for wire bond-type chips |
| FI105606B (fi) | 1997-10-13 | 2000-09-15 | Nokia Mobile Phones Ltd | Optinen tiedonsiirtoyksikkö |
| US6555170B2 (en) | 1998-01-30 | 2003-04-29 | Duratech Industries, Inc. | Pre-plate treating system |
| US6174561B1 (en) | 1998-01-30 | 2001-01-16 | James M. Taylor | Composition and method for priming substrate materials |
| US6162365A (en) * | 1998-03-04 | 2000-12-19 | International Business Machines Corporation | Pd etch mask for copper circuitization |
| US6078013A (en) * | 1998-10-08 | 2000-06-20 | International Business Machines Corporation | Clover-leaf solder mask opening |
| KR100385976B1 (ko) * | 1999-12-30 | 2003-06-02 | 삼성전자주식회사 | 회로기판 및 그 제조방법 |
| JP3775970B2 (ja) * | 2000-03-27 | 2006-05-17 | 新光電気工業株式会社 | 電子部品実装用基板の製造方法 |
| JP3488888B2 (ja) * | 2000-06-19 | 2004-01-19 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板 |
| US20040078964A1 (en) * | 2001-03-07 | 2004-04-29 | Kazuhiro Itou | Land portion of printed wiring board, method for manufacturing printed wiring board, and printed wiring board mounting method |
| US6753480B2 (en) * | 2001-10-12 | 2004-06-22 | Ultratera Corporation | Printed circuit board having permanent solder mask |
| TW564530B (en) * | 2002-07-03 | 2003-12-01 | United Test Ct Inc | Circuit board for flip-chip semiconductor package and fabrication method thereof |
| JP4023339B2 (ja) * | 2003-03-05 | 2007-12-19 | 日立電線株式会社 | 配線板の製造方法 |
| US20040198044A1 (en) * | 2003-04-04 | 2004-10-07 | Sheng-Chuan Huang | Stacking photoresist image transferring method for fabricating a packaging substrate |
| US7264372B2 (en) * | 2004-03-16 | 2007-09-04 | Mag Instrument, Inc. | Apparatus and method for aligning a substantial point source of light with a reflector feature |
| US20150013901A1 (en) * | 2013-07-11 | 2015-01-15 | Hsio Technologies, Llc | Matrix defined electrical circuit structure |
| CN107920415B (zh) * | 2016-10-06 | 2020-11-03 | 鹏鼎控股(深圳)股份有限公司 | 具厚铜线路的电路板及其制作方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3568312A (en) * | 1968-10-04 | 1971-03-09 | Hewlett Packard Co | Method of making printed circuit boards |
| US3934335A (en) * | 1974-10-16 | 1976-01-27 | Texas Instruments Incorporated | Multilayer printed circuit board |
| US4211603A (en) * | 1978-05-01 | 1980-07-08 | Tektronix, Inc. | Multilayer circuit board construction and method |
| DE2932536A1 (de) * | 1979-08-09 | 1981-02-26 | Schering Ag | Verfahren zur herstellung von gedruckten schaltungen |
| JPS5648198A (en) * | 1979-09-26 | 1981-05-01 | Matsushita Electric Ind Co Ltd | Method of manufacturing flexible printed circuit board |
| DE3110528A1 (de) * | 1981-03-18 | 1982-10-07 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur herstellung gedruckter schaltungen |
| GB8500906D0 (en) * | 1985-01-15 | 1985-02-20 | Prestwick Circuits Ltd | Printed circuit boards |
| JPS61206293A (ja) * | 1985-03-08 | 1986-09-12 | 日本ペイント株式会社 | 回路板の製造方法 |
| US4915983A (en) * | 1985-06-10 | 1990-04-10 | The Foxboro Company | Multilayer circuit board fabrication process |
| US4804615A (en) * | 1985-08-08 | 1989-02-14 | Macdermid, Incorporated | Method for manufacture of printed circuit boards |
| US4737446A (en) * | 1986-12-30 | 1988-04-12 | E. I. Du Pont De Nemours And Company | Method for making multilayer circuits using embedded catalyst receptors |
| US4927742A (en) * | 1987-01-14 | 1990-05-22 | Kollmorgen Corporation | Multilayer printed wiring boards |
| US4931144A (en) * | 1987-07-31 | 1990-06-05 | Texas Instruments Incorporated | Self-aligned nonnested sloped via |
-
1990
- 1990-10-30 FI FI905366A patent/FI88241C/fi not_active IP Right Cessation
-
1991
- 1991-10-02 DE DE69115852T patent/DE69115852T2/de not_active Expired - Fee Related
- 1991-10-02 EP EP91309053A patent/EP0483979B1/en not_active Expired - Lifetime
- 1991-10-28 JP JP3308363A patent/JPH04283992A/ja not_active Withdrawn
-
1995
- 1995-10-06 US US08/540,573 patent/US5665525A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FI88241B (fi) | 1992-12-31 |
| FI905366A0 (fi) | 1990-10-30 |
| FI905366A (fi) | 1992-05-01 |
| DE69115852D1 (de) | 1996-02-08 |
| EP0483979B1 (en) | 1995-12-27 |
| JPH04283992A (ja) | 1992-10-08 |
| US5665525A (en) | 1997-09-09 |
| DE69115852T2 (de) | 1996-06-05 |
| EP0483979A1 (en) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI88241C (fi) | Foerfarande foer framstaellning av kretskort | |
| KR100688743B1 (ko) | 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법 | |
| KR100929839B1 (ko) | 기판제조방법 | |
| CN100551206C (zh) | 制造刚柔印刷电路板的方法 | |
| US7627947B2 (en) | Method for making a multilayered circuitized substrate | |
| KR930011781A (ko) | 배선판의 제조법 | |
| US20050108874A1 (en) | Method of manufacturing capacitor-embedded printed circuit board (PCB) | |
| EP0282625A3 (en) | Method for producing rigid-type multilayer printed wiring board | |
| KR101164957B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20010105375A (ko) | 다중-층 인쇄 회로를 위한 적층 | |
| US6518516B2 (en) | Multilayered laminate | |
| KR20090096809A (ko) | 반도체 부품 내장형 인쇄회로기판 제조 방법 | |
| KR100993342B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR101136396B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP5407470B2 (ja) | 多層回路基板の製造方法 | |
| KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
| JP2008166456A (ja) | 配線基板及びその製造方法 | |
| TW201417651A (zh) | 製造電路板與晶片封裝之方法，以及藉由使用此方法製成之電路板 | |
| KR101154605B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| WO2004105453A1 (ja) | 可撓性多層回路基板のスルーホール導通構造及びその形成法 | |
| KR100294157B1 (ko) | 다층인쇄회로기판의층간전기접속방법 | |
| KR20110093407A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2789782B2 (ja) | セラミック配線基板の製造方法 | |
| JPH04196194A (ja) | セラミック配線基板の製造方法 | |
| TW201427525A (zh) | 印刷電路板及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG | Patent granted |
Owner name: NOKIA MATKAPUHELIMET OY |
|
| MM | Patent lapsed |
Owner name: NOKIA MATKAPUHELIMET OY |