DE69115852T2 - Verfahren zur Herstellung einer Leiterplatte - Google Patents
Verfahren zur Herstellung einer LeiterplatteInfo
- Publication number
- DE69115852T2 DE69115852T2 DE69115852T DE69115852T DE69115852T2 DE 69115852 T2 DE69115852 T2 DE 69115852T2 DE 69115852 T DE69115852 T DE 69115852T DE 69115852 T DE69115852 T DE 69115852T DE 69115852 T2 DE69115852 T2 DE 69115852T2
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- insulating layer
- printed circuit
- areas
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 15
- 238000005253 cladding Methods 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000004080 punching Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 5
- 238000005234 chemical deposition Methods 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 3
- 238000004140 cleaning Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000000654 additive Substances 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 6
- 238000005553 drilling Methods 0.000 description 6
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- YFRNYWVKHCQRPE-UHFFFAOYSA-N buta-1,3-diene;prop-2-enoic acid Chemical compound C=CC=C.OC(=O)C=C YFRNYWVKHCQRPE-UHFFFAOYSA-N 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/092—Exposing inner circuit layers or metal planes at the walls of high aspect ratio holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung gedruckter Leiterplatten und im speziellen zur Herstellung von Vielschichtleiterplatten mittels eines additiven Verfahrens.
- Die Leiterplattenstruktur nach der vorliegenden Erfindung basiert auf subtraktiven und additiven Herstellungsverfahren. Beim subtraktiven Verfahren wird die gewünschte Leiterstruktur durch Ätzen der Kupferkaschierung des Basismaterials erhalten. Beim additiven Verfahren wird die Leiterstruktur auf ein dielektrisches Basismaterial abgelagert. Das Erlangen einer zuverlässigen Adhäsion und die unzulängliche thermische Stabilität der benutzten Acrylatbutadienisoliermaterialien war bei den additiven Verfahren ein Problem. Neuere Zusammensetzungen photobildfähiger Polymermaterialien mit einer höheren Stabilität sind in der Entwicklung. Sie ermöglichen die Herstellung höherwertigerer und genauerer Leiterplatten mittels des additiven Verfahrens. Diese Vorzüge additiver Leiterplattentechniken können bei der Herstellung hochgenauer Vielschichtleiterplatten erhalten werden. Die Kosten dieses Herstellungsverfahrens liegen weit unter denen zur Herstellung von Vielschichtleiterplatten mittels der herkömmlichen Laminierungsmethode.
- Die abnehmende Größe gebohrter Löcher und die zunehmenden Forderungen an die Leiterdichte der Leiterplatten lassen die Bohrkosten erheblich ansteigen. Die Herstellung verdeckter Verbindungen in Vielschichtleiterplatten mittels der herkömmlichen Methoden setzt auch das Bohren vor der endgültigen Laminierung voraus. Im Gegensatz dazu ermöglicht es die photobildfähige Polymerzwischenisolierung die Löcher verdeckter schichtübergreifender Verbindungen herzustellen, während zur gleichen Zeit die Polymerisolierschichten photobilderzeugt werden. Zusammen mit dem Anstieg der Packungsdichte werden die Basismaterialien dünner; dadurch wird die Herstellung von Durchführungen durch Stanzen ermöglicht.Im Vergleich zum Bohren ist Stanzen eine deutlich kostengünstigere Herstellungsmethode.
- In Vielschichtleiterplatten werden die Verbindungen zwischen laminierten Schichten durch eine Metallisierung der gebohrten Löcher hergestellt. Um einen verläßlichen Kontakt herzustellen, muß das gebohrte Loch eine glatte Bohroberfläche haben, und das Bohroberflächenprofil der das Bohrloch auskleidenden Kupferfolie muß auch glatt sein.
- Das Verfahren nach der Erfindung verwendet eine photobildfähige Isolierschicht, die laminierte Isolierschichten ersetzt.
- Die Herstellung von Verbindungslöchern in der zwischen einem unten liegenden Leitermuster und dem darauf abzulagernden Leitermuster liegenden Isolierschicht geschieht zur gleichen Zeit wie die Belichtung der Polymerisolierschicht während der Bildübertragung. Während des Ätzens des gelochten Basislaminats wird das möglicherweise um das Loch delaminierte Kupferlaminat auch geätzt. Dadurch wird es unmöglich, einen verläßlichen Kontakt zum gemeinsam benutzten Querschnitt der Manschette um das Verbindungsloch herum herzustellen. Dieses Problem wird vermieden, wenn die Isolierschicht um die Verbindungslöcher weit genug entfernt wird, um der durchkontaktierenden Metallisierung auch einen Kontakt mit der Manschette um das Verbindungsloch herum zu ermöglichen. Im Herstellungsverfahren nach der Erfindung werden alle additiv abgelagerten Metallisierungen der Leitermuster in einem Prozeß aufgebracht.
- Das Verfahren nach der Erfindung, die eine echte Kombinationserfindung ist, ist in Patentanspruch 1 definiert. Dieser Patentanspruch list gegenüber der EP-A-O 189 975 abgegrenzt, die eine Leiterplatte mit einer elektrisch leitenden Verbindung zwischen Kaschierungen auf gegenüberliegenden Oberflächen entlang von Durchführungslöchern offenbart.
- Die Erfindung kann im Vergleich mit herkömmlichen Herstellungsverfahren die nachfolgend beschriebenen Vorteile aufweisen:
- - durch den Vorteil, alle Löcher direkt in das Basismaterial zu stanzen, werden der Schaden durch die Herstellung von Löchern in geätzten Leitermustern, der sich in abnehmender Elastizität bemerkbar macht, und das Einbringen von Bohrstaub in die Reinraumabschnitte der Herstellungsstraße vermieden;
- - durch den Vorteil eines guten elektrischen Kontakts zwischen den Metallisierungen der Durchführungen und der Kaschierungsmanschetten um die Löcher herum werden der im Basismaterial Löcher erzeugende Vorgang und die Ablagerung der Metallisierung um den Rand der Löcher herum nicht kritisch;
- - die Metallisierungen der Verbindungslöcher sind kleineren mechanischen Spannungen durch den Unterschied der Wärmeausdehnungskoefizienten ausgesetzt, da der Wärmeausdehnungskoefizient des Basismaterials kleiner als der der Isolierschichten ist;
- - Kontakte zwischen der Kupferkaschierung des Basismaterials und der abgelagerten Metallisierung durch die Löcher der Isolierschicht hindurch tragen zu einer ansteigenden Leiterdichte bei;
- - Einschränkungen im Layout-Design durch den Gebrauch elektrolytischer Ablagerung werden vermieden, da die Verbindungen und das abgelagerte Leitermuster durch chemische Verfahren zur selben Zeit hergestellt werden; und
- - die Kontaktbereiche zur Befestigung der Komponenten können chemisch mit Lot beschichtet oder alternativ dazu mit z.B. einer Imidazolschutzschicht versehen werden.
- Nachfolgend wird die Erfindung an einer beispielhaften Ausführung in Bezug auf die beigefügten Zeichnungen beschrieben, in denen die Figuren 1 bis 9 die Herstellungsschritte einer gedruckten Leiterplatte vom Basismaterial zum Fertigprodukt aufzeigen.
- Figur 1 zeigt das Basismaterial mit seinen Kupferkaschierungen 1 und 2.
- Figur 2 zeigt das Basismaterial mit durch Stanzen hergestellten Löchern 3. Mechanische und chemische Methoden werden zum Reinigen und Entgraten der Kupferkaschierungen 1 und 2 benutzt.
- Figur 3 zeigt die gedruckte Leiterplatte nach den Bildübertragungs- und Ätzschritten, wobei in den Bereichen 4 die Kupferkaschierung entfernt wurde.
- Figur 4 zeigt die auf die Oberfläche der gedruckten Leiterplatte aufgebrachte photobildfähige Polymerisolierschicht 5.
- Figur 5 zeigt die Leiterplatte nach der Belichtung und der Entwicklung, wobei in der Isolierschicht 5 Löcher 6 gebildet wurden.
- Figur 6 zeigt die gedruckte Leiterplatte nach der Adhesionsverbesserung und Aktivierungsbehandlung der Ober- und Unterseite.
- Figur 7 zeigt die gedruckte Leiterplatte nach der Bildübertragung, in der eine photobild- und entwicklungsfähige Isolierschicht zur Herstellung von Schichten 7 benutzt wird.
- Figur 8 zeigt die gedruckte Leiterplatte nach der chemischen Ablagerung der auf den nicht durch die photogebildete Isolierschicht geschützten aktivierten Bereichen die gewünschten Leitermuster, Kontaktbereiche und Verbindungen bildenden Metallisierung 8.
- Figur 9 zeigt schließlich die gedruckte Leiterplatte mit einer darauf aufgebrachten, das Leitermuster in allen Bereichen bis auf die Kontaktbereiche schützenden Lötmaske 9.
Claims (1)
1. Verfahren zur Herstellung von gedruckten Leiterplatten, mit folgenden
Schritten:
(a) Bereitstellen eines für eine Leiterplatte vorgesehenen Substrats mit
Kupferkaschierungen (1, 2) Jeweils auf der Oberseite und der Unterseite;
(b) Stanzen von Löchern (3) durch das Substrat und die Kaschierungen
hindurch;
(c) mechanisches und optional zusätzlich chemisches Reinigen der
Kupferkaschierungen;
(d) Anwenden von Bildübertragungs- und Ätztechniken (4), um in den
Kaschierungsschichten Bereiche der Oberfläche des Substrats freilegende Strukturen zu
erzeugen;
(e) Aufbringen einer ersten photobildfähigen Polymerisolierschicht (5) auf die
freigelegte Oberfläche der Leiterplatte und die nach dem Ätzen überbleibenden
Strukturen der Kaschierung:
(f) Belichtung und Entwicklung der ersten Polymerisolierschicht (5) der
Leiterplatte zum Freilegen von Kaschierungsmanschetten um Verbindungslöcher (3)
und Durchgänge herum und zur Erzeugung weiterer Strukturen in der
Kaschierungsschicht;
(g) Adhesionsverbesserung und Aktivierungsbehandlung der Ober- und
Unterseite der Leiterplatte, da dieses für eine chemische Ablagerung von Metall auf
den so behandelten Seiten notwendig ist;
(h) Aufbringen einer zweiten photobildfähigen und entwicklungsfähigen
Isolierschicht (7) auf die Seiten der Leiterplatte;
(i) Durchführen von Bildübertragung und Entwicklung der zweiten
Isolierschicht (7), um Bereiche der schon teilweise gestalteten Leiterplatte vor der
folgenden Aufbringung einer Metallisierung (8) schützende Strukturen der zweiten
Isolierschicht bereitzustellen; und
(j) Aufbringen der Metallisierung (8) durch chemische Ablagerung zur
Bedeckung der Wände der Löcher und der nicht von der Struktur der zweiten
Isolierschicht geschützten Bereiche, wobei zum Schutz nicht zur Kontaktierung
vorgesehener Bereiche nach der chemischen Ablagerung der Metallisierung (8) eine
Lötmaske (9) auf die Leiterplatte aufgebracht wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI905366A FI88241C (fi) | 1990-10-30 | 1990-10-30 | Foerfarande foer framstaellning av kretskort |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69115852D1 DE69115852D1 (de) | 1996-02-08 |
| DE69115852T2 true DE69115852T2 (de) | 1996-06-05 |
Family
ID=8531338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69115852T Expired - Fee Related DE69115852T2 (de) | 1990-10-30 | 1991-10-02 | Verfahren zur Herstellung einer Leiterplatte |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5665525A (de) |
| EP (1) | EP0483979B1 (de) |
| JP (1) | JPH04283992A (de) |
| DE (1) | DE69115852T2 (de) |
| FI (1) | FI88241C (de) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5798909A (en) * | 1995-02-15 | 1998-08-25 | International Business Machines Corporation | Single-tiered organic chip carriers for wire bond-type chips |
| FI105606B (fi) | 1997-10-13 | 2000-09-15 | Nokia Mobile Phones Ltd | Optinen tiedonsiirtoyksikkö |
| US6555170B2 (en) | 1998-01-30 | 2003-04-29 | Duratech Industries, Inc. | Pre-plate treating system |
| US6174561B1 (en) | 1998-01-30 | 2001-01-16 | James M. Taylor | Composition and method for priming substrate materials |
| US6162365A (en) * | 1998-03-04 | 2000-12-19 | International Business Machines Corporation | Pd etch mask for copper circuitization |
| US6078013A (en) * | 1998-10-08 | 2000-06-20 | International Business Machines Corporation | Clover-leaf solder mask opening |
| KR100385976B1 (ko) * | 1999-12-30 | 2003-06-02 | 삼성전자주식회사 | 회로기판 및 그 제조방법 |
| JP3775970B2 (ja) * | 2000-03-27 | 2006-05-17 | 新光電気工業株式会社 | 電子部品実装用基板の製造方法 |
| JP3488888B2 (ja) * | 2000-06-19 | 2004-01-19 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板 |
| US20040078964A1 (en) * | 2001-03-07 | 2004-04-29 | Kazuhiro Itou | Land portion of printed wiring board, method for manufacturing printed wiring board, and printed wiring board mounting method |
| US6753480B2 (en) * | 2001-10-12 | 2004-06-22 | Ultratera Corporation | Printed circuit board having permanent solder mask |
| TW564530B (en) * | 2002-07-03 | 2003-12-01 | United Test Ct Inc | Circuit board for flip-chip semiconductor package and fabrication method thereof |
| JP4023339B2 (ja) * | 2003-03-05 | 2007-12-19 | 日立電線株式会社 | 配線板の製造方法 |
| US20040198044A1 (en) * | 2003-04-04 | 2004-10-07 | Sheng-Chuan Huang | Stacking photoresist image transferring method for fabricating a packaging substrate |
| US7264372B2 (en) * | 2004-03-16 | 2007-09-04 | Mag Instrument, Inc. | Apparatus and method for aligning a substantial point source of light with a reflector feature |
| US20150013901A1 (en) * | 2013-07-11 | 2015-01-15 | Hsio Technologies, Llc | Matrix defined electrical circuit structure |
| CN107920415B (zh) * | 2016-10-06 | 2020-11-03 | 鹏鼎控股(深圳)股份有限公司 | 具厚铜线路的电路板及其制作方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3568312A (en) * | 1968-10-04 | 1971-03-09 | Hewlett Packard Co | Method of making printed circuit boards |
| US3934335A (en) * | 1974-10-16 | 1976-01-27 | Texas Instruments Incorporated | Multilayer printed circuit board |
| US4211603A (en) * | 1978-05-01 | 1980-07-08 | Tektronix, Inc. | Multilayer circuit board construction and method |
| DE2932536A1 (de) * | 1979-08-09 | 1981-02-26 | Schering Ag | Verfahren zur herstellung von gedruckten schaltungen |
| JPS5648198A (en) * | 1979-09-26 | 1981-05-01 | Matsushita Electric Ind Co Ltd | Method of manufacturing flexible printed circuit board |
| DE3110528A1 (de) * | 1981-03-18 | 1982-10-07 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur herstellung gedruckter schaltungen |
| GB8500906D0 (en) * | 1985-01-15 | 1985-02-20 | Prestwick Circuits Ltd | Printed circuit boards |
| JPS61206293A (ja) * | 1985-03-08 | 1986-09-12 | 日本ペイント株式会社 | 回路板の製造方法 |
| US4915983A (en) * | 1985-06-10 | 1990-04-10 | The Foxboro Company | Multilayer circuit board fabrication process |
| US4804615A (en) * | 1985-08-08 | 1989-02-14 | Macdermid, Incorporated | Method for manufacture of printed circuit boards |
| US4737446A (en) * | 1986-12-30 | 1988-04-12 | E. I. Du Pont De Nemours And Company | Method for making multilayer circuits using embedded catalyst receptors |
| US4927742A (en) * | 1987-01-14 | 1990-05-22 | Kollmorgen Corporation | Multilayer printed wiring boards |
| US4931144A (en) * | 1987-07-31 | 1990-06-05 | Texas Instruments Incorporated | Self-aligned nonnested sloped via |
-
1990
- 1990-10-30 FI FI905366A patent/FI88241C/fi not_active IP Right Cessation
-
1991
- 1991-10-02 DE DE69115852T patent/DE69115852T2/de not_active Expired - Fee Related
- 1991-10-02 EP EP91309053A patent/EP0483979B1/de not_active Expired - Lifetime
- 1991-10-28 JP JP3308363A patent/JPH04283992A/ja not_active Withdrawn
-
1995
- 1995-10-06 US US08/540,573 patent/US5665525A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5665525A (en) | 1997-09-09 |
| EP0483979B1 (de) | 1995-12-27 |
| FI88241B (fi) | 1992-12-31 |
| FI88241C (fi) | 1993-04-13 |
| FI905366A (fi) | 1992-05-01 |
| FI905366A0 (fi) | 1990-10-30 |
| JPH04283992A (ja) | 1992-10-08 |
| DE69115852D1 (de) | 1996-02-08 |
| EP0483979A1 (de) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69115852T2 (de) | Verfahren zur Herstellung einer Leiterplatte | |
| DE69111890T2 (de) | Verfahren zur Herstellung einer Mehrschichtleiterplatte. | |
| DE102006050890B4 (de) | Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen | |
| DE69121501T2 (de) | Mehrschichtige Leiterplatte und Verfahren zu ihrer Herstellung | |
| EP0175045B1 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
| DE69105625T2 (de) | Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten. | |
| US6684497B2 (en) | Manufacturing methods for printed circuit boards | |
| US4770900A (en) | Process and laminate for the manufacture of through-hole plated electric printed-circuit boards | |
| DE3877412T2 (de) | Bei einer mehrere halbleiterbausteine beinhaltenden verpackung fuer hohe ansprueche verwendbares mehrschichtenverbindungssystem. | |
| DE112012000993B4 (de) | Unschädliches Verfahren zur Herstellung von durchgehenden leitenden Leiterbahnen auf den Oberflächen eines nicht-leitenden Substrats | |
| KR960020643A (ko) | 스택 가능형 회로 기판층의 제조 방법 | |
| DE102006051762A1 (de) | Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung | |
| DE69024704T2 (de) | Verfahren zur Herstellung einer mehrschichtigen Zwischenverbindungs-Leiterplattenanordnung unter Anwendung der Dünnfilmtechnik | |
| DE68927815T2 (de) | Verfahren zum Herstellen eines Substrates für integrierte Mikrowellen-Schaltungen | |
| DE102006045127A1 (de) | Verfahren zum Herstellen einer hochdichten Leiterplatte | |
| DE102005007405A1 (de) | Verfahren zur Herstellung hochdichter gedruckter Leiterplatten | |
| DE102007060510A1 (de) | Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung | |
| US5539181A (en) | Circuit board | |
| EP1123644B1 (de) | Verfahren zur herstellung von mehrlagenschaltungen | |
| DE3688255T2 (de) | Verfahren zur herstellung von mehrschichtleiterplatten. | |
| DE2147573B1 (de) | Verfahren zur Herstellung von mikroelektronischen Schaltungen | |
| DE69730288T2 (de) | Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen | |
| DE69105753T2 (de) | Herstellungsmethode einer dünnschichtmehrlagenstruktur. | |
| DE69027530T2 (de) | Verfahren zur erhöhung des isolationswiderstandes von leiterplatten | |
| DE3006117C2 (de) | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |