DE69105625T2 - Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten. - Google Patents

Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.

Info

Publication number
DE69105625T2
DE69105625T2 DE69105625T DE69105625T DE69105625T2 DE 69105625 T2 DE69105625 T2 DE 69105625T2 DE 69105625 T DE69105625 T DE 69105625T DE 69105625 T DE69105625 T DE 69105625T DE 69105625 T2 DE69105625 T2 DE 69105625T2
Authority
DE
Germany
Prior art keywords
photoresist
metal layer
electrical circuit
conductive post
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69105625T
Other languages
English (en)
Other versions
DE69105625D1 (de
Inventor
Takahiro Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69105625D1 publication Critical patent/DE69105625D1/de
Publication of DE69105625T2 publication Critical patent/DE69105625T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0505—Double exposure of the same photosensitive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Diese Erfindung bezieht sich auf eine Methode zur Herstellung einer Mehrschicht-Leiterplatte und im einzelnen auf eine Methode zur Bildung einer Zwischenschichtverbindung in einer solchen Mehrschicht-Leiterplatte. Die Methode ist in vielen technischen Bereichen von Nutzen, zum Beispiel bei der Herstellung von gedruckten Mehrschicht-Leiterplatten für Computer, die eine hohe Packungsdichte erfordern.
  • Zur Bildung einer Zwischenschichtverbindung bei der Herstellung einer Dünnfilm-Mehrschicht-Verdrahtung auf einem organischen Substrat, das beispielsweise aus Epoxidharz besteht, gibt es mehrere Techniken. An dieser Stelle seien zwei dieser Techniken genannt, die Isolierschicht-Ätzmethode und die Plattierungspfosten-Methode. Die Schritte der Isolierschicht- Ätzmethode sind in Figur 3 (a) bis (g) gezeigt. Bei dieser Methode wird auf einem Substrat 10 mit einer Isolierschicht eine Leiterschicht 11 gebildet (Figur 3 (a)). Anschließend wird auf dem Leiter 11 eine Photoresist-Schicht 12 flächendeckend aufgetragen, die selektiv belichtet und entwickelt wird (Figur 3 (b)). Daran anschließend wird der Leiter 11 selektiv geätzt, um auf den gewünschten Abschnitten des Substrats eine Unterschicht-Schaltungsverdrahtung 13 zu bilden, das verbleibende Photoresist 12 wird entfernt (Figur 3 (d)). Eine Isolierschicht 14 mit einem photoempfindlichen Harz wird dann auf der Unterschicht-Schaltungsverdrahtung 13 aufgebracht (Figur 3 (e)) und durch Ätzen (Trocken- oder Naßätzen) oder Leiterbildbelichtung und -entwicklung wird eine Durchverbindung 15 gebildet, um einen Bereich der Schaltungsverdrahtung 13 der unteren Schicht freizulegen (Figur 3 (f)). Dann wird mit Hilfe einer Filmbildetechnik, zum Beispiel stromlose Plattierung, Aufdampfung oder Sputtern, auf der Isolierschicht 14, in der Durchverbindung 15 und auf dem freiliegenden Bereich der Schaltungsverdrahtung 13 auf der unteren Schicht eine Oberschicht-Schaltungsverdrahtung 16 abgeschieden. Auf dem organischen Substrat kann eine Mehrschicht-Verdrahtung durch wiederholte Bildung von Isolierund Verdrahtungsschichten gebildet werden.
  • In der PUPA (ungeprüfte veröffentliche Patentanmeldung) JP-A-51-118390 wird ein Prozeß beschrieben, in dem auf der Oberfläche eines Verdrahtungssubstrats ein Polyimid-Film gebildet wird, auf dem ein Al-Verdrahtungsleiter angeordnet wird. Dann wird auf der Oberfläche des Polyimid-Films eine organische Schicht aus einer Al-Verbindung gebildet, Teile der Schicht aus der Al-Verbindung werden selektiv von dem Polyimid-Film entfernt, so daß darin Durchgangslöcher gebildet werden, und eine zweite Leiterschicht aus Al wird in den Durchgangslöchern gebildet, um eine vorbestimmte Mehrfach- Verdrahtungsstruktur zu erhalten.
  • JP-A-58-93298 beschreibt ein Unterschicht-Leiterbild, das durch Bildung einer Verdrahtungsleiterschicht auf einem Substrat uüd anschließendem Bilden einer Resistschicht auf diesem gebildet wird. Anschließend wird die Resistschicht teilweise entfernt, um Durchgangslöcher zu bilden, und ein Zwischenschicht-Isolierfilm, der eine Mehrschicht-Verdrahtung bildet, wird aus einem Harz auf Polyimid-Basis gebildet. Auf der Isolierschicht wird dann ein Resistfilm gebildet, Verbindungs-Durchgangslöcher werden durch teilweises Entfernen des Resistfilms gebildet, die Isolierschicht wird eingebrannt und die Oberschicht-Verdrahtung wird auf der entstehenden Isolierschicht gebildet.
  • In JP-A-60-180197 werden Mehrschicht-Leiterbilder beschrieben, die durch Bilden eines Erstschicht-Leiterbildes auf einem Isoliersubstrat erzeugt werden, Bilden eines Photopolymer-Films auf der ersten Schicht und Belichten, photochemische Aushärtung und Entwicklung des Photopolymer-Films, um an vorbestimmten Positionen einen photochemisch ausgehärteten Film mit Durchgangslöchern zu bilden. Dann wird, wobei der photochemisch ausgehärtete Film des o. a. Photopolymers als Zwischenschicht-Isolierfilm dient, eine zweite Leiterbild- Schicht auf dem Zwischenschicht-Isolierfilm und den Durchgangslöchern gebildet. Die Prozesse zur Bildung des Photopolymer-Films und des Leiterbildes können abwechselnd wiederholt werden, um ein Mehrschicht-Leiterbild zu erhalten.
  • In JP-A-61-121393 und JP-A-61-127196 wird eine Methode beschrieben, in der das obige Isolierschicht-Ätzverfahren angewendet wird, um auf der Oberfläche einer Isolierschicht durch Plattieren, Sputtern oder Aufdampfung Leiterbilder aus Materialien wie Kupfer oder Chrom zu bilden; hierbei werden gleichzeitig die Bereiche der Durchgangslöcher leitend gemacht, um eine elektrische Verbindung zu einem Leiterbild einer Unterschicht herzustellen.
  • Die einzelnen Schritte des Plattierpfostenverfahrens sind in Figur 5 (a) bis (h) dargestellt. In diesem Verfahren wird ein Metallfilm für die Unterschicht-Schaltungsverdrahtung 103 auf ein Substrat 101 aufgebracht, das flächendeckend mit Polyimid-Harz beschichtet ist, z. B. unter Anwendung der Sputter- Filmbildetechnik. Eine Unterschicht-Schaltungsverdrahtung 103 wird durch Beschichtung mit photoempfindlichem Resist, Bildbelichtung, Entwicklung, Resistentfernung und Ätzen gebildet (Figur 5 (a)).
  • Anschließend wird die Unterschicht-Schaltungsverdrahtung 103 flächendeckend mit photoempfindlichem Resist 104 beschichtet (Figur 5 (b)), das nach der Leiterbildbelichtung und -entwicklung selektiv abgetragen wird und ein Resist-Loch 105 bildet (Figur 5 (c)). In dem Resist-Loch 105 wird ein Plattierungspfosten 106 gebildet, zum Beispiel durch Elektroplattierung (Figur 5 (d)), ansehließend wird das Resist 104 mit einem vorbestimmten Lösungsmittel (Figur 5 (e)) entfernt. Im nächsten Schritt wird Polyimid 107 darauf aufgetragen (Figur 5 (f)) und die Polyimid- Oberfläche wird durch Polieren geglättet, um die Oberseite des Plattierungspfostens 106 freizulegen (Figur 5 (g)). Danach wird darauf eine Oberschicht-Schaltungsverdrahtung 108, zum Beispiel durch die Sputter-Filmbildetechnik, gebildet (Figur 5 (h)). Durch Wiederholung dieser Prozesse kann eine Mehrschicht-Verdrahtung gebildet werden.
  • JP-A-61-90496 beschreibt einen Prozeß, in dem eine Metallfolie für eine leitende Schaltung auf ein Isoliersubstrat aufgebracht wird und eine Unterschicht-Verdrahtung durch Photoresist-Beschichtung, Leiterbildbelichtung, Entwicklung, Plattierung, Resist-Entfernung und Ätzen gebildet wird. Anschließend wird auf der Unterschicht-Verdrahtung ein Polyimid-Film gebildet und durch mechanisches Bohren oder mittels Laser wird ein Durchgangsloch an der Stelle gebildet, die leitend werden soll. Als nächstes wird in dem Durchgangsloch durch lokale Anwendung eines Galvanisierbades und mit einem Laserstrahl ein Plattierungspfosten gebildet.
  • In JP-A-63-43396 wird ein Prozeß beschrieben, in dem eine Mehrschicht-Verdrahtung durch Bildung einer unteren Leiterschicht auf der gesamten Oberfläche eines Mehrschicht-Aluminium-Verdrahtungssubstrats gebildet wird und, nachdem ein positiver Trockenfilm preßbondiert wurde, wird durch Belichtung und Entwicklung ein Resist-Bild gebildet. Anschließend wird durch Elektroplattieren in dem gebildeten Kontaktloch ein Plattierungspfosten erzeugt und das Plattierungs-Resist-Bild wird mittels Lösungsmittel abgetragen.
  • Hierauf wird eine Isolierschicht aufgetragen, die Oberfläche der Isolierschicht wird geschliffen, um die Oberseite des Plattierungspfostens freizulegen, eine andere Isolierschicht wird darauf aufgetragen, ein Resist-Loch des gewünschten Durchmessers wird in dieser Isolierschicht gebildet, in dem Resist-Loch und auf der Oberfläche der oben genannten Isolierschicht wird Kupfer aufgesputtert, das erforderliche Schaltkreisbild wird durch Ätzen gebildet, wodurch man eine Mehrschicht-Verdrahtung erhält.
  • JP-A-63-244797 beschreibt einen Prozeß, in dem ein positiver Trockenfilm mehrschichtig auf ein Aluminium-Substrat aufgebracht wird (auf dem sich ein Unterschicht-Leiterbild befindet), um ein Resist-Bild zu bilden. Durch Belichtung und Entwicklung werden Resist-Löcher gebildet, diese werden dann mit Kupfersulfat plattiert und bilden einen Plattierungspfosten, bevor das verbleibende Resist mit Azeton entfernt wird. Der Pfosten wird dann mit einer Polyimid-Isolierschicht beschichtet, die Oberfläche der Isolierschicht wird poliert, um den Kopf des Pfostens freizulegen, und auf der Oberfläche der Isolierschicht und dem Kopf des Plattierungspfostens wird mit einem Sputter-Apparat eine Kupferschicht aufgebracht, um ein gewünschtes Leiterbild herzustellen.
  • JP-A-61-179598 beschreibt einen Prozeß, in dem ein Leiterbild aus Kupfer als untere Verdrahtungsschicht auf einem keramischen Substrat gebildet wird und anschließend mit einer herkömmlichen photolithographischen Technik ein Photoresist-Muster darauf abgebildet wird. Im nächsten Schritt wird die Oberfläche der unteren Verdrahtungsschicht, die an einem Photoresist-Loch freigelegt wurde, elektroplattiert, um einen Plattierungspfosten zu bilden. Die gesamte freiliegende Oberfläche des obengenannten Plattierungspfostens und des Substrats werden mit Polyimid-Harz beschichtet und von der Oberfläche der Isolierschicht wird in Substrat-Richtung ein definierter Druck angewendet, damit die Oberfläche der Isolierschicht flach wird. Dann wird auf die Oberfläche der Isolierschicht in einer vorgeschriebenen Position eine obere Verdrahtungsschicht aufgebracht, so daß eine Verdrahtung gebildet wird.
  • JP-A-62-263645 beschreibt einen Prozeß, in dem eine Chromschicht und eine Kupferschicht, die ihrerseits flächendeckend auf ein Substrat aufgetragen wurden, geätzt werden, um ein vorbestimmtes Bild zu erzeugen. Auf der Kupferschicht wird dann ein positives Photoresist flächendeckend aufgetragen und durch Belichtung und Entwicklung des Resists wird eine Öffnung (Durchverbindung) gebildet. Das positive Photoresist wird silikatisiert, in der Öffnung wird durch Eintauchen in ein flüssiges Lötbad ein Plattierungspfosten gebildet, wobei das silikatisierte Resist als Löt-Barriere zurückbleibt, und die Oberschicht-Verdrahtung wird an den Pfosten angeschlossen.
  • JP-A-50-2059 beschreibt einen Prozeß, in dem ein Isoliersubstrat, zum Beispiel Keramik, mit einer Kupferschicht als Unterschicht-Verdrahtung beschichtet wird; auf dieser wird ein Photoresist-Film aufgebracht und durch Belichten des Photoresists und anschließende Entwicklung wird ein Resist-Loch gebildet. In dem Loch wird durch Elektroplattieren ein leitendes Material (Plattierungspfosten), zum Beispiel Kupfer, abgeschieden, das verbleibende Photoresist wird dann entfernt und ein Isoliermaterial, zum Beispiel Epoxid-Harz, abgeschieden. Anschließend wird auf das leitende und das isolierende Material durch stromlose Plattierung eine Kupferschicht aufgetragen, um eine Zwischenschicht-Verbindung herzustellen.
  • Um eine erste elektrische Schaltungsverdrahtung mit einer zweiten elektrischen Schaltungsverdrahtung elektrisch zu verbinden, muß eine genaue Ausrichtung zwischen der ersten elektrischen Schaltung und dem leitenden Verbindungspfosten hergestellt werden. In den oben beschriebenen Isolierschicht- Strukturierungsverfahren besteht zwischen der ersten elektrischen Schaltung und dem Pfosten ein Struktur-Ausrichtungsfehler, so daß der Pfostendurchmesser entsprechend dem möglichen Fehler vergrößert werden muß, oder, wie in Figur 4 gezeigt, die Größe der ersten elektrischen Schaltung 13 muß größer sein als der Durchmesser des Resist-Lochs 15 oder des leitenden Pfostens 106 und damit kann die Dichte der elektrischen Schaltungen bei der Strukturierung nicht erhöht werden.
  • Der Nachteil der oben beschriebenen Plattierungspfosten-Methode besteht darin, daß zur Bildung eines Leiterbildes photoempfindliches Resist aufgetragen wird, das anschließend belichtet, entwickelt und abgetragen wird, und dann ein zusätzliches Verfahren für das Auftragen des Resists und dessen spätere Entfernung zur Bildung des Resist-Lochs erforderlich ist
  • Es ist eine Aufgabe der Erfindung, eine Zwischenschicht-Verbindung zwischen Schichten eines Mehrschicht-Substrats herzustellen, das bei elektrischen Schaltungen von hoher Packungsdichte möglich ist, durch Verhinderung einer Fehljustierung zwischen der ersten elektrischen Schaltung und dem leitenden Pfosten. In der vorgeschlagenen Technik wird Photoresist einmal aufgetragen, jedoch in zwei Bildbelichtungs/-entwicklungsprozessen genutzt.
  • Eine weitere Aufgabe der Erfindung ist die Reduzierung der Verfahrensschritte bei der Herstellung einer Mehrschicht-Leiterplatte durch Wegfall der zusätzlichen Prozesse zur Entfernung und zum Auftragen des photoempfindlichen Resists, und statt dessen der Verwendung desselben Photoresists sowohl bei der Bildung des Resist-Lochs als auch bei der Bildung der Struktur des ersten elektrischen Schaltkreises.
  • Von einem ersten Aspekt aus betrachtet wird eine Methode zur Herstellung einer Mehrschicht-Leiterplatte bereitgestellt, bei der die Zwischenschicht-Verbindung zwischen einer ersten elektrischen Schaltung und einer zweiten elektrischen Schaltung hergestellt wird, wobei die beiden elektrischen Schaltungen auf einem Substrat gebildet werden, die die Schritte des Auftragens einer Metallschicht auf das genannte Substrat und eines Photoresists auf die genannte Metallschicht umfaßt, und die anschließende teilweise Entfernung des genannten Photoresists, zur Erzeugung eines Resist-Lochs, wobei die genannte Methode durch folgende Schritte gekennzeichnet ist: selektives Belichten des verbleibenden Photoresists entsprechend einem gewünschten Bild für die genannte erste elektrische Schaltung; Bildung eines leitenden Pfostens in dem genannten Resist-Loch; Abtragen des belichteten verbleibenden Photoresists zur Aufdeckung entsprechender Bereiche der genannten Metallschicht und Ätzen der genannten Bereiche zur teilweisen Freilegung des Substrats und zur Bildung der genannten ersten elektrischen Schaltung; Abtragen sämtlichen verbleibenden Photoresists und Auftragen einer Isolierschicht auf die genannte erste elektrische Schaltung, das freiliegende Substrat und den genannten leitenden Pfosten, so daß nur ein Ende des genannten leitenden Pfostens frei bleibt; und Auftragen einer zweiten Metallschicht auf die genannte Isolierschicht und das freiliegende Ende des genannten leitenden Pfostens, um die genannte zweite elektrische Schaltung zu bilden.
  • Alternativ kann der Schritt der selektiven Belichtung des verbleibenden Photoresists nach dem Schritt der Bildung eines leitenden Pfostens ausgeführt werden.
  • Von einem zweiten Aspekt aus betrachtet wird eine Mehrschicht-Verdrahtungsplatte bereitgestellt, die gemäß der Methode der vorliegenden Erfindung erzeugt wurde.
  • Mit der Methode der vorliegenden Erfindung wird der Pfosten, der eine Verbindung zwischen der ersten und zweiten elektrischen Schaltung herstellt, gebildet, bevor die erste elektrische Schaltung gebildet wird, und somit kann es nicht zu einer Lage-Verschiebung zwischen dem Pfosten und der ersten elektrischen Schaltung kommen. Außerdem ist es möglich, das aufgetragene positive Photoresist beim Bilden des Pfostens wieder zu verwenden, um die erste elektrische Schaltung zu bilden.
  • Die vorliegende Erfindung soll weiter anhand eines Beispiels und unter Bezugnahme auf ein Ausführungsbeispiel der Erfindung beschrieben werden, wie in den beiliegenden Zeichnungen erläutert wird; es zeigt:
  • Figur 1 (a) bis (h) Prozeßdiagramme mit den Schritten für die Erzeugung einer Mehrschicht-Leiterplatte gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • Figur 2 eine schematische Ansicht, die den Überlappungszustand eines leitenden Pfostens und eines Schaltkreisbildes auf einer unteren Schicht entsprechend dem bevorzugten Ausführungsbeispiel zeigt;
  • Figur 3 (a) bis (g) Prozeßdiagramme mit den Schritten des herkömmlichen Ätzverfahrens der Isolierschicht;
  • Figur 4 eine schematische Ansicht, die den Überlappungszustand eines herkömmlichen leitenden Pfostens und eines Schaltkreisbildes auf einer unteren Schicht zeigt; und
  • Figur 5 (a) bis (h) Prozeßdiagramme mit den Schritten der herkömmlichen Plattierungspfosten-Methode.
  • Ein Ausführungsbeispiel der Erfindung soll nun unter Bezugnahme auf Figur 1 (a) bis (h) erläutert werden.
  • Wie in Figur 1 (a) gezeigt wird, wird auf einem organischen Substrat 1 mit einer bekannten Filmbildetechnik, zum Beispiel Abscheidung, Sputtern oder stromloses Plattieren, eine 30 um dicke Kupfer-Deckmetallschicht 2 aufgetragen. Anschließend wird ein positives Resist 3 auf der Kupferschicht 2 aufgetragen (Figur 1 (b)). Hier kann jedes im Handel erhältliche Photoresist, zum Beispiel AZ1350J (Sipley Co.), TNS (IBM Corp.) und PMER-P (Tokyooka Ltd.), verwendet werden. Der Auftrag erfolgt gewöhnlich durch Bürsten, Schleuder-Beschichtung oder Immersion.
  • Das positive Photoresist 3 wird dann durch eine Maske (nicht dargestellt) belichtet, der Abschnitt mit dem Durchverbindungsbild der Maske ist lichtundurchlässig, alle anderen Abschnitte sind transparent (Figur 1 (b)). Das Photoresist wird anschließend entwickelt, der Resist-Bereich, in dem ein leitender Verbindungspfosten gebildet werden soll, wird abgetragen, um ein Resist-Loch 4 zu erzeugen. Hierdurch wird die Kupferschicht 2, auf der eine Unterschicht-Verdrahtungsanordnung gebildet werden soll, teilweise freigelegt (Figur 1 (c)).
  • Zur Festlegung des Schaltkreisbildes der unteren Schicht wird das verbleibende positive Photoresist 3 erneut durch eine Maske (nicht dargestellt) belichtet, der Teil der Maske mit dem Leiterbild ist lichtundurchlässig, alle anderen Abschnitte transparent (Figur 1 (c)). Alternativ kann das Schaltkreisbild auf der unteren Schicht auch nach Bildung des Pfostens festgelegt werden, indem das verbleibende positive Photoresist belichtet wird, wie oben, jedoch erst nach Bildung des Pfostens. Der Pfosten 5 aus Kupfer-, Zinn- oder Lotplattierung wird in dem Resist-Loch 4 durch Elektroplattierung gebildet (Figur 1 (d)). Beim Ätzen der Verdrahtungsanordnung auf der unteren, aus Kupfer bestehenden Schicht, was später beschrieben wird, muß das Kupfer des Pfostens entweder mit Zinn, Lotplattierung, einem galvanisch abgeschiedenen Beschichtungsfilm oder einem galvanisch abgeschiedenen positiven Photoresist-Film abgedeckt werden, um ein Ätzen des Kupfer-Pfostens 5 zu verhindern. Nachdem das verbleibende Photoresist 3 mit alkalischer Entwicklungslösung, z. B. NaOH und TMAM, entwickelt wurde, werden die Abschnitte des Photoresists, die entsprechend dem Schaltkreisbild der unteren Schicht belichtet wurden, abgetragen. Hierdurch wird die Kupferschicht 2, aus der der Verdrahtungsteil der unteren Schicht gebildet werden soll, teilweise freigelegt. Die freigelegten Abschnitte der Kupferschicht 2 werden mittels Naßätz-Technik geätzt; hierbei werden die freigelegten Bereiche zum Beispiel bei 50ºC für 2 Minuten und 30 Sekunden in eine Misch-Ätzlösung aus Schwefelsäure und Wasserstoffperoxid eingetaucht. Besteht das Substrat 1 aus Keramik, Silizium oder Glas, kann anstelle des Naßätzverfahrens das Trockenätzverfahren mit einem bekannten Gas angewendet werden, wie zum Beispiel Ar und CF&sub4;, die für das jeweils zu ätzende Material geeignet sind. In dem Ätzverfahren wird die Oberfläche des Substrats 1 teilweise freigelegt, wodurch auf der unteren Schicht eine elektrische Schaltung 6 definiert wird (Figur 1 (e)). Mit dem oben beschriebenen Verfahren werden der Pfosten 5 und die elektrische Schaltung 6 auf der unteren Schicht genau aufeinander ausgerichtet, wie in Figur 2 gezeigt wird. Nachdem die elektrische Schaltung 6 auf der unteren Schicht gebildet wurde, wird das Photoresist 3 mit einem Lösungsmittel abgetragen.
  • Als nächstes wird ein organisches Isolierharz 7, wie zum Beispiel Epoxidharz, Polyimid-Harz oder BT-Harz (Bismaleimid- Triazin-Harz) flächendeckend aufgetragen, getrocknet und gehärtet, so daß die Oberflächen des organischen Substrats 1, des Pfostens 5 und der elektrischen Schaltung 6 auf der unteren Schicht abgedeckt sind (siehe Figur 1 (f)). Anschließend wird die Oberfläche des organischen Isolierharzes 7 mit einer Bandschleifmaschine (einer Rotations-Poliermaschine mit in Bandform gerolltem Sandpapier) und einer Bürstenpoliermaschine (eine Poliermaschine mit einer Bürste, auf die Schleifkorn aufgebracht wird) poliert, um den Kopf des Durchverbindungshöckers 5 freizulegen. Darauf wird dann mittels einer bekannten Filmbildetechnik, zum Beispiel Elektroplattierung, eine Kupfer-Metallschicht 8 für die obere elektrische Schaltung aufgebracht (Figur 1 (g)). Alternativ kann auf einem Substrat, das zum Beispiel aus Keramik, Silizium oder Glas besteht, eine dünne Metallschicht gebildet werden, zum Beispiel durch Sputtern oder Aufdampfung. Mit den oben beschriebenen Schritten wird zwischen der elektrischen Schaltung 6 der unteren Schicht und der elektrischen Schaltung 8 der oberen Schicht durch den Pfosten 5 ein elektrischer Kontakt hergestellt. Durch Wiederholen dieses Prozesses kann eine Mehrschicht-Verdrahtung hergestellt werden. Wie in Figur 1 (h) gezeigt wird, kann eine elektrische Schaltung auf der oberen Schicht auch aus einem elektronischen Teil 10 bestehen, anstatt hierfür eine Metallschicht zu bilden; dieses wird dann mit Lot 9 an dem Pfosten 5 befestigt. Der Pfosten 5 kann nur aus Kupfer bestehen, oder auch aus Lot oder Zinn auf dem Kupfer, seine Dicke kann nach Bedarf verändert werden. Wird der Pfosten 5 durch Lotplattierung gebildet, kann die Dicke des Pfostens nach Wunsch gesteuert werden, und ein elektronisches Teil kann direkt auf dem Pfosten montiert werden.
  • In dem bevorzugten Ausführungsbeispiel wird eine Lageverschiebung zwischen der elektrischen Schaltung der unteren Schicht und dem leitenden Pfosten ausgeschaltet. Die Technik erfordert keine Größenzunahme des Schaltkreises, so daß eine elektrische Schaltung von höherer Dichte erreicht werden kann. Außerdem kann durch Verwendung desselben Photoresists zur Bildung sowohl des leitenden Pfostens als auch des Schaltungsbildes der unteren Schicht das zusätzliche Verfahren für das Auftragen und Entfernen des Photoresists zur Bildung des leitenden Pfostens, wie es nach Methoden nach dem bisherigen Stand der Technik üblich war, entfallen, wodurch die Anzahl der Fertigungsschritte reduziert wird.

Claims (8)

1. Eine Methode zur Herstellung einer Mehrschicht-Leiterplatte, bei der eine Zwischenschicht-Verbindung zwischen einer ersten elektrischen Schaltung und einer zweiten elektrischen Schaltung hergestellt wird, wobei beide elektrische Schaltungen auf einem Substrat (1) gebildet werden, die Schritte des Auftragens einer Metallschicht (2) auf das genannte Substrat (1) und eines Photoresists (3) auf die genannte Metallschicht (2) umfassend, und anschließendes teilweises Entfernen des genannten Photoresists (3), zur Erzeugung eines Resist-Lochs (4) , wobei die genannte Methode durch folgende Schritte gekennzeichnet ist:
Selektives Belichten des verbleibenden Photoresists entsprechend einem gewünschten Bild für die genannte erste elektrische Schaltung;
Bilden eines leitenden Pfostens (5) in dem genannten Resist-Loch (4);
Entfernen des belichteten verbleibenden Photoresists zur Aufdeckung entsprechender Bereiche der genannten Metallschicht (2) und Ätzen der genannten Bereiche, um teilweise das Substrat (1) freizulegen und die genannte erste elektrische Schaltung (6) zu bilden;
Entfernen des gesamten verbleibenden Photoresists und Auftragen einer Isolierschicht (7) auf die genannte erste elektrische Schaltung (6), das freigelegte Substrat und den genannten leitenden Pfosten (5), so daß nur ein Ende des genannten leitenden Pfostens frei bleibt; und Auftragen einer zweiten Metallschicht (8) auf die genannte Isolierschicht (7) und das freigelegte Ende des genannten leitenden Pfostens zur Bildung der genannten zweiten elektrischen Schaltung.
2. Eine Methode nach Anspruch 1, folgende Schritte umfassend:
flächendeckende Beschichtung des genannten Substrats (1) mit der genannten Metallschicht (2);
flächendeckende Beschichtung der genannten Metallschicht (2) mit dem genannten Photoresist (3);
Belichten und Entwickeln des genannten Photoresists (3) zur Entfernung eines Teils des genannten Photoresists, wodurch ein Resist-Loch (4) definiert wird;
selektives Belichten des restlichen, nach dem Belichtungs- und Entwicklungsschritt zurückbleibenden Photoresits, um ein gewünschtes Schaltungsbild entsprechend der genannten ersten elektrischen Schaltung zu definieren;
Bilden des genannten leitenden Pfostens (5) in dem genannten Resist-Loch (4);
Entwickeln und Entfernen des belichteten verbleibenden Photoresists;
Ätzen der Metallschicht, die durch die Entwicklung des genannten verbleibenden Photoresists freigelegt wurde, zur Bildung der genannten ersten elektrischen Schaltung;
Abtragen des genannten Photoresists von der Metallschicht, die die erste elektrische Schaltung bildet; flächendeckende Beschichtung der genannten ersten elektrischen Schaltung (6), dem durch Ätzen freigelegten Substrat und dem genannten leitenden Pfosten (5) mit einer organischen Isolierschicht (7);
Abflachen der Oberfläche der genannten organischen Isolierschicht (7), um ein Ende des genannten leitenden Pfostens (5) freizulegen; und
Abscheiden einer weiteren Metallschicht (8) oder eines elektronischen Teils (10) auf der freigelegten Oberfläche der genannten organischen Isolierschicht und des genannten leitenden Pfostens zur Bildung der genannten zweiten elektrischen Schaltung.
3. Eine Methode nach Anspruch 1, folgende Schritte aufweisend:
flächendeckendes Auftragen der genannten Metallschicht (2) auf das genannte Substrat (1);
flächendeckendes Auftragen des genannten Photoresists (3) auf die genannte Metallschicht (2);
Belichten und Entwickeln des genannten Photoresists (3), zur Entfernung eines Teils des genannten Photoresists, wodurch ein Resist-Loch (4) definiert wird;
Bilden des genannten leitenden Pfostens (5) in dem genannten Resist-Loch (4);
selektives Belichten und Entwickeln des restlichen, nach dem Belichtungs- und Entwicklungsschritt übrigbleibenden Photoresists, um ein gewünschtes Schaltkreisbild für die genannte erste elektrische Schaltung zu definieren;
Ätzen der Metallschicht, die durch die Entwicklung des genannten restlichen Photoresists freigelegt wurde, um die genannte erste elektrische Schaltung zu bilden;
Abtragen des genannten Photoresists von der Metallschicht, die die genannte erste elektrische Schaltung bildet;
flächendeckendes Auftragen einer organischen Isolierschicht (7) auf die genannte erste elektrische Schaltung (6), das durch Ätzen freigelegte Substrat und den genannten leitenden Pfosten (5);
Abflachen der Oberfläche der genannten organischen Isolierschicht (7), um ein Ende des genannten leitenden Pfostens (5) freizulegen; und
Abscheiden einer weiteren Metallschicht (8) oder eines elektronischen Teils (10) auf der freiliegenden Oberfläche der genannten organischen Isolierschicht und des genannten leitenden Pfostens zur Bildung der genannten zweiten elektrischen Schaltung.
4. Eine Methode nach jedem vorangehenden Anspruch, bei der das genannte Photoresist (3) ein positives Photoresist ist.
5. Eine Methode nach jedem vorangehenden Anspruch, bei der, wenn der genannte leitende Pfosten aus demselben Material wie die genannte Metallschicht besteht, ein Schutzfilm, bestehend aus einem anderen Material als das der genannten Metallschicht und des leitenden Pfostens, auf dem leitenden Pfosten gebildet wird, bevor die genannte Metallschicht geätzt wird.
6. Eine Methode nach jedem vorangehenden Anspruch, bei der die genannte Metallschicht (2) und die zweite Metallschicht (8) Kupferschichten sind.
7. Eine Methode nach Anspruch 5, bei der die genannte Metallschicht (2) und der leitende Pfosten (5) aus Kupfer bestehen und der genannte Schutzfilm entweder aus Zinn, Lotplattierung, einem galvanisch abgeschiedenen Film oder einem galvanisch abgeschiedenen positiven Photoresist-Film besteht.
8. Eine Methode nach jedem vorangehenden Anspruch, bei der der genannte leitende Pfosten durch Elektroplattierung gebildet wird.
DE69105625T 1990-05-28 1991-05-16 Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten. Expired - Fee Related DE69105625T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2135505A JPH0636472B2 (ja) 1990-05-28 1990-05-28 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
DE69105625D1 DE69105625D1 (de) 1995-01-19
DE69105625T2 true DE69105625T2 (de) 1995-05-24

Family

ID=15153332

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69105625T Expired - Fee Related DE69105625T2 (de) 1990-05-28 1991-05-16 Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.

Country Status (4)

Country Link
US (1) US5092032A (de)
EP (1) EP0459665B1 (de)
JP (1) JPH0636472B2 (de)
DE (1) DE69105625T2 (de)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203078A (en) * 1985-07-17 1993-04-20 Ibiden Co., Ltd. Printed wiring board for IC cards
KR100274764B1 (ko) * 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법
US6568073B1 (en) 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
US5504992A (en) * 1991-11-29 1996-04-09 Hitachi Chemical Company, Ltd. Fabrication process of wiring board
TW229350B (de) * 1992-08-28 1994-09-01 Hitachi Seisakusyo Kk
JP2657741B2 (ja) * 1992-11-17 1997-09-24 池上通信機株式会社 カラー画像表示方法及び装置
FR2699323B1 (fr) * 1992-12-15 1995-01-13 Asulab Sa Contacteur "reed" et procédé de fabrication de microstructures métalliques tridimensionnelles suspendues.
DE69311277T2 (de) * 1992-12-15 1998-01-15 Asulab Sa Schutzrohrschalter und Herstellungsverfahren für aufgehängte dreidimensionale metallische Mikrostrukturen
US5529681A (en) * 1993-03-30 1996-06-25 Microparts Gesellschaft Fur Mikrostrukturtechnik Mbh Stepped mould inserts, high-precision stepped microstructure bodies, and methods of producing the same
DE4310296A1 (de) * 1993-03-30 1994-10-06 Microparts Gmbh Verfahren zum Herstellen gestufter Formeinsätze, gestufte Formeinsätze und damit abgeformte gestufte Mikrostrukturkörper hoher Präzision
US5726482A (en) * 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
FR2721435B1 (fr) * 1994-06-17 1996-08-02 Asulab Sa Microcontacteur magnétique et son procédé de fabrication.
JP2571677B2 (ja) * 1994-11-22 1997-01-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体装置の製造方法
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
JPH09148731A (ja) * 1995-11-17 1997-06-06 Fujitsu Ltd 配線基板間の接続構造の製造方法
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6112406A (en) * 1996-05-06 2000-09-05 Siemens Aktiengesellschaft Method for producing electrically conductive connections between two or more conductor structures
JP3398557B2 (ja) * 1997-01-29 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 表層配線プリント基板の製造方法
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP2002503878A (ja) * 1997-12-05 2002-02-05 リア オートモーティヴ ディアボーン インコーポレイテッド プリント回路及び製造方法
US6063647A (en) 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
US20100044080A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US7695644B2 (en) * 1999-08-27 2010-04-13 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
US20080035370A1 (en) * 1999-08-27 2008-02-14 Lex Kosowsky Device applications for voltage switchable dielectric material having conductive or semi-conductive organic material
US7825491B2 (en) * 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
AU6531600A (en) * 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US6216941B1 (en) * 2000-01-06 2001-04-17 Trw Inc. Method for forming high frequency connections to high temperature superconductor circuits and other fragile materials
TW496111B (en) 2000-08-24 2002-07-21 Ind Tech Res Inst Method of forming contact hole on multi-level circuit board
US6465084B1 (en) 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
IL165282A0 (en) * 2002-05-23 2005-12-18 Schott Ag Method for producing a component comprising a conductor structure that issuitable for use at high frequencies
JP2005535108A (ja) * 2002-05-23 2005-11-17 ショット アーゲー 高周波用途に適した導体構成を有する構成要素を製造する方法
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
US7145229B2 (en) * 2002-11-14 2006-12-05 The Regents Of The University Of California Silicone metalization
EP1435765A1 (de) * 2003-01-03 2004-07-07 Ultratera Corporation Verfahren zur Bildung von Verbindungen auf einem Leitermuster auf einer gedruckten Schaltungsplatte
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
US20100263200A1 (en) * 2005-11-22 2010-10-21 Lex Kosowsky Wireless communication device using voltage switchable dielectric material
WO2007062122A2 (en) 2005-11-22 2007-05-31 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
US20080032049A1 (en) * 2006-07-29 2008-02-07 Lex Kosowsky Voltage switchable dielectric material having high aspect ratio particles
US7968014B2 (en) * 2006-07-29 2011-06-28 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
US20080029405A1 (en) * 2006-07-29 2008-02-07 Lex Kosowsky Voltage switchable dielectric material having conductive or semi-conductive organic material
EP2084748A4 (de) * 2006-09-24 2011-09-28 Shocking Technologies Inc Formulierungen für ein spannungsumschaltbares dielektrisches material mit einem abgestuften spannungsansprechverhalten und herstellungsverfahren dafür
US20120119168A9 (en) * 2006-11-21 2012-05-17 Robert Fleming Voltage switchable dielectric materials with low band gap polymer binder or composite
JP2008182105A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体素子の製造方法及び半導体素子
US7793236B2 (en) * 2007-06-13 2010-09-07 Shocking Technologies, Inc. System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices
US8206614B2 (en) * 2008-01-18 2012-06-26 Shocking Technologies, Inc. Voltage switchable dielectric material having bonded particle constituents
US8203421B2 (en) * 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
US20100047535A1 (en) * 2008-08-22 2010-02-25 Lex Kosowsky Core layer structure having voltage switchable dielectric material
WO2010033635A1 (en) * 2008-09-17 2010-03-25 Shocking Technologies, Inc. Voltage switchable dielectric material containing boron compound
US9208931B2 (en) * 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
EP2342722A2 (de) * 2008-09-30 2011-07-13 Shocking Technologies Inc Spannungsumschaltbares dielektrisches material mit leitenden kernhüllepartikeln
US8362871B2 (en) * 2008-11-05 2013-01-29 Shocking Technologies, Inc. Geometric and electric field considerations for including transient protective material in substrate devices
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
WO2010110909A1 (en) 2009-03-26 2010-09-30 Shocking Technologies, Inc. Components having voltage switchable dielectric materials
US9053844B2 (en) * 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
US20110198544A1 (en) * 2010-02-18 2011-08-18 Lex Kosowsky EMI Voltage Switchable Dielectric Materials Having Nanophase Materials
US9224728B2 (en) * 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
US9320135B2 (en) * 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
CN109273339B (zh) * 2018-09-18 2021-03-19 惠科股份有限公司 一种反应室、干法刻蚀设备及刻蚀方法
JP7259942B2 (ja) * 2019-03-29 2023-04-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
CN113834827B (zh) * 2020-06-24 2024-04-12 江苏长电科技股份有限公司 多层电路基板及其偏移检测方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3496072A (en) * 1967-06-26 1970-02-17 Control Data Corp Multilayer printed circuit board and method for manufacturing same
US3769108A (en) * 1971-12-03 1973-10-30 Bell Telephone Labor Inc Manufacture of beam-crossovers for integrated circuits
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
US4659587A (en) * 1984-10-11 1987-04-21 Hitachi, Ltd. Electroless plating process and process for producing multilayer wiring board
JPS62263645A (ja) * 1986-05-06 1987-11-16 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 電気的接点構造とその形成方法
US4763403A (en) * 1986-12-16 1988-08-16 Eastman Kodak Company Method of making an electronic component
JPH081987B2 (ja) * 1987-09-30 1996-01-10 日立化成工業株式会社 配線板の製造法
JP2700259B2 (ja) * 1988-10-06 1998-01-19 イビデン株式会社 プリント配線板における凹所を有する半田層の形成方法
US4920639A (en) * 1989-08-04 1990-05-01 Microelectronics And Computer Technology Corporation Method of making a multilevel electrical airbridge interconnect

Also Published As

Publication number Publication date
EP0459665B1 (de) 1994-12-07
US5092032A (en) 1992-03-03
JPH0432295A (ja) 1992-02-04
EP0459665A1 (de) 1991-12-04
JPH0636472B2 (ja) 1994-05-11
DE69105625D1 (de) 1995-01-19

Similar Documents

Publication Publication Date Title
DE69105625T2 (de) Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69218344T2 (de) Herstellungsverfahren für eine gedruckte Schaltung
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
DE3877412T2 (de) Bei einer mehrere halbleiterbausteine beinhaltenden verpackung fuer hohe ansprueche verwendbares mehrschichtenverbindungssystem.
DE4403916C2 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE69012444T2 (de) Excimer-induzierte flexible Zusammenschaltungsstruktur.
DE69205239T2 (de) Via-Loch Struktur und Verfahren.
DE102006050890A1 (de) Verfahren zur Herstellung einer gedruckten Leiterplatte mit kontaktsteglosem Kontaktloch
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE102006043019A1 (de) Gedruckte Leiterplatte mit feinem Muster und Verfahren zur Herstellung derselben
DE102005007405A1 (de) Verfahren zur Herstellung hochdichter gedruckter Leiterplatten
DE69115852T2 (de) Verfahren zur Herstellung einer Leiterplatte
DE2415487C3 (de) Verfahren zur Herstellung von Leiterplatten nach dem Photoätzverfahren
EP0584386A1 (de) Leiterplatte und Herstellungsverfahren für Leiterplatten
EP0602257B1 (de) Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten
EP1123644B1 (de) Verfahren zur herstellung von mehrlagenschaltungen
DE3688255T2 (de) Verfahren zur herstellung von mehrschichtleiterplatten.
DE69105753T2 (de) Herstellungsmethode einer dünnschichtmehrlagenstruktur.
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
EP0602258B1 (de) Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
DE2645947C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee