DE69111890T2 - Verfahren zur Herstellung einer Mehrschichtleiterplatte. - Google Patents

Verfahren zur Herstellung einer Mehrschichtleiterplatte.

Info

Publication number
DE69111890T2
DE69111890T2 DE69111890T DE69111890T DE69111890T2 DE 69111890 T2 DE69111890 T2 DE 69111890T2 DE 69111890 T DE69111890 T DE 69111890T DE 69111890 T DE69111890 T DE 69111890T DE 69111890 T2 DE69111890 T2 DE 69111890T2
Authority
DE
Germany
Prior art keywords
layer
metal layer
etching
bump
electrical circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69111890T
Other languages
English (en)
Other versions
DE69111890D1 (de
Inventor
Shuichi Okabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69111890D1 publication Critical patent/DE69111890D1/de
Application granted granted Critical
Publication of DE69111890T2 publication Critical patent/DE69111890T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

    Verfahren zur Herstellung einer Mehrschichtleiterplatte
  • Diese Erfindung bezieht sich auf eine Methode zur Herstellung einer Mehrschicht-Leiterplatte und insbesondere auf eine Methode zur Bildung einer Zwischenschichtverbindung in Mehrschicht-Leiterplatten. Diese Methode ist in vielen Bereichen der Leiterplattenherstellung von Nutzen, insbesondere bei der Herstellung von Mehrschichtplatinen für Computer, bei denen eine hohe Packungsdichte erforderlich ist.
  • Nach dem bisherigen Stand der Technik gibt es für die Bildung von Zwischenschichtverbindungen für Dünnfilm-Mehrschichtverdrahtungen auf einem organischen Substrat, das beispielsweise aus Keramik besteht, die Isolierschicht-Ätzmethode und die Methode mit galvanisch aufgebautem Kontaktpfosten. Figur 4 zeigt die Schritte der Isolierschicht-Ätzmethode. Hierbei wird ein Leiter 11 auf einem Substrat 10 mit einer Isolierschicht gebildet. Anschließend wird auf dem Leiter 11 Photoresist 12 deckend aufgetragen, der Leiter 11 wird selektiv belichtet und entwickelt. Danach wird der Leiter 11 selektiv geätzt, um an den gewünschten Stellen die untere Leiterschicht 13 zu bilden, das restliche Photoresist wird abgetragen. Eine Isolierschicht 14 aus photoempfindlichem Harz wird dann auf der so gebildeten unteren Leiterschicht 13 abgeschieden, mit Hilfe eines Trocken- oder Naßätzverfahrens werden Kontaktlöcher 15 gebildet, um die untere Leiterschicht 13 selektiv freizulegen. Auf den Kontaktlöchern 15 und der unteren Leiterschicht 13 wird dann mit Hilfe einer Filmbildetechnik, zum Beispiel stromloses Plattieren, Abscheidung und Sputtern, eine obere Leiterschicht 16 abgeschieden. Die Mehrschichtverdrahtung wird auf dem organischen Substrat durch wiederholte Bildung von Isolier- und Leitschichten gebildet. JP-A-51-118390 beschreibt eine vorbestimmte Mehrschicht-Verdrahtungsstruktur, die zunächst durch Bilden eines Polyimidharz-Films auf einer gedruckten Leiterplatte gebildet wird, auf der Al-Leiter gebildet werden; anschließend wird auf der Oberfläche des Polyimidharz-Films eine Schicht aus einer organischen Al-Verbindung gebildet. Dann werden Teile der organischen Schicht aus der Al-Verbindung selektiv von dem Polyimidharz-Film abgetragen, um darin Durchgangslöcher zu bilden, in den Durchgangslöchern wird eine zweite Leiterschicht aus Al gebildet.
  • JP-A-58-93298 beschreibt ein Leiterbild für eine untere Leiterschicht, das durch Bilden einer Leiterschicht auf einem Substrat und anschließendes Bilden einer Resist-Schicht auf diesem Substrat erzeugt wird. Anschließend wird die Resist- Schicht teilweise abgetragen, um Durchgangslöcher zu bilden, und ein Zwischenschicht-Isolierfilm, der die Mehrschicht-Leiterplatte bildet, wird mittels Polyimid-Harz gebildet. Auf der Isolierschicht wird dann ein Resist-Film gebildet, Verbindungs-Durchgangslöcher werden gebildet, indem der Resist- Film teilweise abgetragen wird, die Isolierschicht wird gehärtet und auf der so entstandenen Isolierschicht wird eine obere Leiterschicht gebildet. JP-A-60-180197 beschreibt Mehrschicht-Leiterbilder, die durch Bilden eines Primärschicht- Leiterbildes auf einem Isoliersubstrat, Bilden eines Photopolymerfilms auf der Primärschicht und Belichten, photochemische Aushärtung und Entwicklung des Photopolymer-Films hergestellt wird, so daß ein photochemisch ausgehärteter Film mit Kontaktlöchern an vorbestiminten Stellen entsteht. Anschließend werden Sekundärschicht-Leiterbilder auf dem photochemisch ausgehärteten Film des Photopolyniers und auf den Kontaktloch-Bereichen gebildet, der beschriebene Photopolymer- Film-Bildeprozeß und Leiterbild-Bildeprozeß werden anschließend abwechselnd wiederholt. In JP-A-61-121393 und JP-A-61-127196 wird eine Methode beschrieben, in der die obengenannte Isolierschicht-Ätzmethode zur Bildung von Leiterbildern aus Materialien wie Kupfer oder Chrom auf einer Isolierschichtfläche durch Plattieren, Sputtern oder Aufdampfen verwendet wird, wobei gleichzeitig die Kontaktloch-Bereiche leitend gemacht werden, um eine elektrische Verbindung mit dem Leiterbild der unteren Schicht herzustellen.
  • Figur 5 zeigt die einzelnen Schritte der Methode zur Bildung eines galvanisch hergestellten Kontaktpfostens. In dieser Methode wird die untere Leiterschicht 103 auf einem Substrat 101 abgeschieden, das deckend mit Polyimidharz beschichtet ist, mit Hilfe von Filmbildetechniken, wie beispielsweise Sputtern. Zwischen der unteren Leiterschicht 103 und dem Substrat 101 wird eine Verbundschicht, zum Beispiel aus Chrom, angelegt. Anschließend wird auf der unteren Schicht 103 photoempfindliches Resist 104 deckend aufgetragen und nach der Leiterbildbelichtung und Entwicklung selektiv abgetragen, um ein Resistloch 105 zu bilden. In dem Resistloch 105 wird, beispielsweise durch Elektroplattieren, ein Kontaktpfosten 106 gebildet, das Resist 104 wird anschließend, beispielsweise mit einem Lösungsmittel, abgetragen. Die untere Schicht und der galvanisch hergestellte Kontaktpfosten werden dann mit Polyimid 107 beschichtet, die entstehende Oberfläche wird glattpoliert, um den Kopf des Kontaktpfostens 106 freizulegen, so daß mittels einer Filmbildetechnik, beispielsweise Sputtern, eine obere Leiterschicht 108 darauf gebildet werden kann. Durch Wiederholen der oben beschriebenen Prozesse wird eine mehrschichtige Leiterplatte gebildet.
  • In JP-A-61-90496 wird ein Prozeß beschrieben, in dem in einem Durchgangsloch galvanisch ein Kontaktpfosten gebildet wird, indem zunächst eine Metallfolie für die Leiterkreise auf einem Isoliersubstrat abgeschieden wird, und durch Auftragen von Photoresist, Belichtung des Musters, Entwicklung, Plattierung, Abtragen des Resists und Ätzen eine untere Verdrahtungsschicht gebildet wird. Anschließend wird auf der unteren Leiterschicht ein Polyimidfilm gebildet und mit einem mechanischen Bohrer oder Laserstrahl an der Stelle, die leitend werden soll, ein Durchgangsloch geformt. Anschließend wird der Kontaktpfosten durch lokales Einbringen von Galvanisierbad und mittels Laserstrahl gebildet.
  • In JP-A-63-43396 wird ein Prozeß beschrieben, in dem eine Mehrschicht-Leiterplatte durch Bilden einer unteren Leiterschicht auf der gesamten Fläche des Mehrschichtleiter-Aluminiumoxidsubstrats und Einpressen eines positiven Trockenfilms gebildet wird, bevor man durch Belichtung und Entwicklung die Resistmuster erhält. Anschließend wird in den gebildeten Kontaktlöchern galvanisch durch Elektroplattieren ein Kontaktpfosten gebildet, das plattierte Resistmuster wird mittels Lösungsmittel abgetragen. Die Oberfläche der Isolierschicht wird poliert, um den Kopf des Kontaktpfostens freizulegen, und dann mit einer Isolierschicht abgedeckt. In der Isolierschicht werden Kontaktlöcher mit dem gewünschten Durchmesser gebildet, in den Kontaktlöchern und auf der Oberfläche der Isolierschicht wird Kupfer aufgesputtert und die notwendigen Leiterbilder werden im Ätzverfahren hergestellt.
  • In JP-A-63-244797 wird ein Prozeß beschrieben, in dem die erforderliche Verdrahtung durch Auflaminieren eines positiven Trockenfilms auf ein Aluminiumoxidsubstrat gebildet wird (wobei darauf Muster für die untere Leiterschicht gebildet werden), um Resistmuster herzustellen. Durch Belichtung und Entwicklung werden Resistlöcher gebildet, anschließend werden die Resistlöcher zur Bildung des Kontaktpfostens mit Kupfersulfat plattiert, bevor das restliche Resist mit Aceton abgetragen wird. Der Kontaktpfosten wird dann mit einer Polyimid- Isolierschicht bedeckt, die Oberfläche der Isolierschicht wird poliert, um den Kopf des Kontaktpfostens freizulegen, und auf der Oberfläche der Isolierschicht und dem Kopf des Kontaktpfostens wird eine Kupferschicht gebildet.
  • In JP-A-61-179598 wird ein Prozeß beschrieben, in dem eine Verdrahtung durch Bilden von Photoresist-Mustern auf der Oberfläche von Kupfer-Leiterbildern (die auf einem keramischen Substrat als untere Leiterschicht gebildet wurden), erzeugt wird, und zwar mit Hilfe einer gewöhnlichen photolithographischen Technik und durch Abscheiden eines galvanischen Kontaktpfostens durch Elektroplattierung auf der Oberfläche der unteren Leiterschicht, die durch Photoresistlöcher freigelegt wurde. Anschließend wird auf der gesamten freiliegenden Oberfläche des galvanischen Kontaktpfostens und des Substrats ein Polyimidharz aufgetragen, auf die untere Fläche wird in Richtung des Substrats ein vorbestimmter Druck angewandt, um die Oberfläche flach zu machen. Anschließend wird an vorbestimmten Stellen auf der Oberfläche der Isolierschicht eine obere Leiterschicht abgeschieden.
  • In JP-A-62-263645 wird ein Prozeß beschrieben, in dem auf einem Substrat durch Ätzen von Chrom- und Kupferschichten, die ihrerseits flächendeckend aufgetragen wurden, vorbestimmte Muster gebildet werden. Die Kupferschicht wird dann mit einem positiven Photoresist überdeckt und das Resist wird belichtet und entwickelt, um eine Öffnung (Kontaktloch) zu bilden. Das positive Photoresist wird siliziert, in der Öffnung wird durch Eintauchen der Öffnung in Lotbad ein galvanischer Kontaktpfosten gebildet, wobei das silizierte Resist als Lötbarriere zurückbleibt, und an den Kontaktpfosten wird dann eine obere Leiterschicht angeschlossen.
  • In JP-A-50-2059 wird ein Prozeß beschrieben, in dem ein Isoliersubstrat, zum Beispiel aus Keramik, mit einer Kupferschicht als unterer Leiterschicht abgedeckt wird, anschließend Photoresist auf der Kupferschicht abgeschieden wird und das Photoresist dann belichtet und entwickelt wird, um ein Resistloch zu bilden. Ein leitendes Material (galvanischer Kontaktpfosten), beispielsweise Kupfer, wird mittels Elektroplattierung in dem Loch abgeschieden, das restliche Photoresist wird dann abgetragen und ein Isoliermaterial, zum Beispiel Epoxidharz, abgeschieden. Anschließend wird auf dem leitenden und isolierenden Material zur Herstellung einer Zwischenschichtverbindung eine Kupferschicht stromlos aufplattiert.
  • Nach den oben beschriebenen Isolierschicht-Ätzmethoden ist der Kontaktlochdurchmesser auf den kleinsten Wert begrenzt, der eine Plattierung noch zuläßt, da ein durch Ätzen gebildetes Kontaktloch durch Plattieren leitend gemacht werden muß. Um die untere Leiterschicht mit der oberen Leiterschicht elektrisch zu verbinden, muß außerdem auf der elektrischen Schaltung am Boden des Kontaktlochs ein Lötauge vorgesehen werden. Da dieses Lötauge genau auf das Kontaktloch ausgerichtet sein muß, kann die Bildungs-Dichte der elektrischen Schaltung nicht erhöht werden, da der Durchmesser des Kontaktlochs dementsprechend verringert werden müßte (unter seinen Mindestwert).
  • Wenn ein Kontaktloch in einer Isolierschicht durch Naßätzen gebildet wird, nimmt außerdem der Konuswinkel der Lochwand zu und erschwert eine Verfeinerung, da die Isolierschicht geätzt wird, während alte Ätzlösung gegen neue Ätzlösung ausgetauscht wird. Zudem kann es zwischen der unteren Leiterschicht und der oberen Leiterschicht zu einer Unterbrechung kommen, wenn das Resist nicht vollständig von der unteren Leiterschicht abgetragen wird. Daher kann man nicht immer ein perfektes Ätzen erwarten. Ist die Innenseite des Kontaktlochs beschichtet, verschlechtert sich die Zuverlässigkeit des Bauelements, es sei denn, eine gleichmäßige Plattierungsschicht wird an den Seitenwänden und am Boden gebildet.
  • Wird andererseits ein Kontaktloch durch Trockenätzen in einer Isolierschicht gebildet, ist ein organisches Substrat nicht erwünscht, da Gas entsteht, und ein Substrat aus Keramik, Silikon oder Glas ist unpraktisch, da das Ätzen eine längere Zeit in Anspruch nimmt, es sei denn, die Metallschicht ist dünn.
  • Die oben beschriebene Methode mit galvanisch gebildetem Kontaktpfosten hat den Nachteil, daß gesonderte Verfahren nötig sind, da Photoresist nur auf die Isolierschicht aufgetragen beziehungsweise von dieser abgetragen wird, um einen Kontakthöcker (galvanischer Kontaktpfosten) zu bilden
  • Ziel der Erfindung ist das Herstellen einer Zwischenschichtverbindung bei mehrschichtigen Platten, bei gleichzeitiger Erhöhung der Dichte für die Bildung der elektrischen Schaltung, durch starkes Reduzieren des Kontaktlochdurchmessers.
  • Ein weiteres Ziel der Erfindung besteht darin, die Anzahl der Fertigungsprozesse zu reduzieren, indem das Photoresist für die Bildung der unteren elektrischen Leiterschicht auch zur Bildung des Kontakthöckers dient, wodurch ein zusätzlicher Verfahrensschritt für das Auftragen des Photoresists, wie er nach dem bisherigen Stand der Technik zur Bildung des Kontakthöckers nötig ist, entfallen kann.
  • Ein weiteres Ziel der Erfindung ist der Wegfall des Lötauges am Boden des Köntaktlochs aus der elektrischen Schaltung.
  • In dieser Erfindung werden mindestens zwei verschiedene Metallschicht-Typen durch Auflaminieren oder Plattieren auf einem Substrat gebildet, auf die Photoresist aufgetragen wird. Das Photoresist wird dann belichtet, entwickelt und zur Bildung der Leiterbildmuster abgetragen, auf dem Substrat wird anschließend eine untere elektrische Leiterschicht gebildet, indem man den Verlauf der Leiterstruktur mehrere Male ätzt, entsprechend der Anzahl der Metallschichten. Das restliche Photoresist, außer auf den Metallschichten, die als Kontakthöcker zurückbleiben sollen, wird dann belichtet, entwickelt und abgetragen. Anschließend werden die Metallschichten für die elektrische Schaltung entlang dem geformten Resistmuster geätzt, so daß die Metallschichten, die als Kontakthöcker dienen sollen, übrig bleiben. Auf diese Weise wird auf der elektrischen Schaltung ein Kontakthöcker gebildet, der aus nicht geätzten Metallschichten besteht. Da in der vorliegenden Erfindung, im Unterschied zu der bereits existierenden Isolierschicht-Ätzmethode und der Methode mit galvanischem Kontaktpfosten, eine Methode verwendet wird, in der das Metall, das als Kontakthöcker dienen soll, auf die gewünschte Größe geätzt wird, kann der Durchmesser des Kontaktloches verringert werden, bis das Metall für den Kontakthöcker durch das Ätzen fast völlig verschwindet. Da die Metallschicht für den Kontakthöcker außerdem auf die Metallschicht, die zur elektrischen Schaltung werden soll, auflaminiert werden soll, ist es nicht erforderlich, auf der elektrischen Schaltung am Boden des Kontaktloches ein Lötauge vorzusehen, wie in der Isolierschicht-Ätzmethode. Die vorliegende Erfindung ermöglicht außerdem, das positive Resist, das nach der Bildung der unteren elektrischen Leiterschicht zurückbleibt, zum Formen des Kontakthöckers zu verwenden, womit sich die Anzahl der erforderlichen Prozeßschritte reduziert.
  • Die vorliegende Erfindung soll weiter, anhand eines Beispiels, unter Bezugnahme auf ein Ausführungsbeispiel der Erfindung beschrieben werden, wie in den beiliegenden Zeichnungen erläutert wird; es zeigt:
  • Figur 1 (a) bis (j) die Schritte zur Herstellung einer Mehrschicht-Leiterplatte gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
  • Figur 2 (a) bis (j) Grundrisse entsprechend Figur 1 (a) bis (j).
  • Figur 3 einen Kontakthöcker, wie er in einem anderen bevorzugten Ausführungsbeispiel gebildet wird.
  • Figur 4 die Schritte der herkömmlichen Isolierschicht-Ätzmethode.
  • Figur 5 die Schritte der herkömmlichen Methode zur Bildung eines galvanischen Kontaktpfostens.
  • In Figur 1 (a) wird auf einem organischen Substrat 1 mittels bekannter Filmbildetechniken, zum Beispiel durch Aufdampfen, Aufsputtern und stromloses Plattieren, eine 10 um dicke Chrom-Deckmetallschicht 2 und eine 30 um dicke Kupfer-Deckmetallschicht 3 abgeschieden. Anschließend wird positives Resist 4 auf der Chromschicht 2 und der Kupferschicht 3 aufgetragen. Hierfür kann jedes im Handel erhältliche Photoresist verwendet werden, zum Beispiel AZ1350J (SHIPURE), TNS (IBM) und PMER-P (TOKYOOHKA). Das Auftragen erfolgt normalerweise mit einem Pinsel, durch Schleuderbeschichtung oder durch Eintauchen.
  • Anschließend wird das positive Photoresist 4 belichtet und durch eine Maske (nicht dargestellt) entwickelt, wobei der Leiterbildteil der Maske lichtundurchlässig und alle anderen Teile transparent sind. Wie Figur 1 (b) und Figur 2 (b) zeigt, werden die Bereiche außerhalb des Resistbereichs, in denen die untere Leiterschicht gebildet werden soll, abgetragen, und die Kupferscbicht 3 wird teilweise belichtet.
  • Wie in Figur 1 (c) und Figur 2 (c) gezeigt wird, wird die Kupferschicht 3 mit einer beliebigen, für den Zweck geeigneten Ätzlösung geätzt. Hier handelt es sich um ein Naßätzverfahren, in dem ein Objekt beispielsweise etwa 150 Sekunden in Kupfer(II)-Chlorid mit einer Temperatur von 50 ºC eingetaucht wird. Anschließend wird die Chromschicht 2, die durch Ätzen der Kupferschicht 3 freigelegt wird, mit einem beliebigen geeigneten Chrom-Ätzmittel geätzt. Es handelt sich hier um ein Naßätzverfahren, in dem ein Objekt zum Beispiel in eine Mischlösung aus drei Teilen konzentrierter Chlorwasserstoffsäure und sieben Teilen Wasser 5 Minuten bei einer Temperatur von 20 ºC eingetaucht wird. Die Oberfläche des Substrats 1 ist jetzt an bestimmten Stellen freigelegt, wie in Figur 1 (d) und Figur 2 (d) zu sehen ist.
  • Bei einem aus Keramik, Silikon oder Glas bestehenden Substrat kann anstelle des oben besprochenen Naßätzverfahrens ein Trockenätzverfahren angewendet werden, wobei eines der für das zu ätzende Material geeigneten herkömmlichen Gase, wie Ar oder CF4, verwendet wird.
  • Das nach diesem Prozeß zurückbleibende positive Photoresist wird durch eine Maske (nicht gezeigt) belichtet, der Kontakthöckerteil der Maske ist hierbei lichtundurchlässig, alle anderen Teile sind transparent; anschließend wird das positive Photoresist in einer Lösung mit einem Oxidationsmittel, zum Beispiel alkalische Lösung, Salpetersäure, schweflige Säure und wäßriges Wasserstoffperoxid, entwickelt. Wie man in Figur 1 (e) und Figur 2 (e) sieht, werden so alle Bereiche außer dem Resistbereich, in dem der Kontakthöcker geformt werden soll, abgetragen, und die Oberfläche der Kupferschicht 3 wird teilweise freigelegt. Wie in Figur 1 (f) und Figur 2 (f) gezeigt, wird dann die Kupferschicht 3 mit einem geeigneten Ätzmittel geätzt. Es handelt sich hier um ein Naßätzverfahren, in dem ein Objekt zum Beispiel in eine Ätzlösung aus Kupfer-II-Chlorid eingetaucht wird. Wenn die Kupferschicht 3 auf diese Weise geätzt wird, wird die Oberfläche der Chromschicht 2 teilweise freigelegt und gleichzeitig unter dem restlichen Resist der Kontakthöcker 5 gebildet.
  • Das restliche Resist wird dann abgetragen, und die Bildung des Kontakthöckers 5 und der unteren Leiterschicht 6 ist damit abgeschlossen, wie in Figur 1 (g) und Figur 2 (g) gezeigt wird. Der Kontakthöckerdurchmesser (Kontaktlochdurchmesser) kann mit dieser Erfindung auf etwa 0,015 mm reduziert werden, während mit der herkömmlichen Technik der Kontaktlochdurchmesser nur auf etwa 0,1 mm reduziert werden kann. Figur 1 (h) und Figur 2 (h) zeigen einen Schritt, in dem organisches Isolierharz, zum Beispiel Expoxidharz, Polyimidharz oder Acrylharz, auf das organische Substrat 1, den Kontakthöcker 5 und die untere elektrische Leiterschicht 6 deckend aufgetragen, getrocknet und gehärtet wird, um diese Oberflächen abzudecken. Die Oberfläche des organischen Isolierharzes 7 wird dann mittels eines Bandschleifers (einer rotierenden Poliermaschine mit Sandpapier in Form eines Bandes) oder einer Bürstenschleifmaschine (einer Poliermaschine mit Schleifbürste) poliert, so daß der Kopf des Kontakthöckers 5 freigelegt wird, wie in Figur 1 (i) und Figur 2 (i) zu sehen ist. Anschließend wird die obere Leiterschicht aus Metall, 8, bestehend aus Kupfer etc., auf der Oberfläche des organischen Isolierharzes 7 gebildet, der Kontakthöcker 5 wird mit Hilfe einer Filmbildemethode, z.B. Elektroplattieren, gebildet. Bei einer dünnen Metallschicht, die auf einem Substrat wie Keramik, Silikon oder Glas gebildet wird, kann der Film z.B. durch Sputtern oder Aufdampfen gebildet werden. Die untere elektrische Leiterschicht 6 wird mit der oberen elektrischen Leiterschicht durch den Kontakthöcker 5 elektrisch verbunden. Die Mehrschicht-Leiterplatte kann durch beliebigen Wiederholen des obigen Prozesses hergestellt werden.
  • Figur 3 zeigt ein anderes bevorzugtes Ausführungsbeispiel in einem Zustand, in dem ein Kontakthöcker gebildet wurde. Die untere elektrische Leiterschicht 6 ist mit der oberen elektrischen Leiterschicht 8 (nicht dargestellt) über den Kontakthöcker 5 verbunden, indem die obere Leiterschicht 8 auf dem gebildeten Kontakthöcker 5 abgeschieden wurde.
  • In diesem Ausführungsbeispiel wird das genannte organische Substrat 1 mit einer Kupferschicht abgedeckt, die später die untere Leiterschicht 2 bildet, diese Schicht wird mit einer Zinnschicht 9 abgedeckt, so daß man eine Doppelschichtstruktur erhält. Diese Struktur wird weiter mit einer Kupferschicht abgedeckt, die später den Kontakthöcker 5 bildet. Die Zinnschicht 9 dient als Maske, so daß die Metallschicht 6, die die untere Leiterschicht bildet, bei der Bildung des Kontakthöckers 5 nicht geätzt wird. In diesem Ausführungsbeispiel ist der auf dem Substrat zu bildende Metallschicht-Typ und die Anzahl der verwendeten Metallschichten anders, als bei dem vorherigen Ausführungsbeispiel. Die Anzahl der Verfahrensschritte zur Bildung des Kontakthöckers 5 ist jedoch gleich. Als Ätzlösung für die untere Metallschicht aus Kupfer und für die Kupferschicht 5, aus der der Kontakthöcker 5 ge'bildet wird, wird Kupfer-II-Chlorid verwendet, als Ätzlösung für die Zinnschicht 9 wird eine Mischlösung aus Ammoniumfluorid und wäßrigem Wasserstoffperoxid verwendet.
  • Das hier beschriebene bevorzugte Ausführungsbeispiel ermöglicht eine Erhöhung der Dichte für die Bildung der elektrischen Schaltung in Zwischenschichtverbindungen von Mehrschicht-Leiterplatten, weil der mit den bisherigen Techniken erreichbare Mindestkontaktloch-Durchmesser wesentlich reduziert werden kann. Außerdem ist das nach dem bisherigen Stand der Technik zur Bildung des Kontakthöckers erforderliche zusätzliche Resist-Auftragverfahren nicht mehr erforderlich, da das zur Bildung der unteren Leiterschicht verwendete positive Photoresist auch zur Bildung des Kontakthöckers verwendet werden kann. Dadurch verringert sich die Anzahl der Fertigungsprozesse.

Claims (7)

1. Eine Methode zur Herstellung einer Mehrschicht-Leiterplatte mit einer Zwischenschichtverbindung zwischen einem ersten elektrischen Schaltungsbild und einem zweiten elektrischen Schaltungsbild, wobei die beiden elektrischen Schaltungsbilder auf einem Substrat (1) gebildet werden, und die genannte Methode durch folgende Schritte gekennzeichnet ist:
Aufbringen einer ersten Metallschicht (2) auf dem genannten Substrat (1) und einer zweiten Metallschicht (3) auf der genannten ersten Metallschicht (2);
selektives Ätzen der genannten zweiten Metallschicht (3), um Bereiche der genannten ersten Metallschicht (2), die für die Bildung des genannten ersten elektrischen Schaltungsbildes nicht benötigt werden, teilweise freizulegen;
Ätzen der freigelegten Bereiche der genannten ersten Metallschicht (2), um die entsprechenden Bereiche des genannten Substrats (1) freizulegen und das genannte erste elektrische Schaltungsbild zu bilden;
Ätzen der genannten zweiten Metallschicht, so daß die verbleibende zweite Metallschicht einen Kontakthöcker (5) bildet, wobei der genannte Kontakthöcker (5) an der Stelle liegt, an der die genannte Zwischenschichtverbindung erfolgen soll;
Auftragen einer Isolierschicht (7), um das genannte erste elektrische Schaltungsbild abzudecken, wobei ein Ende des genannten Kontakthöckers (5) frei bleibt; und Aufbringen einer dritten Metallschicht (8) auf die genannte Isolierschicht (7) und das freiliegende Ende des genannten Kontakthöckers (5), und Ätzen der genannten dritten Metallschicht (8), um das genannte zweite elektrische Schaltungsbild zu bilden, wodurch der genannte Kontakthöcker (5) eine Zwischenschichtverbindung zwischen den genannten ersten und zweiten elektrischen Schaltungsbildern herstellt.
2. Eine Methode nach Anspruch 1, folgende Schritte umfas- send:
sequentielles Abdecken des genannten Substrats mit der genannten ersten (2) und zweiten (3) Metallschicht;
Abdecken der zweiten Metallschicht (3) mit einem positiven Photoresist (4);
Belichten und Entwickeln des genannten Photoresists (4), um einige Bereiche des genannten Photoresists abzutragen, wodurch ein erstes vorbestimmtes Muster festgelegt wird;
Ätzen der genannten zweiten Metallschicht, die mit dem genannten Photoresist (4) nicht abgedeckt wurde, um teilweise die genannte erste Metallschicht (2) freizulegen, und weiter Ätzen der freigelegten ersten Metallschicht, um das genannte erste elektrische Schaltungsbild zu bilden;
Belichten und Entwickeln des restlichen Photoresists, das nach dem Belichtungs- und Entwicklungsschritt übrig bleibt, um ein zweites vorbestimmtes Muster festzulegen; Ätzen der zweiten Metallschicht (3) entsprechend dem genannten zweiten vorbestimmten Muster, um den genannten Kontakthöcker (5) zu bilden;
Abtragen des verbleibenden Photoresists von der genannten zweiten Metallschicht (3);
Deckendes Auftragen einer organischen Isolierschicht (7), um die geätzte erste und zweite Metallschicht abzudecken;
Abflachen der Oberfläche und der genannten organischen Isolierschicht (7), um die Oberfläche des genannten Kontakthöckers (5) freizulegen; und
Abscheiden der genannten dritten Metallschicht (8), die das genannte zweite elektrische Schaltungsbild bildet, auf der genannten organischen Isolierschicht (7) und den freigelegten Oberflächen des genannten Kontakthöckers (5)
3. Eine Methode nach Anspruch 1 oder 2, bei der die genannte zweite Metallschicht (3) eine Kupferschicht ist, und bei der das Ätzen der genannten Kupferschicht im Naßätzverfahren unter Verwendung von Kupfer-II-Chlorid durchgeführt wird.
4. Eine Methode nach Anspruch 1 oder 2, bei der die genannte zweite Metallschicht (3) eine Chromschicht ist, und das Ätzen der genannten Chromschicht im Naßätzverfahren unter Verwendung einer Mischlösung aus konzentrierter Chlorwasserstoffsäure und Wasser ausgeführt wird.
5. Eine Methode nach jedem vorangehenden Anspruch, bei der die genannte erste Metallschicht (2) eine Kupferschicht ist, und das Ätzen der genannten Kupferschicht im Naßätzverfahren unter Verwendung von Kupfer-II-Chlorid ausgeführt wird.
6. Eine Methode nach jedem vorangehenden Anspruch, bei der eine Passivierungsschicht zwischen der genannten ersten (2) und zweiten (3) Metallschicht abgeschieden wird, um zu verhindern, daß die genannte erste Metallschicht (2) beim Ätzen der genannten zweiten Metallschicht (3) geätzt wird.
7. Eine Methode nach Anspruch 6, bei der die genannte Passivierungsschicht aus Zinn besteht und das Ätzen der genannten Passivierungsschicht im Naßätzverfahren erfolgt, unter Verwendung einer Mischlösung aus Ammoniumfluorid und wäßrigem Wasserstoffperoxid.
DE69111890T 1990-05-18 1991-05-09 Verfahren zur Herstellung einer Mehrschichtleiterplatte. Expired - Lifetime DE69111890T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2127051A JPH0710030B2 (ja) 1990-05-18 1990-05-18 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
DE69111890D1 DE69111890D1 (de) 1995-09-14
DE69111890T2 true DE69111890T2 (de) 1996-05-02

Family

ID=14950388

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69111890T Expired - Lifetime DE69111890T2 (de) 1990-05-18 1991-05-09 Verfahren zur Herstellung einer Mehrschichtleiterplatte.

Country Status (4)

Country Link
US (1) US5200026A (de)
EP (1) EP0457501B1 (de)
JP (1) JPH0710030B2 (de)
DE (1) DE69111890T2 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274764B1 (ko) * 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법
US5504992A (en) * 1991-11-29 1996-04-09 Hitachi Chemical Company, Ltd. Fabrication process of wiring board
US6133534A (en) * 1991-11-29 2000-10-17 Hitachi Chemical Company, Ltd. Wiring board for electrical tests with bumps having polymeric coating
US6568073B1 (en) 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
JPH06169145A (ja) * 1992-11-27 1994-06-14 Cmk Corp プリント配線板の製造方法
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
SG44726A1 (en) * 1993-04-27 1997-12-19 Hitachi Chemical Co Ltd Wiring board for electrical tests and method of manufacturing the same
US5670750A (en) * 1995-04-27 1997-09-23 International Business Machines Corporation Electric circuit card having a donut shaped land
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US6268016B1 (en) 1996-06-28 2001-07-31 International Business Machines Corporation Manufacturing computer systems with fine line circuitized substrates
US5998237A (en) * 1996-09-17 1999-12-07 Enthone-Omi, Inc. Method for adding layers to a PWB which yields high levels of copper to dielectric adhesion
JP3398557B2 (ja) * 1997-01-29 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 表層配線プリント基板の製造方法
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
KR100335875B1 (ko) * 1998-07-03 2002-05-08 아오야기 모리키 범프 접합용 배선판, 상기 배선판을 이용하여 조립한 반도체 소자 및 범프 접합용 배선판의 제조 방법
JP2000068149A (ja) * 1998-08-25 2000-03-03 Murata Mfg Co Ltd 積層電子部品及びその製造方法
EP1049364A4 (de) * 1998-11-18 2004-06-09 Daiwa Kk Verfahren zur herstellung mehrschichtiger verbindungsplatten
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
IL145202A0 (en) * 1999-03-03 2002-06-30 Daiwa Kk Method of manufacturing multilayer wiring boards
TW512467B (en) 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP2001196381A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US6611053B2 (en) * 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
AU2002227426A1 (en) * 2000-08-15 2002-06-24 World Properties Inc. Multi-layer circuits and methods of manufacture thereof
TW496111B (en) 2000-08-24 2002-07-21 Ind Tech Res Inst Method of forming contact hole on multi-level circuit board
US6512183B2 (en) * 2000-10-10 2003-01-28 Matsushita Electric Industrial Co., Ltd. Electronic component mounted member and repair method thereof
US6465084B1 (en) 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP4811756B2 (ja) * 2001-09-28 2011-11-09 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合回路基板の製造方法
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
EP1525630A2 (de) * 2002-07-29 2005-04-27 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
JP2005340372A (ja) * 2004-05-25 2005-12-08 Toyo Ink Mfg Co Ltd 配線回路基板用の積層体ユニットの製造方法
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
JP5455116B2 (ja) * 2009-10-24 2014-03-26 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
US10257930B2 (en) * 2016-06-22 2019-04-09 R&D Circuits, Inc. Trace anywhere interconnect

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3554876A (en) * 1968-01-29 1971-01-12 Hughes Aircraft Co Process for etching and electro plating a printed circuit
CA1022356A (en) * 1973-02-28 1977-12-13 Brian M. Turner Process for the continuous melt thermoforming of polymers
JPS51118390A (en) * 1975-04-11 1976-10-18 Hitachi Ltd Multi layer wiring unig
JPS5893298A (ja) * 1981-11-30 1983-06-02 株式会社日立製作所 多層配線基板
DE3221826A1 (de) * 1982-06-09 1983-12-15 Vladimir Ivanovič Golovin Herstellungsverfahren fuer in mikroelektronischen systemen verwendete leiterplatten
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
US4670091A (en) * 1984-08-23 1987-06-02 Fairchild Semiconductor Corporation Process for forming vias on integrated circuits
JPS6190496A (ja) * 1984-10-11 1986-05-08 株式会社日立製作所 多層配線基板の製造法
US4659587A (en) * 1984-10-11 1987-04-21 Hitachi, Ltd. Electroless plating process and process for producing multilayer wiring board
JPS61121393A (ja) * 1984-11-19 1986-06-09 旭化成株式会社 多層配線板の製造方法
JPS61127196A (ja) * 1984-11-26 1986-06-14 旭化成株式会社 多層配線板の製造法
JPS61179598A (ja) * 1985-02-04 1986-08-12 沖電気工業株式会社 多層配線形成方法
DE3524807A1 (de) * 1985-07-11 1987-01-15 Siemens Ag Herstellung von duennfilmschaltungen
JPS62263645A (ja) * 1986-05-06 1987-11-16 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 電気的接点構造とその形成方法
JPS63244797A (ja) * 1987-03-31 1988-10-12 日立化成工業株式会社 配線板の製造方法
US4970106A (en) * 1989-06-02 1990-11-13 International Business Machines Corporation Thin film multilayer laminate interconnection board

Also Published As

Publication number Publication date
US5200026A (en) 1993-04-06
EP0457501A3 (en) 1993-04-21
DE69111890D1 (de) 1995-09-14
EP0457501A2 (de) 1991-11-21
JPH0423390A (ja) 1992-01-27
EP0457501B1 (de) 1995-08-09
JPH0710030B2 (ja) 1995-02-01

Similar Documents

Publication Publication Date Title
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69105625T2 (de) Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
DE69218344T2 (de) Herstellungsverfahren für eine gedruckte Schaltung
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE3877412T2 (de) Bei einer mehrere halbleiterbausteine beinhaltenden verpackung fuer hohe ansprueche verwendbares mehrschichtenverbindungssystem.
DE69012444T2 (de) Excimer-induzierte flexible Zusammenschaltungsstruktur.
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
KR920005070B1 (ko) 양면배선기판의 제조방법
DE4403916A1 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE69115852T2 (de) Verfahren zur Herstellung einer Leiterplatte
EP0584386A1 (de) Leiterplatte und Herstellungsverfahren für Leiterplatten
WO2000018201A1 (de) Verfahren zur herstellung von mehrlagenschaltungen
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
EP1097616B1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
DE19628264A1 (de) Verfahren zum Bilden eines Leitermusters und Verfahren zum Herstellen einer Leiterplatte
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE69027530T2 (de) Verfahren zur erhöhung des isolationswiderstandes von leiterplatten
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
EP0370133A1 (de) Verfahren zur Herstellung von Leiterplatten
DE2645947C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)