JPS61179598A - 多層配線形成方法 - Google Patents

多層配線形成方法

Info

Publication number
JPS61179598A
JPS61179598A JP1977685A JP1977685A JPS61179598A JP S61179598 A JPS61179598 A JP S61179598A JP 1977685 A JP1977685 A JP 1977685A JP 1977685 A JP1977685 A JP 1977685A JP S61179598 A JPS61179598 A JP S61179598A
Authority
JP
Japan
Prior art keywords
layer
resin
conductive layer
conductive
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1977685A
Other languages
English (en)
Other versions
JPH0438158B2 (ja
Inventor
仲森 智博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1977685A priority Critical patent/JPS61179598A/ja
Publication of JPS61179598A publication Critical patent/JPS61179598A/ja
Publication of JPH0438158B2 publication Critical patent/JPH0438158B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は多層lv極の形慮方用に間中る−(従来の技
術) 電子デバイスの高密度化、高集積化に伴ない、配線基板
の多層化が要求されてきている。第3図(A)〜(E)
は従来の多層配線基板の形成方法の一例を説明するため
の工程図である(電子技術、ハ(4) 、p、 28〜
30)。
この発明の説明に先立ち、この従来例につき簡単に説明
する。
先ず、第3図(A)に示すように、下地層10としての
セラミック基板上に下層配線パターンの複数の導電層1
2を形成する。
次に、第3図(B)に示すように、絶縁性を有する感光
性樹脂例えばポリイミド等の絶縁層14を、スピンコー
ター或いはロールコータ−等の手段を用いて、基板10
の露出表面10a及び導電層12の露出表面12a上に
塗布する。
続いて、この絶縁層14を露光して現像することにより
バターニングを行って、導電層12上の複数箇所にスル
ーホール16を形成し第3図(C)に示すような構造を
得る。
次に、第3図(D)に示すように、これらスルーホール
16に導体ペースト18を埋込みその表面+8aが絶縁
層14の表面+4aで露出するようにする。
然る後、絶縁層14の表面に、蒸着、ホトリンエツチン
グ等の工程を経ることにより、上層配線パターンの導電
層20を形成してこれら導体ペースト18を選択的に結
合させ、よって第3図(E)に示すような多層配線構造
を得る。
(発明が解決しようとする問題点) しかしながら、この従来の方法では、下地層10」二に
形成した下層配線12の凹凸が表面状態に影響しで現わ
れ、絶縁層14の表面が凹凸を有してその上面度が悪く
なるという欠点があった。
また、この表面の凹凸を少なくするためには下層配線1
2を薄く形成しなければならず 或いは又、絶縁層14
を厚く形成しようとすると、ある程度以上の厚さになる
とスルーホール16の形成が困難となるという欠点があ
った。
また、従来は感光性ポリイミド等の高価な絶縁材料を使
用しなければならないため製造コストが高価となるとい
う欠点があった。
この発明の目的はこのような従来方法の欠点を除去した
多層配線形成方法を提供することにある。
(問題点を解決するための手段) この目的の達成を図るため、この発・明の多層配線形成
方法によれば、 下地層上に下層配線パターンを有する複数の第一導電層
を形成する工程と、 これら第一導電層上の所定の複数箇所に互いに離間して
第二導電層を形成する工程と、これら下地層、第一導電
層及び第二導電層のそれぞれの露出面上に、半硬化状態
を保持出来る樹脂を被着してこの樹脂を半硬化状態にす
る工程と。
この樹脂の表面を押圧しながらこの樹脂を硬化させて前
述の第二導電層の表面を露出させる工程と、 この樹脂の表面上にこの第二導電層の露出表面を選択的
に結合する複数の第三導電層を形成する工程とを 含むことを特徴とする。
(作用) この多層配線形成方法によれば、絶縁層として平岐化状
態を保持出来る樹脂を用いているので、樹脂が半硬化状
態にあって完全に硬化する前にめっき、その他の処理を
行うことが出来る。
また、半硬化状態から樹脂を押圧及び加熱して硬化させ
ながらその表面を平担化して凹凸をなくすことが出来る
ので、下層配線の厚みに拘らず所望の厚みでかつ凹凸の
ない絶縁層を形成することが出来る。従って、樹脂の塗
布に際して、同等表面モ滑度が要求されないので、大面
積の多層配線の形成が簡単かつ容易となる。
さらに、第二導電層は従来のスルーホールと同等な機能
を有するコンタクトポストとして作用するので、上層配
線を形成したとき、設計に応じて所望の下層配線との電
気的な選択結合を容易に得ることが出来る。
また、この発明では絶縁性樹脂として例えば比較的安価
なエポキシ樹脂その他の材料を使用することが出来るの
で、製造コストの低減を図ることが出来る。
(実施例) 以下、この発明の詳細な説明する。
第1図はこの発明の多層配線形成方法の一実施例を説明
するための工程図であり、各図は主要工程段階で得られ
た構造の要部を概略的に示す断面図である。尚、この図
はこの発明が理解出来る程度に概略的に示しであるにす
ぎないため、寸法、形状及び配置関係は図示例に限定さ
れるものではなく、設計に応じて設定することが出来る
先ず、第1図(A)に示すように、下地層lOとしての
セラミック基板上に第一導電層12を下層配線パターン
で形成する。この第一導電層12は、例えば、銅の無電
解めっき又は電解めっきにより1IIlffi当り3木
のピッチでかつ厚みを15gmとして被着する。この被
着により下層配線としての銅の配線パターンが得られる
次に、この下地層lOの露出表面10a及び第一導電層
12の表面12a上に通常のホトリソ技術を用いてホト
レジストパターン22を形成して第1図(B)に示すよ
うな構造を得る。
次に、ホトレジスト22の穴23を介して露出した第一
導電層12の露出表面+2a上に、第一導電層と同−又
は異なるの材料を用いて電解めっきを行って複数の第二
導電層24を被着する。この実施例では銅を用いる。然
る後、このホトレジスト22を剥離して、第1図(C)
に示すような構造を得る。この第二導電層24の下地層
10の表面10aに品行な面内での寸法を一例として0
.187 u−m Xo、167 gmとし、高さを約
20ルm程度とする。この第二導電層24はコンタクト
ポストとして作用する。
次に、この第二導電層24が形成された第一導電層12
の表面12a及び下地層10の露出面10aの全面に、
半硬化状態を保持出来る絶縁性の樹脂例えばポリイミド
樹脂26を塗布し、続いて、80℃の温度で約30分間
ベーキングを行って溶剤を蒸発させ、半硬化状7g(1
3ステージ)の樹脂層26を形成し、第1図(D)に示
すような構造を得る。このような樹脂として例えばセミ
コファイン5P−810(東し社製の商品名)がるが、
これらに限定されるものではなく、半硬化状態を保持出
来しかる後完全硬化させることが出来る絶縁性の樹脂な
らば種類を問わない。
続いて、この半硬化状態の樹脂層(絶縁層)26の表面
から下地層10の方向に例えば180kg/cm 2程
度の圧力で押圧しながら、先ず200°Cの温度で、1
時間にわたり加熱し1次に300°Cの温度で1時間加
熱することにより硬化させて第1図(E)に示すような
構造を得る。その結果、絶縁層28の表面26aが完全
に平担化されると共に、この絶縁層26中に第二導電層
からなるコンタクトポスト24が形成され、その表面2
4aが絶縁層26の表面2f(aに露出した構造となる
次に、この絶縁層26の表面28a上の所定の箇所に、
露出したコンタクトポスト24の表面24a t−電気
的に選択結合する第三導電層28を蒸着して設け、これ
を上層配線とする。この第三導電層28を例えばXl−
Cu及びAuの二層からなる金属層とすることが出来る
。このよにして得られた構造を第1図(F)に示す。
第2図はこの発明の他の実施例を示す工程図である。
上述した実施例では、樹脂層すなわち絶縁層28を押圧
しながら完全に硬化させた後に第三導電層2日を蒸着し
たが、この実施例では半硬化状態の樹脂層2B上に第三
電極層28を蒸着した後に、この樹脂層28及び電極層
28に対して押圧して硬化させる工程を取る。
すなわち、第1図(D)に対応する第2図(A)に示す
ような樹脂層26が半硬化状態で、第2図(B)に示す
ように、この樹脂層26上に前述と同様な方法で上層配
線となる第三電極層28を設ける。
次に、これを例えば220kg /cm2程度の圧力で
押圧しながら、先ず200℃の温度で1時間にわたり、
次いで300°Cの温度で1時間にわたり加熱すること
により、第2図(C)に示すような多層配線ながら第1
図(F)に示した表面が平面化された構造と同一の構造
となる。
この発明は上述した実施例にのみ限定されものではなく
、多くの変形または変更を行うことが出来る0例えば、
ここに用いる各構成成分の材料は一例にすぎず設計に応
じた他の好適材料を使用することが出来る。
例えば、第一、第二及び第三導電層の材料は全部同一材
料を用いても良いし、異なる材料を用いても良い。
(発明の効果) 上述した説明からも明らかなように、この発明による多
層配線形成方法によれば、Bステージ状態を有する樹脂
を用いて絶縁層を形成するので、樹脂のBステージ化後
、完全硬化前に、めっき、その他の処理を行うことが出
来る。
また、半硬化状態から樹脂を押圧及び加熱して硬化させ
ながらその表面を平担化して凹凸をなくすことが出来る
ので、多層配線の厚みに拘らずL#rLnJL箇儒/プ
車ぶ工梢度礒(白/1礒、五仏りI中にコンタクトポス
トが形成された多層配線が得られる。
また、この発明によれば、絶縁層にする樹脂のの塗布の
際の表面平滑度が要求されないため、多層配線の形成が
簡単かつ容易となる。
また、絶縁層としての樹脂は安価なエポキシ樹脂を用い
ることが出来るので、製造コストの低減化を図ることが
出来る。
この発明の方法は下地層を基板以外の他の層例えば絶縁
層とすることが出来るので、二層のみならず、三層以上
の多層配線にも適用することが出来る。
【図面の簡単な説明】
第1図(A)〜(F)はこの発明の多層配線形成方法の
第一実施例の説明に供する工程図、第2図(A)〜(C
)はこの発明の多層配線形成力工程図である。 10・・・下地層、    10a・・・下地層の露出
表面12・・・第一導電層(又は下層配線)+2a・・
・第一導電層の表面 22・・・ホトレジスト、 23・・・ホトレジストの
穴24・・・第二導電層(又はコンタクトポスト)24
a・・・第二導電層の表面 26・・・絶縁層(又は半硬化状態を持つ絶縁性樹脂)
28a・・・絶縁層の表面 28・・・第三導電層(又は上層配線)。 特許出願人    沖電気工業株式会社勺 へ へ       ^        へ52.    
    v        v11〜        
             1110      騙

Claims (1)

  1. 【特許請求の範囲】 下地層上に下層配線パターンを有する複数の第一導電層
    を形成する工程と、 該第一導電層上の所定の複数箇所に互いに離間して第二
    導電層を形成する工程と、 これら下地層、第一導電層及び第二導電層のそれぞれの
    露出面上に、半硬化状態を保持出来る樹脂を被着して該
    樹脂を半硬化状態にする工程と、 該樹脂の表面を押圧しながら該樹脂を硬化させて前記第
    二導電層の表面を露出させる工程と、該樹脂の表面上に
    該第二導電層の露出表面を選択的に結合する複数の第三
    導電層を形成する工程とを 含むことを特徴とする多層配線形成方法。
JP1977685A 1985-02-04 1985-02-04 多層配線形成方法 Granted JPS61179598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977685A JPS61179598A (ja) 1985-02-04 1985-02-04 多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977685A JPS61179598A (ja) 1985-02-04 1985-02-04 多層配線形成方法

Publications (2)

Publication Number Publication Date
JPS61179598A true JPS61179598A (ja) 1986-08-12
JPH0438158B2 JPH0438158B2 (ja) 1992-06-23

Family

ID=12008729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977685A Granted JPS61179598A (ja) 1985-02-04 1985-02-04 多層配線形成方法

Country Status (1)

Country Link
JP (1) JPS61179598A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244795A (ja) * 1987-03-31 1988-10-12 松下電器産業株式会社 配線基板
JPH02290095A (ja) * 1989-02-20 1990-11-29 Matsushita Electric Works Ltd 多層配線板の製造方法
US5200026A (en) * 1990-05-18 1993-04-06 International Business Machines Corporation Manufacturing method for multi-layer circuit boards
JP2013191710A (ja) * 2012-03-13 2013-09-26 Sumitomo Metal Mining Co Ltd 立体的回路基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4935864A (ja) * 1972-08-04 1974-04-03
JPS502059A (ja) * 1973-02-28 1975-01-10
JPS5064767A (ja) * 1973-10-12 1975-06-02

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4935864A (ja) * 1972-08-04 1974-04-03
JPS502059A (ja) * 1973-02-28 1975-01-10
JPS5064767A (ja) * 1973-10-12 1975-06-02

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244795A (ja) * 1987-03-31 1988-10-12 松下電器産業株式会社 配線基板
JPH02290095A (ja) * 1989-02-20 1990-11-29 Matsushita Electric Works Ltd 多層配線板の製造方法
US5200026A (en) * 1990-05-18 1993-04-06 International Business Machines Corporation Manufacturing method for multi-layer circuit boards
JP2013191710A (ja) * 2012-03-13 2013-09-26 Sumitomo Metal Mining Co Ltd 立体的回路基板及びその製造方法

Also Published As

Publication number Publication date
JPH0438158B2 (ja) 1992-06-23

Similar Documents

Publication Publication Date Title
US6190493B1 (en) Thin-film multilayer wiring board and production thereof
JP3014310B2 (ja) 積層配線基板の構造と製作方法
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
JPH10190192A (ja) 印刷回路板製造プロセス
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
US6629366B1 (en) Method of producing a multilayer wiring board
JPH0360188A (ja) 高密度集積回路を有する接続板の多層配線網の形成方法
JPS61179598A (ja) 多層配線形成方法
JPH0438157B2 (ja)
JPH03270292A (ja) 多層配線板の製造方法
JP2000294933A (ja) 多層回路基板及びその製造方法
JPS6244880B2 (ja)
JP2795475B2 (ja) プリント配線板及びその製造方法
JPH06104568A (ja) 多層配線板の製造方法
JPH0758438A (ja) 回路基板及びその製造方法
JP2720511B2 (ja) ヴィアフィル形成方法
JPH0451998B2 (ja)
JPS58121698A (ja) 多層配線基板
JPH0964536A (ja) 薄膜配線基板およびその作製方法
JP2849163B2 (ja) 電子回路基板の製造方法
JPH0284794A (ja) パネル転写両面配線基板及びその製造方法
JPS59225590A (ja) 高密度多層配線基板
JPS59207691A (ja) 多層配線基板の製造方法
JPS62250690A (ja) 多層回路基板の製造方法
JPS61181662A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term