JPH0360188A - 高密度集積回路を有する接続板の多層配線網の形成方法 - Google Patents
高密度集積回路を有する接続板の多層配線網の形成方法Info
- Publication number
- JPH0360188A JPH0360188A JP2201016A JP20101690A JPH0360188A JP H0360188 A JPH0360188 A JP H0360188A JP 2201016 A JP2201016 A JP 2201016A JP 20101690 A JP20101690 A JP 20101690A JP H0360188 A JPH0360188 A JP H0360188A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- pillar
- mask
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000004020 conductor Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000004070 electrodeposition Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052802 copper Inorganic materials 0.000 abstract description 10
- 239000010949 copper Substances 0.000 abstract description 10
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 81
- 239000000758 substrate Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920005575 poly(amic acid) Polymers 0.000 description 1
- 239000013047 polymeric layer Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、VLS I回路(大規模集積回路)と呼ばれ
る、少なくとも1つの集積回路を有する接続板の多層配
線網の形成方法に関するものである。
る、少なくとも1つの集積回路を有する接続板の多層配
線網の形成方法に関するものである。
この接続板は、パッケージ内に配置される集積回路の支
持材の表面に装着された複数の集積回路の相互接続のた
めに使用されたり、もしくは、例えば、一般に「チップ
キャリヤ」と呼ばれる従来の支持部材の代用として、単
に支持部材として使用することかできる。
持材の表面に装着された複数の集積回路の相互接続のた
めに使用されたり、もしくは、例えば、一般に「チップ
キャリヤ」と呼ばれる従来の支持部材の代用として、単
に支持部材として使用することかできる。
従来の技術
そのような接続板では、多層配線網は、通常、1つまた
は複数の集積回路の給電電位を分配する導体面を備える
絶縁プレートによって構成されている基板によって支持
されている。基板は、焼結セラミックプレートか、また
は、有機材料製、例えば、プラスチック製のプレートで
あることがある。しかし、また、このような接続板を、
柔軟性のある接続板の形をとる多層配線網だけで形成す
ることもできる。さらに、接続板は、複数の集積回路を
備え、いわゆるウェハ技術によってこれらの集積回路の
相互接続するための多層配線網によって被覆された半導
体材料製のプレートであることもある。これらのどの接
続板の場合も、多層配線網は、導体層と絶縁層を交互に
積層させることによって構成される。この積層では、絶
縁層を貫通する孔を形成して、隣接する導体層との電気
接続を形成する。導体層は、通常、アルミニウムまたは
銅製であり、絶縁層は、現在は、ポリイミド等の重合材
料によって形成されるのが好ましい。
は複数の集積回路の給電電位を分配する導体面を備える
絶縁プレートによって構成されている基板によって支持
されている。基板は、焼結セラミックプレートか、また
は、有機材料製、例えば、プラスチック製のプレートで
あることがある。しかし、また、このような接続板を、
柔軟性のある接続板の形をとる多層配線網だけで形成す
ることもできる。さらに、接続板は、複数の集積回路を
備え、いわゆるウェハ技術によってこれらの集積回路の
相互接続するための多層配線網によって被覆された半導
体材料製のプレートであることもある。これらのどの接
続板の場合も、多層配線網は、導体層と絶縁層を交互に
積層させることによって構成される。この積層では、絶
縁層を貫通する孔を形成して、隣接する導体層との電気
接続を形成する。導体層は、通常、アルミニウムまたは
銅製であり、絶縁層は、現在は、ポリイミド等の重合材
料によって形成されるのが好ましい。
発明が解決しようとする課題
多層配線網の製造における問題は、比較的平坦な層を得
ることにある。従来の製造方法は、導電材料層で導体を
形成し、通常、“ペースト”と呼ばれる粘性のある液体
状の重合可能な材料の絶縁層でその導体層を被覆する。
ることにある。従来の製造方法は、導電材料層で導体を
形成し、通常、“ペースト”と呼ばれる粘性のある液体
状の重合可能な材料の絶縁層でその導体層を被覆する。
このペーストによって、下にある導体層の対応する縁部
より低い段または凹凸を備える表面が得られるという利
点がある。この方法では、少量の重合可能な材料を遠心
力を利用して塗布するか、ペーストをスパッタリングす
4か、または、例えば、シルクスクリーン印刷によって
ペーストをコーティングする。次に、このペーストを重
合する。当然、この方法の実施条件では、この重合層は
、重ねられた2つの導体層間を確実に絶縁するのに必要
な厚さを備えることになる。
より低い段または凹凸を備える表面が得られるという利
点がある。この方法では、少量の重合可能な材料を遠心
力を利用して塗布するか、ペーストをスパッタリングす
4か、または、例えば、シルクスクリーン印刷によって
ペーストをコーティングする。次に、このペーストを重
合する。当然、この方法の実施条件では、この重合層は
、重ねられた2つの導体層間を確実に絶縁するのに必要
な厚さを備えることになる。
更に、絶縁層は、形成すべきスルーホール(ピアホール
(via−holes))の位置を決定するマスクによ
って被覆される。従来では、これらのスルーホールの口
を広げて、らっは形にして、上部の導体層の導体は、絶
縁層上、形成したばかりのスルーホールの壁及びスルー
ホールの底部に形成する導体領域上に延在している。そ
の結果、スルーホールの位置に多数の凹部を備える上部
導体層が形成される。多数の層を積層させることによっ
て、くぼみの深さはより深くなり、その結果、積層され
た導体層に不連続が生じる恐れがあることが分かる。ま
た、スルーホールの形成及びその口の拡大は、この方法
の困難な段階である。
(via−holes))の位置を決定するマスクによ
って被覆される。従来では、これらのスルーホールの口
を広げて、らっは形にして、上部の導体層の導体は、絶
縁層上、形成したばかりのスルーホールの壁及びスルー
ホールの底部に形成する導体領域上に延在している。そ
の結果、スルーホールの位置に多数の凹部を備える上部
導体層が形成される。多数の層を積層させることによっ
て、くぼみの深さはより深くなり、その結果、積層され
た導体層に不連続が生じる恐れがあることが分かる。ま
た、スルーホールの形成及びその口の拡大は、この方法
の困難な段階である。
この方法の改良は、スルーホールを垂直線を中心にらせ
ん状にずらして、スルーホールが重なることを避けるこ
とにある。しかし、第1の欠点は、同一の絶縁層内での
スルーホールの密度が小さ(なり、従って、多層配線網
内での導体の全体的な密度が小さくなることである。第
2の欠点は、スルーホールがずらされて配置されている
ことによって、多層配線網中で信頼性の高い導体層の数
を極めて急激に減らすことである。例えば、互いに90
°ずつずらして、らせん状に配置することによって、第
5番目の層のスルーホールは、第1番目の層のスルーホ
ールと重なり、場合によってはその間にある4つのスル
ーホールが歪む。実際、この方法は、通常、約5つの導
体層を重ねる積層に限定される。
ん状にずらして、スルーホールが重なることを避けるこ
とにある。しかし、第1の欠点は、同一の絶縁層内での
スルーホールの密度が小さ(なり、従って、多層配線網
内での導体の全体的な密度が小さくなることである。第
2の欠点は、スルーホールがずらされて配置されている
ことによって、多層配線網中で信頼性の高い導体層の数
を極めて急激に減らすことである。例えば、互いに90
°ずつずらして、らせん状に配置することによって、第
5番目の層のスルーホールは、第1番目の層のスルーホ
ールと重なり、場合によってはその間にある4つのスル
ーホールが歪む。実際、この方法は、通常、約5つの導
体層を重ねる積層に限定される。
この問題点の最近の解決法は、導体層の導体ににピラー
を形成し、全体をペーストで被覆して、このペーストを
重合させ、絶縁層を形成する。絶縁層は、重ねられる2
つの導体層間に所望な絶縁を確保するのに十分な相当な
厚さとなり、一方、ピラーの部分は薄い絶縁材料が被覆
する。絶縁層は、スノ(−ホールの形態を有するマスク
によって被覆される。次に、絶縁層を選択的にエツチン
グして、ピラーの上部面を露出させ、スルーホールの口
を広げる。ピラーを使用することによって、これらのス
ルーホールは、前述した従来の方法によって得られたス
ルーホールより明らかに浅い。
を形成し、全体をペーストで被覆して、このペーストを
重合させ、絶縁層を形成する。絶縁層は、重ねられる2
つの導体層間に所望な絶縁を確保するのに十分な相当な
厚さとなり、一方、ピラーの部分は薄い絶縁材料が被覆
する。絶縁層は、スノ(−ホールの形態を有するマスク
によって被覆される。次に、絶縁層を選択的にエツチン
グして、ピラーの上部面を露出させ、スルーホールの口
を広げる。ピラーを使用することによって、これらのス
ルーホールは、前述した従来の方法によって得られたス
ルーホールより明らかに浅い。
従って、上層の導体層は、かなり平らになる。それ故、
この方法によって、多層配線網において信頼できる導体
層をより多く積層できる利点がある。
この方法によって、多層配線網において信頼できる導体
層をより多く積層できる利点がある。
本発明は、この技術に関するものであり、集積回路の接
続板用のピラーを備える多層配線網の形成方法を提供す
るものである。
続板用のピラーを備える多層配線網の形成方法を提供す
るものである。
課題を解決するための手段
本発明による、多層配線網の1つの層の導体上にピラー
を形成することを含む、少なくとも1つの集積回路を有
する接続板の多層配線網の形成方法は、均一な金属層上
にピラーを形成し、次に、この金属層をエツチングして
、上記導体を形成することからなることを特徴とする。
を形成することを含む、少なくとも1つの集積回路を有
する接続板の多層配線網の形成方法は、均一な金属層上
にピラーを形成し、次に、この金属層をエツチングして
、上記導体を形成することからなることを特徴とする。
本発明の特徴及び利点は、添付図面を参照して説明する
以下の実施例によって明らかとなろう。
以下の実施例によって明らかとなろう。
実施例
第1図は、本発明による方法によって形成された接続板
10の部分的な断面図である。接続板10は、その表面
に少なくとも1つの集積回路13の多層配線網12を備
える基板11によって構成されている。
10の部分的な断面図である。接続板10は、その表面
に少なくとも1つの集積回路13の多層配線網12を備
える基板11によって構成されている。
この基板11は、電気絶縁性の材料、例えば、図示した
実施例では、セラミック製の一枚のプレートであり、各
々、集積回路13の給電電位Ua、 [Jbを分配する
導体面14a、14bを備える。多数の導体ピラー15
a、15bは基板11を貫通して、各々電位面14a、
14bと接触しており、基板11の同一面上に露出して
いる。
実施例では、セラミック製の一枚のプレートであり、各
々、集積回路13の給電電位Ua、 [Jbを分配する
導体面14a、14bを備える。多数の導体ピラー15
a、15bは基板11を貫通して、各々電位面14a、
14bと接触しており、基板11の同一面上に露出して
いる。
多層配線網12は、基板11の面上に形成されており、
交互に重ねられた導体層と絶縁層の積層体によって構成
されている。図示した多層配線網12は、第1の絶縁層
16、第1の導体層17、第2の絶縁層18、第2の導
体層19、第3の絶縁層20及び集積回路13との接続
パッドを形成する接続導体層21を備える。実際、セラ
ミック基板11は、寸法10100mmX100.厚さ
l +n+nのプレートである。多層配線網12は、銅
とポリイミドによって形成されている。
交互に重ねられた導体層と絶縁層の積層体によって構成
されている。図示した多層配線網12は、第1の絶縁層
16、第1の導体層17、第2の絶縁層18、第2の導
体層19、第3の絶縁層20及び集積回路13との接続
パッドを形成する接続導体層21を備える。実際、セラ
ミック基板11は、寸法10100mmX100.厚さ
l +n+nのプレートである。多層配線網12は、銅
とポリイミドによって形成されている。
各導体層は、厚さが約5μmであり、ピッチ100μm
で並べられた幅50μmの導体によって構成されている
。各絶縁層の厚さは、下接する絶縁層の上で約15μm
である。セラミック基板11の上部面は、絶縁性である
が、多数の凹凸や平坦欠陥があり、マスクして第1の絶
縁層16を積層させる。従来のように、絶縁層16.1
8.20は、スルーホールを備える。このスルーホール
は、隣接する導体層17.19及び21間の電気接続の
ためのピラー23を備えるが、このピラーは、同様にそ
れらの導体層をピラー15a、15bとも電気接続する
。スルーホール22は、ピラー23の上に、口が広がっ
た縁部2.2 aを有する。ピラー23の横断面は、円
筒形または角柱形であることがある。形成されたピラー
23は、入角形であり、その直径は30μmであり、高
さは導体上で10μmである。
で並べられた幅50μmの導体によって構成されている
。各絶縁層の厚さは、下接する絶縁層の上で約15μm
である。セラミック基板11の上部面は、絶縁性である
が、多数の凹凸や平坦欠陥があり、マスクして第1の絶
縁層16を積層させる。従来のように、絶縁層16.1
8.20は、スルーホールを備える。このスルーホール
は、隣接する導体層17.19及び21間の電気接続の
ためのピラー23を備えるが、このピラーは、同様にそ
れらの導体層をピラー15a、15bとも電気接続する
。スルーホール22は、ピラー23の上に、口が広がっ
た縁部2.2 aを有する。ピラー23の横断面は、円
筒形または角柱形であることがある。形成されたピラー
23は、入角形であり、その直径は30μmであり、高
さは導体上で10μmである。
第2図Aから第2図Hは、各々、本発明による第1図に
図示した接続板10の製造方法の連続した段階を図示し
たものであり、第3図Aから第3図Hは、第2図Aから
第2図Hの平面図の方向とは直角の方向から見た平面図
である。第2図Aから第2図H及び第3図Aから第3図
Hは、第1図に図示した領域Aの位置の詳細な拡大断面
図であり、絶縁層16上の導体層17、導体層17上に
位置するピラー23及び絶縁層18の形成を連続して図
示したものである。図示した方法は、絶縁層16の形成
後に開始される。
図示した接続板10の製造方法の連続した段階を図示し
たものであり、第3図Aから第3図Hは、第2図Aから
第2図Hの平面図の方向とは直角の方向から見た平面図
である。第2図Aから第2図H及び第3図Aから第3図
Hは、第1図に図示した領域Aの位置の詳細な拡大断面
図であり、絶縁層16上の導体層17、導体層17上に
位置するピラー23及び絶縁層18の形成を連続して図
示したものである。図示した方法は、絶縁層16の形成
後に開始される。
絶縁層16は、銅の層24によって均一に被覆される。
その厚さは、形成すべき導体層17の厚さである(第2
図A及び第3図A)。この層24は、好ましくは、マグ
ネトロン陰極スパッタリングによって積層される。次に
、この層24をピラー23の形状に合わせたスルーホー
ル26を備えるように処理した感光性マスク25によっ
て均一に被覆する(第2図B及び第3図B)。
図A及び第3図A)。この層24は、好ましくは、マグ
ネトロン陰極スパッタリングによって積層される。次に
、この層24をピラー23の形状に合わせたスルーホー
ル26を備えるように処理した感光性マスク25によっ
て均一に被覆する(第2図B及び第3図B)。
次に、マスク25のスルーホール26中にピラー23を
電着家る(第2図C及び第3図C)。銅の均一層24は
、マスク25のスルーホール26中にピラ′−23を電
着する際に電極として働く。マスクを除去して(第2図
り及び第3図D〉、他の感光性マスク27を設ける。こ
のマスク27は、ピラー23を被覆し、導体層17が導
体の形態となるように処理されている(第2図E及び第
3図E〉。次に、導体層を工ツチングする(第2図F及
び第3図F)。次に、導体層17からなる導体を被覆す
るマスク27を除去する(第2図G及び第3図G)。
電着家る(第2図C及び第3図C)。銅の均一層24は
、マスク25のスルーホール26中にピラ′−23を電
着する際に電極として働く。マスクを除去して(第2図
り及び第3図D〉、他の感光性マスク27を設ける。こ
のマスク27は、ピラー23を被覆し、導体層17が導
体の形態となるように処理されている(第2図E及び第
3図E〉。次に、導体層を工ツチングする(第2図F及
び第3図F)。次に、導体層17からなる導体を被覆す
るマスク27を除去する(第2図G及び第3図G)。
絶縁層18を形成する(第2図H及び第3図H)。
絶縁層18は、公知の様々な方法によって形成すること
もできる。図示した実施例では、粘液状のポリアミン酸
を遠心力によって塗布して、形成した層を重合させて、
それをポリイミドにすることからなる周知の方法を使用
した。その結果、第2図H及び第3図Hに図示したポリ
イミド層■8が形成された。この方法は、ピラー23を
備える導体層17の起伏をほぼ滑らかにするという利点
がある。第2図H及び第3図Hに図示したように、この
方法によって、絶縁層18のポリイミドの厚さは、各ピ
ラー23上では極めて薄くなる。第1図に図示した絶縁
層18の口を広げたスルーホール22aは、従来の方法
によって、第2図H及び第3図Hに図示した層18のマ
スクを形成して、プラズマによる選択的エツチングによ
ってピラー23の上面を露出させることによって得られ
る。この時、スルホール22aの厚さは小さく、従って
、上部の導体層19をほとんど変形させないことが分か
る。
もできる。図示した実施例では、粘液状のポリアミン酸
を遠心力によって塗布して、形成した層を重合させて、
それをポリイミドにすることからなる周知の方法を使用
した。その結果、第2図H及び第3図Hに図示したポリ
イミド層■8が形成された。この方法は、ピラー23を
備える導体層17の起伏をほぼ滑らかにするという利点
がある。第2図H及び第3図Hに図示したように、この
方法によって、絶縁層18のポリイミドの厚さは、各ピ
ラー23上では極めて薄くなる。第1図に図示した絶縁
層18の口を広げたスルーホール22aは、従来の方法
によって、第2図H及び第3図Hに図示した層18のマ
スクを形成して、プラズマによる選択的エツチングによ
ってピラー23の上面を露出させることによって得られ
る。この時、スルホール22aの厚さは小さく、従って
、上部の導体層19をほとんど変形させないことが分か
る。
上記の方法は、様々に変更することができる。
例えは、銅層24は、公知のいずれの方法でも形成する
ことができる。また、導体層17.19.21及びピラ
ー23を構成する材料として、銅の代わりに、純粋なも
のでも他の成分と組み合わせたものでも、ピラー23の
電着に適し、公知のいずれかの方法によって形成される
層24の形態で形成されるものなら、他のどんな導電性
金属でも使用することができる。しかし、また、導体層
17の導体を構成する材料の種類によっては、ピラー2
3の電着ができないこともある。これは、例えば、導体
17がアルミニウムの場合である。その場合には、第4
図に図示した段階を実施する。この第4図は、第2図A
に類似しているが、追加する段階である。従って、第2
図Aでは、金属層24はアルミニウム製であると考えら
れる。第4図では、金属層24は、導体膜28によって
被覆されている。この導体膜は、銅のピラー23の電着
ができ、場合によってはアルミニウムと相溶性のある、
例えば、銅である。マスク25の積層後(第2図B)、
銅のピラー23が形成される。次に、第2図りまたは第
2図Eに図示した段階の後、膜28の少なくとも一部分
を除去して、導体間の電気絶縁を確実にする。
ことができる。また、導体層17.19.21及びピラ
ー23を構成する材料として、銅の代わりに、純粋なも
のでも他の成分と組み合わせたものでも、ピラー23の
電着に適し、公知のいずれかの方法によって形成される
層24の形態で形成されるものなら、他のどんな導電性
金属でも使用することができる。しかし、また、導体層
17の導体を構成する材料の種類によっては、ピラー2
3の電着ができないこともある。これは、例えば、導体
17がアルミニウムの場合である。その場合には、第4
図に図示した段階を実施する。この第4図は、第2図A
に類似しているが、追加する段階である。従って、第2
図Aでは、金属層24はアルミニウム製であると考えら
れる。第4図では、金属層24は、導体膜28によって
被覆されている。この導体膜は、銅のピラー23の電着
ができ、場合によってはアルミニウムと相溶性のある、
例えば、銅である。マスク25の積層後(第2図B)、
銅のピラー23が形成される。次に、第2図りまたは第
2図Eに図示した段階の後、膜28の少なくとも一部分
を除去して、導体間の電気絶縁を確実にする。
また、絶縁層18を異なる公知の方法によって形成する
ことができることが分かっている。好ましい方法は、ピ
ラー23を備える導体層17り第2図G及び第3図G)
上に厚さ約30μmのポリイミドフィルムを広げ、この
フィルムを加熱して加圧し、第2図H及び第3図Hに類
似した構造を得ることができる。ピラー23の上のポリ
イミドの厚さは、物理的に侵食したり、または、化学的
エツチングまたはプラズマエツチングによって除去する
ことができる。もちろん、このポリイミドは多層配線網
で通常使用される要素の一例であり、多層配線網技術に
適した材料なら他のいずれの材料にも代えることができ
る。
ことができることが分かっている。好ましい方法は、ピ
ラー23を備える導体層17り第2図G及び第3図G)
上に厚さ約30μmのポリイミドフィルムを広げ、この
フィルムを加熱して加圧し、第2図H及び第3図Hに類
似した構造を得ることができる。ピラー23の上のポリ
イミドの厚さは、物理的に侵食したり、または、化学的
エツチングまたはプラズマエツチングによって除去する
ことができる。もちろん、このポリイミドは多層配線網
で通常使用される要素の一例であり、多層配線網技術に
適した材料なら他のいずれの材料にも代えることができ
る。
第1図は、少なくとも■つの高密度集積回路を有する支
持部材のための、本発明によって製造された多層接続板
の一部分の横断面図であり、第2図A〜第2図Hは、第
1図に図示した接続板の領域Aの詳細な拡大図で示した
、本発明による接続板の製造方法の連続した段階を図示
したものであり、 第3図A〜第3図Hは、第1図に図示した接続板の領域
Aの線I[[−Iによる断面図であり、各々、本発明に
よる方法の第2図A〜第2図Hに対応する連続した段階
を図示したものであり、第4図は、第2図A〜第2図H
に類似しているが、本発明による別の実施態様の1段階
を図示したものである。 (主な参照番号) 10・・・接続板 11・・・基板12・・・多
層配線網 13・・・高密度集積回路16.18.2
0・・・絶縁層 17.19・・・導体層 21・・ 22.26・・・スルーホール 23・ ・ ・ピラー 25.2728・・導体
膜 ・接続導体層 ・マスク
持部材のための、本発明によって製造された多層接続板
の一部分の横断面図であり、第2図A〜第2図Hは、第
1図に図示した接続板の領域Aの詳細な拡大図で示した
、本発明による接続板の製造方法の連続した段階を図示
したものであり、 第3図A〜第3図Hは、第1図に図示した接続板の領域
Aの線I[[−Iによる断面図であり、各々、本発明に
よる方法の第2図A〜第2図Hに対応する連続した段階
を図示したものであり、第4図は、第2図A〜第2図H
に類似しているが、本発明による別の実施態様の1段階
を図示したものである。 (主な参照番号) 10・・・接続板 11・・・基板12・・・多
層配線網 13・・・高密度集積回路16.18.2
0・・・絶縁層 17.19・・・導体層 21・・ 22.26・・・スルーホール 23・ ・ ・ピラー 25.2728・・導体
膜 ・接続導体層 ・マスク
Claims (3)
- (1)多層配線網の1つの層の導体(17)上にピラー
(23)を形成することを含む、少なくとも1つの高密
度集積回路を有する接続板(10)の多層配線網(12
)の形成方法であって、金属層(24)上に上記ピラー
(23)を形成して、その後に該金属層をエッチングし
て、上記導体(17)を形成することを特徴とする方法
。 - (2)厚さが上記の形成すべき導体層(17)の厚さで
ある均一な金属層(24)を形成し、上記ピラー(23
)の形状に適したスルーホール(26)を備えるマスク
(25)を形成し、電着によって該ピラーを形成し、上
記マスク(25)を除去し、上記の形成すべき導体(1
7)の形状に適した第2のマスク(27)を形成し、上
記金属層(24)をエッチングして、上記導体(17)
を形成することを特徴とする請求項1に記載の方法。 - (3)上記ピラーの電着を容易にする導体膜(28)で
上記の均一な金属層(24)を被覆し、上記ピラーの形
成後に上記導体膜の少なくとも一部分を除去することを
特徴とする請求項2に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8910157A FR2650471B1 (fr) | 1989-07-27 | 1989-07-27 | Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite |
FR8910157 | 1989-07-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0360188A true JPH0360188A (ja) | 1991-03-15 |
JPH0728131B2 JPH0728131B2 (ja) | 1995-03-29 |
Family
ID=9384213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2201016A Expired - Lifetime JPH0728131B2 (ja) | 1989-07-27 | 1990-07-27 | 高密度集積回路を有する接続板の多層配線網の形成方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5231757A (ja) |
EP (1) | EP0411985B1 (ja) |
JP (1) | JPH0728131B2 (ja) |
DE (1) | DE69005225T2 (ja) |
ES (1) | ES2049439T3 (ja) |
FR (1) | FR2650471B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007063765A (ja) * | 2005-08-29 | 2007-03-15 | Ishimori Seisakusho:Kk | プール昇降床装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
US5399239A (en) * | 1992-12-18 | 1995-03-21 | Ceridian Corporation | Method of fabricating conductive structures on substrates |
EP0657932B1 (en) * | 1993-12-13 | 2001-09-05 | Matsushita Electric Industrial Co., Ltd. | Chip package assembly and method of production |
US5968333A (en) * | 1998-04-07 | 1999-10-19 | Advanced Micro Devices, Inc. | Method of electroplating a copper or copper alloy interconnect |
US6353997B1 (en) * | 1999-10-07 | 2002-03-12 | Subtron Technology Co., Ltd. | Layer build-up method for manufacturing multi-layer board |
US7631423B2 (en) * | 2006-02-13 | 2009-12-15 | Sanmina-Sci Corporation | Method and process for embedding electrically conductive elements in a dielectric layer |
DE102007009994A1 (de) * | 2007-03-01 | 2008-09-04 | Robert Bosch Gmbh | Induktiver Sensor |
US10028394B2 (en) * | 2012-12-17 | 2018-07-17 | Intel Corporation | Electrical interconnect formed through buildup process |
MY181637A (en) | 2016-03-31 | 2020-12-30 | Qdos Flexcircuits Sdn Bhd | Single layer integrated circuit package |
EP3478033A1 (en) * | 2017-10-25 | 2019-05-01 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Embedding component with pre-connected pillar in component carrier |
TWI740767B (zh) * | 2021-01-07 | 2021-09-21 | 欣興電子股份有限公司 | 線路板及其製作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6453496A (en) * | 1987-08-24 | 1989-03-01 | Victor Company Of Japan | Formation of wiring |
JPH01233792A (ja) * | 1988-03-14 | 1989-09-19 | Fujitsu Ltd | 薄膜基板の導電媒体部形成方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3311966A (en) * | 1962-09-24 | 1967-04-04 | North American Aviation Inc | Method of fabricating multilayer printed-wiring boards |
GB1006498A (en) * | 1963-08-26 | 1965-10-06 | Marconi Co Ltd | Improvements in or relating to circuit connector assemblies |
US3352730A (en) * | 1964-08-24 | 1967-11-14 | Sanders Associates Inc | Method of making multilayer circuit boards |
USRE29284E (en) * | 1966-09-06 | 1977-06-28 | Rockwell International Corporation | Process for forming interconnections in a multilayer circuit board |
FR2133156A5 (ja) * | 1971-04-09 | 1972-11-24 | Cii | |
JPS60180197A (ja) * | 1984-02-27 | 1985-09-13 | 宇部興産株式会社 | 多層プリント配線板の製造方法 |
JPS61296800A (ja) * | 1985-06-25 | 1986-12-27 | 日本電気株式会社 | 設計変更用電極 |
US4700473A (en) * | 1986-01-03 | 1987-10-20 | Motorola Inc. | Method of making an ultra high density pad array chip carrier |
JPH0716094B2 (ja) * | 1986-03-31 | 1995-02-22 | 日立化成工業株式会社 | 配線板の製造法 |
US4776087A (en) * | 1987-04-27 | 1988-10-11 | International Business Machines Corporation | VLSI coaxial wiring structure |
DE3735959A1 (de) * | 1987-10-23 | 1989-05-03 | Bbc Brown Boveri & Cie | Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung |
US4963697A (en) * | 1988-02-12 | 1990-10-16 | Texas Instruments Incorporated | Advanced polymers on metal printed wiring board |
JPH0247892A (ja) * | 1988-08-10 | 1990-02-16 | Hitachi Ltd | セラミック多層配線基板 |
-
1989
- 1989-07-27 FR FR8910157A patent/FR2650471B1/fr not_active Expired - Lifetime
-
1990
- 1990-07-23 EP EP90402104A patent/EP0411985B1/fr not_active Expired - Lifetime
- 1990-07-23 DE DE90402104T patent/DE69005225T2/de not_active Expired - Fee Related
- 1990-07-23 ES ES90402104T patent/ES2049439T3/es not_active Expired - Lifetime
- 1990-07-24 US US07/556,487 patent/US5231757A/en not_active Expired - Fee Related
- 1990-07-27 JP JP2201016A patent/JPH0728131B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6453496A (en) * | 1987-08-24 | 1989-03-01 | Victor Company Of Japan | Formation of wiring |
JPH01233792A (ja) * | 1988-03-14 | 1989-09-19 | Fujitsu Ltd | 薄膜基板の導電媒体部形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007063765A (ja) * | 2005-08-29 | 2007-03-15 | Ishimori Seisakusho:Kk | プール昇降床装置 |
Also Published As
Publication number | Publication date |
---|---|
ES2049439T3 (es) | 1994-04-16 |
US5231757A (en) | 1993-08-03 |
EP0411985A1 (fr) | 1991-02-06 |
DE69005225T2 (de) | 1994-03-31 |
DE69005225D1 (de) | 1994-01-27 |
FR2650471B1 (fr) | 1991-10-11 |
FR2650471A1 (fr) | 1991-02-01 |
JPH0728131B2 (ja) | 1995-03-29 |
EP0411985B1 (fr) | 1993-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
US6000130A (en) | Process for making planar redistribution structure | |
US6326561B1 (en) | Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer | |
TWI277372B (en) | Printed wiring board with controlled line impedance | |
US4289846A (en) | Process for forming low-reactance interconnections on semiconductors | |
KR20140135928A (ko) | 일체적 계단식 스택 구조를 갖는 ic 지지 구조체 | |
TWI335785B (en) | Circuit board structure and fabrication method thereof | |
US9642261B2 (en) | Composite electronic structure with partially exposed and protruding copper termination posts | |
JPH0360188A (ja) | 高密度集積回路を有する接続板の多層配線網の形成方法 | |
JPH04282843A (ja) | 相互接続デバイスとその製造方法 | |
JP2021009938A (ja) | 配線基板、接合型配線基板及び配線基板の製造方法 | |
CN103906354B (zh) | 电路板及其制造方法 | |
JPH0364993A (ja) | 高密度集積回路のための接続板の多層配線網の導体層上に絶縁層を堆積させる方法及びそれによって得られる接続板 | |
JP3497550B2 (ja) | バンプの形成方法 | |
RU2186469C2 (ru) | Способ изготовления многослойных интегральных схем и многослойных печатных плат с использованием полимерной подложки | |
JPH09139387A (ja) | 半導体装置の電極形成方法 | |
JP3081528B2 (ja) | 光電変換装置 | |
US20230199957A1 (en) | Multilayer substrate and manufacturing method therefor | |
JPH0496254A (ja) | 薄膜多層回路基板とその製造方法 | |
JPS61179598A (ja) | 多層配線形成方法 | |
TW466733B (en) | Resin laminated wiring sheet, wiring structure using the same, and production method thereof | |
TW469547B (en) | Thin film interposer and method for manufacturing thereof | |
JP2738332B2 (ja) | 多層配線基板の製造方法 | |
JPH06283863A (ja) | 多層配線基板の製造方法 |