JPH0728131B2 - 高密度集積回路を有する接続板の多層配線網の形成方法 - Google Patents
高密度集積回路を有する接続板の多層配線網の形成方法Info
- Publication number
- JPH0728131B2 JPH0728131B2 JP2201016A JP20101690A JPH0728131B2 JP H0728131 B2 JPH0728131 B2 JP H0728131B2 JP 2201016 A JP2201016 A JP 2201016A JP 20101690 A JP20101690 A JP 20101690A JP H0728131 B2 JPH0728131 B2 JP H0728131B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- pillars
- wiring network
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、VLSI回路(大規模集積回路)と呼ばれる、少
なくとも1つの集積回路を有する接続板の多層配線網の
形成方法に関するものである。この接続板は、パッケー
ジ内に配置される集積回路の支持材の表面に装着された
複数の集積回路の相互接続のために使用されたり、もし
くは、例えば、一般に「チップキャリヤ」と呼ばれる従
来の支持部材の代用として、単に支持部材として使用す
ることができる。
なくとも1つの集積回路を有する接続板の多層配線網の
形成方法に関するものである。この接続板は、パッケー
ジ内に配置される集積回路の支持材の表面に装着された
複数の集積回路の相互接続のために使用されたり、もし
くは、例えば、一般に「チップキャリヤ」と呼ばれる従
来の支持部材の代用として、単に支持部材として使用す
ることができる。
従来の技術 そのような接続板では、多層配線網は、通常、1つまた
は複数の集積回路の給電電位を分配する導体面を備える
絶縁プレートによって構成されている基板によって支持
されている。基板は、焼結セラミックプレートか、また
は、有機材料製、例えば、プラスチック製のプレートで
あることがある。しかし、また、このような接続板を、
柔軟性のある接続板の形をとる多層配線網だけで形成す
ることもできる。さらに、接続板は、複数の集積回路を
備え、いわゆるウエハ技術によってこれらの集積回路の
相互接続するための多層配線網によって被覆された半導
体材料製のプレートであることもある。これらのどの接
続板の場合も、多層配線網は、導体層と絶縁層を交互に
積層させることによって構成される。この積層では、絶
縁層を貫通する孔を形成して、隣接する導体層との電気
接続を形成する。導体層は、通常、アルミニウムまたは
銅製であり、絶縁層は、現在は、ポリイミド等の重合材
料によって形成されるのが好ましい。
は複数の集積回路の給電電位を分配する導体面を備える
絶縁プレートによって構成されている基板によって支持
されている。基板は、焼結セラミックプレートか、また
は、有機材料製、例えば、プラスチック製のプレートで
あることがある。しかし、また、このような接続板を、
柔軟性のある接続板の形をとる多層配線網だけで形成す
ることもできる。さらに、接続板は、複数の集積回路を
備え、いわゆるウエハ技術によってこれらの集積回路の
相互接続するための多層配線網によって被覆された半導
体材料製のプレートであることもある。これらのどの接
続板の場合も、多層配線網は、導体層と絶縁層を交互に
積層させることによって構成される。この積層では、絶
縁層を貫通する孔を形成して、隣接する導体層との電気
接続を形成する。導体層は、通常、アルミニウムまたは
銅製であり、絶縁層は、現在は、ポリイミド等の重合材
料によって形成されるのが好ましい。
発明が解決しようとする課題 多層配線網の製造における問題は、比較的平坦な層を得
ることにある。従来の製造方法は、導電材料層で導体を
形成し、通常、“ペースト”と呼ばれる粘性のある液体
状の重合可能な材料の絶縁層でその導体層を被覆する。
このペーストによって、下にある導体層の対応する縁部
より低い段または凹凸を備える表面が得られるという利
点がある。この方法では、少量の重合可能な材料を遠心
力を利用して塗布するか、ペーストをスパッタリングす
るか、または、例えば、シルクスクリーン印刷によって
ペーストをコーティングする。次に、このペーストを重
合する。当然、この方法の実施条件では、この重合層
は、重ねられた2つの導体層間を確実に絶縁するのに必
要な厚さを備えることになる。
ることにある。従来の製造方法は、導電材料層で導体を
形成し、通常、“ペースト”と呼ばれる粘性のある液体
状の重合可能な材料の絶縁層でその導体層を被覆する。
このペーストによって、下にある導体層の対応する縁部
より低い段または凹凸を備える表面が得られるという利
点がある。この方法では、少量の重合可能な材料を遠心
力を利用して塗布するか、ペーストをスパッタリングす
るか、または、例えば、シルクスクリーン印刷によって
ペーストをコーティングする。次に、このペーストを重
合する。当然、この方法の実施条件では、この重合層
は、重ねられた2つの導体層間を確実に絶縁するのに必
要な厚さを備えることになる。
更に、絶縁層は、形成すべきスルーホール(ビアホール
(via−holes))の位置を決定するマスクによって被覆
される。従来では、これらのスルーホールの口を広げ
て、らっぱ形にして、上部の導体層の導体は、絶縁層
上、形成したばかりのスルーホールの壁及びスルーホー
ルの底部に形成する導体領域上に延在している。その結
果、スルーホールの位置に多数の凹部を備える上部導体
層が形成される。多数の層を積層させることによって、
くぼみの深さはより深くなり、その結果、積層された導
体層に不連続が生じる恐れがあることが分かる。また、
スルーホールの形成及びその口の拡大は、この方法の困
難な段階である。
(via−holes))の位置を決定するマスクによって被覆
される。従来では、これらのスルーホールの口を広げ
て、らっぱ形にして、上部の導体層の導体は、絶縁層
上、形成したばかりのスルーホールの壁及びスルーホー
ルの底部に形成する導体領域上に延在している。その結
果、スルーホールの位置に多数の凹部を備える上部導体
層が形成される。多数の層を積層させることによって、
くぼみの深さはより深くなり、その結果、積層された導
体層に不連続が生じる恐れがあることが分かる。また、
スルーホールの形成及びその口の拡大は、この方法の困
難な段階である。
この方法の改良は、スルーホールを垂直線を中心にらせ
ん状にずらして、スルーホールが重なることを避けるこ
とにある。しかし、第1の欠点は、同一の絶縁層内での
スルーホールの密度が小さくなり、従って、多層配線網
内での導体の全体的な密度が小さくなることである。第
2の欠点は、スルーホールがずらされて配置されている
ことによって、多層配線網中で信頼性の高い導体層の数
を極めて急激に減らすことである。例えば、互いに90°
ずつずらして、らせん状に配置することによって、第5
番目の層のスルーホールは、第1番目の層のスルーホー
ルと重なり、場合によってはその間にある4つのスルー
ホールが歪む。実際、この方法は、通常、約5つの導体
層を重ねる積層に限定される。
ん状にずらして、スルーホールが重なることを避けるこ
とにある。しかし、第1の欠点は、同一の絶縁層内での
スルーホールの密度が小さくなり、従って、多層配線網
内での導体の全体的な密度が小さくなることである。第
2の欠点は、スルーホールがずらされて配置されている
ことによって、多層配線網中で信頼性の高い導体層の数
を極めて急激に減らすことである。例えば、互いに90°
ずつずらして、らせん状に配置することによって、第5
番目の層のスルーホールは、第1番目の層のスルーホー
ルと重なり、場合によってはその間にある4つのスルー
ホールが歪む。実際、この方法は、通常、約5つの導体
層を重ねる積層に限定される。
この問題点の最近の解決法は、導体層の導体ににピラー
を形成し、全体をペーストで被覆して、このペーストを
重合させ、絶縁層を形成する。絶縁層は、重ねられる2
つの導体層間に所望な絶縁を確保するのに十分な相当な
厚さとなり、一方、ピラーの部分は薄い絶縁材料が被覆
する。絶縁層は、スルーホールの形態を有するマスクに
よって被覆される。次に、絶縁層を選択的にエッチング
して、ピラーの上部面を露出させ、スルーホールの口を
広げる。ピラーを使用することによって、これらのスル
ーホールは、前述した従来の方法によって得られたスル
ーホールより明らかに浅い。従って、上層の導体層は、
かなり平らになる。それ故、この方法によって、多層配
線網において信頼できる導体層をより多く積層できる利
点がある。
を形成し、全体をペーストで被覆して、このペーストを
重合させ、絶縁層を形成する。絶縁層は、重ねられる2
つの導体層間に所望な絶縁を確保するのに十分な相当な
厚さとなり、一方、ピラーの部分は薄い絶縁材料が被覆
する。絶縁層は、スルーホールの形態を有するマスクに
よって被覆される。次に、絶縁層を選択的にエッチング
して、ピラーの上部面を露出させ、スルーホールの口を
広げる。ピラーを使用することによって、これらのスル
ーホールは、前述した従来の方法によって得られたスル
ーホールより明らかに浅い。従って、上層の導体層は、
かなり平らになる。それ故、この方法によって、多層配
線網において信頼できる導体層をより多く積層できる利
点がある。
本発明は、この技術に関するものであり、集積回路の接
続板用のピラーを備える多層配線網の形成方法を提供す
るものである。
続板用のピラーを備える多層配線網の形成方法を提供す
るものである。
課題を解決するための手段 本発明による、多層配線網の1つの層の導体上にピラー
を形成することを含む、少なくとも1つの集積回路を有
する接続板の多層配線網の形成方法は、均一な金属層上
にピラーを形成し、次に、この金属層をエッチングし
て、上記導体を形成することからなることを特徴とす
る。
を形成することを含む、少なくとも1つの集積回路を有
する接続板の多層配線網の形成方法は、均一な金属層上
にピラーを形成し、次に、この金属層をエッチングし
て、上記導体を形成することからなることを特徴とす
る。
本発明の特徴及び利点は、添付図面を参照して説明する
以下の実施例によって明らかとなろう。
以下の実施例によって明らかとなろう。
実施例 第1図は、本発明による方法によって形成された接続板
10の部分的な断面図である。接続板10は、その表面に少
なくとも1つの集積回路13の多層配線網12を備える基板
11によって構成されている。この基板11は、電気絶縁性
の材料、例えば、図示した実施例では、セラミック製の
一枚のプレートであり、各々、集積回路13の給電電位U
a、Ubを分配する導体面14a、14bを備える。多数の導体
ピラー15a、15bは基板11を貫通して、各々電位面14a、1
4bと接触しており、基板11の同一面上に露出している。
10の部分的な断面図である。接続板10は、その表面に少
なくとも1つの集積回路13の多層配線網12を備える基板
11によって構成されている。この基板11は、電気絶縁性
の材料、例えば、図示した実施例では、セラミック製の
一枚のプレートであり、各々、集積回路13の給電電位U
a、Ubを分配する導体面14a、14bを備える。多数の導体
ピラー15a、15bは基板11を貫通して、各々電位面14a、1
4bと接触しており、基板11の同一面上に露出している。
多層配線網12は、基板11の面上に形成されており、交互
に重ねられた導体層と絶縁層の積層体によって構成され
ている。図示した多層配線網12は、第1の絶縁層16、第
1の導体層17、第2の絶縁層18、第2の導体層19、第3
の絶縁層20及び集積回路13との接続パッドを形成する接
続導体層21を備える。実際、セラミック基板11は、寸法
100mm×100mm、厚さ1mmのプレートである。多層配線網1
2は、銅とポリイミドによって形成されている。各導体
層は、厚さが約5μmであり、ピッチ100μmで並べら
れた幅50μmの導体によって構成されている。各絶縁層
の厚さは、下接する絶縁層の上で約15μmである。セラ
ミック基板11の上部面は、絶縁性であるが、多数の凹凸
や平坦欠陥があり、マスクして第1の絶縁層16を積層さ
せる。従来のように、絶縁層16、18、20は、スルーホー
ルを備える。このスルーホールは、隣接する導体層17、
19及び21間の電気接続のためのピラー23を備えるが、こ
のピラーは、同様にそれらの導体層をピラー15a、15bと
も電気接続する。スルーホール22は、ピラー23の上に、
口が広がった縁部22aを有する。ピラー23の横断面は、
円筒形または角柱形であることがある。形成されたピラ
ー23は、八角形であり、その直径は30μmであり、高さ
は導体上で10μmである。
に重ねられた導体層と絶縁層の積層体によって構成され
ている。図示した多層配線網12は、第1の絶縁層16、第
1の導体層17、第2の絶縁層18、第2の導体層19、第3
の絶縁層20及び集積回路13との接続パッドを形成する接
続導体層21を備える。実際、セラミック基板11は、寸法
100mm×100mm、厚さ1mmのプレートである。多層配線網1
2は、銅とポリイミドによって形成されている。各導体
層は、厚さが約5μmであり、ピッチ100μmで並べら
れた幅50μmの導体によって構成されている。各絶縁層
の厚さは、下接する絶縁層の上で約15μmである。セラ
ミック基板11の上部面は、絶縁性であるが、多数の凹凸
や平坦欠陥があり、マスクして第1の絶縁層16を積層さ
せる。従来のように、絶縁層16、18、20は、スルーホー
ルを備える。このスルーホールは、隣接する導体層17、
19及び21間の電気接続のためのピラー23を備えるが、こ
のピラーは、同様にそれらの導体層をピラー15a、15bと
も電気接続する。スルーホール22は、ピラー23の上に、
口が広がった縁部22aを有する。ピラー23の横断面は、
円筒形または角柱形であることがある。形成されたピラ
ー23は、八角形であり、その直径は30μmであり、高さ
は導体上で10μmである。
第2図Aから第2図Hは、各々、本発明による第1図に
図示した接続板10の製造方法の連続した段階を図示した
ものであり、第3図Aから第3図Hは、第2図Aから第
2図Hの平面図の方法とは直角の方法から見た平面図で
ある。第2図Aから第2図H及び第3図Aから第3図H
は、第1図に図示した領域Aの位置の詳細な拡大断面図
であり、絶縁層16上の導体層17、導体層17上に位置する
ピラー23及び絶縁層18の形成を連続して図示したもので
ある。図示した方法は、絶縁層16の形成後に開始され
る。
図示した接続板10の製造方法の連続した段階を図示した
ものであり、第3図Aから第3図Hは、第2図Aから第
2図Hの平面図の方法とは直角の方法から見た平面図で
ある。第2図Aから第2図H及び第3図Aから第3図H
は、第1図に図示した領域Aの位置の詳細な拡大断面図
であり、絶縁層16上の導体層17、導体層17上に位置する
ピラー23及び絶縁層18の形成を連続して図示したもので
ある。図示した方法は、絶縁層16の形成後に開始され
る。
絶縁層16は、銅の層24によって均一に被覆される。その
厚さは、形成すべき導体層17の厚さである(第2図A及
び第3図A)。この層24は、好ましくは、マグネトロン
陰極スパッタリングによって積層される。次に、この層
24をピラー23の形状に合わせたスルーホール26を備える
ように処理した感光性マスク25によって均一に被覆する
(第2図B及び第3図B)。
厚さは、形成すべき導体層17の厚さである(第2図A及
び第3図A)。この層24は、好ましくは、マグネトロン
陰極スパッタリングによって積層される。次に、この層
24をピラー23の形状に合わせたスルーホール26を備える
ように処理した感光性マスク25によって均一に被覆する
(第2図B及び第3図B)。
次に、マスク25のスルーホール26中にピラー23を電着す
る(第2図C及び第3図C)。銅の均一層24は、マスク
25のスルーホール26中にピラー23を電着する際に電極と
して働く。マスクを除去して(第2図D及び第3図
D)、他の感光性マスク27を設ける。このマスク27は、
ピラー23を被覆し、導体層17が導体の形態となるように
処理されている(第2図E及び第3図E)。次に、導体
層をエッチングする(第2図F及び第3図F)。次に、
導体層17からなる導体を被覆するマスク27を除去する
(第2図G及び第3図G)。
る(第2図C及び第3図C)。銅の均一層24は、マスク
25のスルーホール26中にピラー23を電着する際に電極と
して働く。マスクを除去して(第2図D及び第3図
D)、他の感光性マスク27を設ける。このマスク27は、
ピラー23を被覆し、導体層17が導体の形態となるように
処理されている(第2図E及び第3図E)。次に、導体
層をエッチングする(第2図F及び第3図F)。次に、
導体層17からなる導体を被覆するマスク27を除去する
(第2図G及び第3図G)。
絶縁層18を形成する(第2図H及び第3図H)。絶縁層
18は、公知の様々な方法によって形成することもでき
る。図示した実施例では、粘液状のポリアミン酸を遠心
力によって塗布して、形成した層を重合させて、それを
ポリイミドにすることからなる周知の方法を使用した。
その結果、第2図H及び第3図Hに図示したポリイミド
層18が形成された。この方法は、ピラー23を備える導体
層17の起伏をほぼ滑らかにするという利点がある。第2
図H及び第3図Hに図示したように、この方法によっ
て、絶縁層18のポリイミドの厚さは、各ピラー23上では
極めて薄くなる。第1図に図示した絶縁層18の口を広げ
たスルーホール22aは、従来の方法によって、第2図H
及び第3図Hに図示した層18のマスクを形成して、プラ
ズマによる選択的エッチングによってピラー23の上面を
露出させることによって得られる。この時、スルホール
22aの厚さは小さく、従って、上部の導体層19をほとん
ど変形させないことが分かる。
18は、公知の様々な方法によって形成することもでき
る。図示した実施例では、粘液状のポリアミン酸を遠心
力によって塗布して、形成した層を重合させて、それを
ポリイミドにすることからなる周知の方法を使用した。
その結果、第2図H及び第3図Hに図示したポリイミド
層18が形成された。この方法は、ピラー23を備える導体
層17の起伏をほぼ滑らかにするという利点がある。第2
図H及び第3図Hに図示したように、この方法によっ
て、絶縁層18のポリイミドの厚さは、各ピラー23上では
極めて薄くなる。第1図に図示した絶縁層18の口を広げ
たスルーホール22aは、従来の方法によって、第2図H
及び第3図Hに図示した層18のマスクを形成して、プラ
ズマによる選択的エッチングによってピラー23の上面を
露出させることによって得られる。この時、スルホール
22aの厚さは小さく、従って、上部の導体層19をほとん
ど変形させないことが分かる。
上記の方法は、様々に変更することができる。例えは、
銅層24は、公知のいずれの方法でも形成することができ
る。また、導体層17、19、21及びピラー23を構成する材
料として、銅の代わりに、純粋なものでも他の成分と組
み合わせたものでも、ピラー23の電着に適し、公知のい
ずれかの方法によって形成される層24の形態で形成され
るものなら、他のどんな導電性金属でも使用することが
できる。しかし、また、導体層17の導体を構成する材料
の種類によっては、ピラー23の電着ができないこともあ
る。これは、例えば、導体17がアルミニウムの場合であ
る。その場合には、第4図に図示した段階を実施する。
この第4図は、第2図Aに類似しているが、追加する段
階である。従って、第2図Aでは、金属層24はアルミニ
ウム製であると考えられる。第4図では、金属層24は、
導体膜28によって被覆されている。この導体膜は、銅の
ピラー23の電着ができ、場合によってはアルミニウムと
相溶性のある、例えば、銅である。マスク25の積層後
(第2図B)、銅のピラー23が形成される。次に、第2
図Dまたは第2図Eに図示した段階の後、膜28の少なく
とも一部分を除去して、導体間の電気絶縁を確実にす
る。
銅層24は、公知のいずれの方法でも形成することができ
る。また、導体層17、19、21及びピラー23を構成する材
料として、銅の代わりに、純粋なものでも他の成分と組
み合わせたものでも、ピラー23の電着に適し、公知のい
ずれかの方法によって形成される層24の形態で形成され
るものなら、他のどんな導電性金属でも使用することが
できる。しかし、また、導体層17の導体を構成する材料
の種類によっては、ピラー23の電着ができないこともあ
る。これは、例えば、導体17がアルミニウムの場合であ
る。その場合には、第4図に図示した段階を実施する。
この第4図は、第2図Aに類似しているが、追加する段
階である。従って、第2図Aでは、金属層24はアルミニ
ウム製であると考えられる。第4図では、金属層24は、
導体膜28によって被覆されている。この導体膜は、銅の
ピラー23の電着ができ、場合によってはアルミニウムと
相溶性のある、例えば、銅である。マスク25の積層後
(第2図B)、銅のピラー23が形成される。次に、第2
図Dまたは第2図Eに図示した段階の後、膜28の少なく
とも一部分を除去して、導体間の電気絶縁を確実にす
る。
また、絶縁層18を異なる公知の方法によって形成するこ
とができることが分かっている。好ましい方法は、ピラ
ー23を備える導体層17(第2図G及び第3図G)上に厚
さ約30μmのポリイミドフィルムを広げ、このフィルム
を加熱して加圧し、第2図H及び第3図Hに類似した構
造を得ることができる。ピラー23の上のポリイミドの厚
さは、物理的に侵食したり、または、化学的エッチング
またはプラズマエッチングによって除去することができ
る。もちろん、このポリイミドは多層配線網で通常使用
される要素の一例であり、多層配線網技術に適した材料
なら他のいずれの材料にも代えることができる。
とができることが分かっている。好ましい方法は、ピラ
ー23を備える導体層17(第2図G及び第3図G)上に厚
さ約30μmのポリイミドフィルムを広げ、このフィルム
を加熱して加圧し、第2図H及び第3図Hに類似した構
造を得ることができる。ピラー23の上のポリイミドの厚
さは、物理的に侵食したり、または、化学的エッチング
またはプラズマエッチングによって除去することができ
る。もちろん、このポリイミドは多層配線網で通常使用
される要素の一例であり、多層配線網技術に適した材料
なら他のいずれの材料にも代えることができる。
第1図は、少なくとも1つの高密度集積回路を有する支
持部材のための、本発明によって製造された多層接続板
の一部分の横断面図であり、 第2図A〜第2図Hは、第1図に図示した接続板の領域
Aの詳細な拡大図で示した、本発明による接続板の製造
方法の連続した段階を図示したものであり、 第3図A〜第3図Hは、第1図に図示した接続板の領域
Aの線III−IIIによる断面図であり、各々、本発明によ
る方法の第2図A〜第2図Hに対応する連続した段階を
図示したものであり、 第4図は、第2図A〜第2図Hに類似しているが、本発
明による別の実施態様の1段階を図示したものである。 (主な参照番号) 10……接続板、11……基板 12……多層配線網、13……高密度集積回路 16、18、20……絶縁層 17、19……導体層、21……接続導体層 22、26……スルーホール 23……ピラー、25、27……マスク 28……導体膜
持部材のための、本発明によって製造された多層接続板
の一部分の横断面図であり、 第2図A〜第2図Hは、第1図に図示した接続板の領域
Aの詳細な拡大図で示した、本発明による接続板の製造
方法の連続した段階を図示したものであり、 第3図A〜第3図Hは、第1図に図示した接続板の領域
Aの線III−IIIによる断面図であり、各々、本発明によ
る方法の第2図A〜第2図Hに対応する連続した段階を
図示したものであり、 第4図は、第2図A〜第2図Hに類似しているが、本発
明による別の実施態様の1段階を図示したものである。 (主な参照番号) 10……接続板、11……基板 12……多層配線網、13……高密度集積回路 16、18、20……絶縁層 17、19……導体層、21……接続導体層 22、26……スルーホール 23……ピラー、25、27……マスク 28……導体膜
Claims (4)
- 【請求項1】高密度集積回路(13)のための接続板(1
0)の多層配線網(12)であり、複数のピラー(23)を
備える絶縁層(18)で被覆された少なくとも1つの導体
の層(17)を備える多層配線網(12)の形成方法であっ
て、 上記の形成すべき導体の厚さと等しい厚さの第1の金属
による均一な金属層(24)を形成し、 上記ピラーの電着を容易にする第2の金属による導体膜
(28)で上記の均一な金属層(24)を被覆し、 上記導体膜(28)上に上記複数のピラーの形状に合わせ
たスルーホール(26)を備えるマスク(25)を形成し、 上記スルーホール(26)内に、上面を有する上記複数の
ピラー(23)を上記第2の金属の電着によって上記導体
膜(28)上に形成し、 上記マスク(25)と、上記導体膜(28)の少なくとも一
部とを除去し、 上記の形成すべき導体(17)の形状に合わせた第2のマ
スク(27)を形成し、 上記均一な金属層(24)をエッチングして、上記導体
(17)を形成し、 第2のマスク(27)を除去し、 導体(17)上に、上面が実質的に平坦で、この上面にピ
ラー(23)の上面が露出している上記絶縁層(18)を形
成する、 工程を含むことを特徴とする方法。 - 【請求項2】上記第1の金属が、アルミニウムであるこ
とを特徴とする請求項1に記載の方法。 - 【請求項3】上記第2の金属が、銅であることを特徴と
する請求項1または2に記載の方法。 - 【請求項4】上記絶縁層(18)が、ポリイミドで形成さ
れていることを特徴とする請求項1〜3のいずれか1項
に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8910157 | 1989-07-27 | ||
| FR8910157A FR2650471B1 (fr) | 1989-07-27 | 1989-07-27 | Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360188A JPH0360188A (ja) | 1991-03-15 |
| JPH0728131B2 true JPH0728131B2 (ja) | 1995-03-29 |
Family
ID=9384213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2201016A Expired - Lifetime JPH0728131B2 (ja) | 1989-07-27 | 1990-07-27 | 高密度集積回路を有する接続板の多層配線網の形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5231757A (ja) |
| EP (1) | EP0411985B1 (ja) |
| JP (1) | JPH0728131B2 (ja) |
| DE (1) | DE69005225T2 (ja) |
| ES (1) | ES2049439T3 (ja) |
| FR (1) | FR2650471B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
| US5399239A (en) * | 1992-12-18 | 1995-03-21 | Ceridian Corporation | Method of fabricating conductive structures on substrates |
| EP0657932B1 (en) * | 1993-12-13 | 2001-09-05 | Matsushita Electric Industrial Co., Ltd. | Chip package assembly and method of production |
| US5968333A (en) * | 1998-04-07 | 1999-10-19 | Advanced Micro Devices, Inc. | Method of electroplating a copper or copper alloy interconnect |
| US6353997B1 (en) * | 1999-10-07 | 2002-03-12 | Subtron Technology Co., Ltd. | Layer build-up method for manufacturing multi-layer board |
| JP2007063765A (ja) * | 2005-08-29 | 2007-03-15 | Ishimori Seisakusho:Kk | プール昇降床装置 |
| US7631423B2 (en) * | 2006-02-13 | 2009-12-15 | Sanmina-Sci Corporation | Method and process for embedding electrically conductive elements in a dielectric layer |
| DE102007009994A1 (de) * | 2007-03-01 | 2008-09-04 | Robert Bosch Gmbh | Induktiver Sensor |
| US10028394B2 (en) * | 2012-12-17 | 2018-07-17 | Intel Corporation | Electrical interconnect formed through buildup process |
| MY181637A (en) | 2016-03-31 | 2020-12-30 | Qdos Flexcircuits Sdn Bhd | Single layer integrated circuit package |
| EP3478033B1 (en) * | 2017-10-25 | 2025-02-19 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Embedding component with pre-connected pillar in component carrier |
| TWI740767B (zh) * | 2021-01-07 | 2021-09-21 | 欣興電子股份有限公司 | 線路板及其製作方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3311966A (en) * | 1962-09-24 | 1967-04-04 | North American Aviation Inc | Method of fabricating multilayer printed-wiring boards |
| GB1006498A (en) * | 1963-08-26 | 1965-10-06 | Marconi Co Ltd | Improvements in or relating to circuit connector assemblies |
| US3352730A (en) * | 1964-08-24 | 1967-11-14 | Sanders Associates Inc | Method of making multilayer circuit boards |
| USRE29284E (en) * | 1966-09-06 | 1977-06-28 | Rockwell International Corporation | Process for forming interconnections in a multilayer circuit board |
| FR2133156A5 (ja) * | 1971-04-09 | 1972-11-24 | Cii | |
| JPS60180197A (ja) * | 1984-02-27 | 1985-09-13 | 宇部興産株式会社 | 多層プリント配線板の製造方法 |
| JPS61296800A (ja) * | 1985-06-25 | 1986-12-27 | 日本電気株式会社 | 設計変更用電極 |
| US4700473A (en) * | 1986-01-03 | 1987-10-20 | Motorola Inc. | Method of making an ultra high density pad array chip carrier |
| JPH0716094B2 (ja) * | 1986-03-31 | 1995-02-22 | 日立化成工業株式会社 | 配線板の製造法 |
| US4776087A (en) * | 1987-04-27 | 1988-10-11 | International Business Machines Corporation | VLSI coaxial wiring structure |
| JPS6453496A (en) * | 1987-08-24 | 1989-03-01 | Victor Company Of Japan | Formation of wiring |
| DE3735959A1 (de) * | 1987-10-23 | 1989-05-03 | Bbc Brown Boveri & Cie | Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung |
| US4963697A (en) * | 1988-02-12 | 1990-10-16 | Texas Instruments Incorporated | Advanced polymers on metal printed wiring board |
| JPH01233792A (ja) * | 1988-03-14 | 1989-09-19 | Fujitsu Ltd | 薄膜基板の導電媒体部形成方法 |
| JPH0247892A (ja) * | 1988-08-10 | 1990-02-16 | Hitachi Ltd | セラミック多層配線基板 |
-
1989
- 1989-07-27 FR FR8910157A patent/FR2650471B1/fr not_active Expired - Lifetime
-
1990
- 1990-07-23 EP EP90402104A patent/EP0411985B1/fr not_active Expired - Lifetime
- 1990-07-23 ES ES90402104T patent/ES2049439T3/es not_active Expired - Lifetime
- 1990-07-23 DE DE90402104T patent/DE69005225T2/de not_active Expired - Fee Related
- 1990-07-24 US US07/556,487 patent/US5231757A/en not_active Expired - Fee Related
- 1990-07-27 JP JP2201016A patent/JPH0728131B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0360188A (ja) | 1991-03-15 |
| EP0411985B1 (fr) | 1993-12-15 |
| EP0411985A1 (fr) | 1991-02-06 |
| FR2650471B1 (fr) | 1991-10-11 |
| FR2650471A1 (fr) | 1991-02-01 |
| DE69005225T2 (de) | 1994-03-31 |
| ES2049439T3 (es) | 1994-04-16 |
| US5231757A (en) | 1993-08-03 |
| DE69005225D1 (de) | 1994-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| US6000130A (en) | Process for making planar redistribution structure | |
| US4663497A (en) | High density printed wiring board | |
| US4591411A (en) | Method for forming a high density printed wiring board | |
| US5956843A (en) | Multilayer printed wiring board and method of making same | |
| JPH0728131B2 (ja) | 高密度集積回路を有する接続板の多層配線網の形成方法 | |
| US7393720B2 (en) | Method for fabricating electrical interconnect structure | |
| US4562513A (en) | Process for forming a high density metallurgy system on a substrate and structure thereof | |
| JPH0240233B2 (ja) | ||
| JPH0734509B2 (ja) | 高密度集積回路のための接続板の多層配線網の導体層上に絶縁層を堆積させる方法及びそれによって得られる接続板 | |
| AU565755B2 (en) | High density printed wiring board | |
| JP3497550B2 (ja) | バンプの形成方法 | |
| JPH05335719A (ja) | 配線基板の製造方法 | |
| RU2186469C2 (ru) | Способ изготовления многослойных интегральных схем и многослойных печатных плат с использованием полимерной подложки | |
| CN115811829B (zh) | 电路板及其制作方法 | |
| JPH10200234A (ja) | 微細パターンのプリント配線板およびその製造方法 | |
| TW202602175A (zh) | 配線電路基板、電性要素安裝基板、電子零件及配線電路基板之製造方法 | |
| JPS62261156A (ja) | 導電性バイア経路の形成方法 | |
| JPH0496254A (ja) | 薄膜多層回路基板とその製造方法 | |
| JPH03142896A (ja) | 多層回路基板 | |
| JPH0438157B2 (ja) | ||
| JPS61179598A (ja) | 多層配線形成方法 | |
| JP2738332B2 (ja) | 多層配線基板の製造方法 | |
| JPS63244795A (ja) | 配線基板 |