JPH03142896A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JPH03142896A JPH03142896A JP28130689A JP28130689A JPH03142896A JP H03142896 A JPH03142896 A JP H03142896A JP 28130689 A JP28130689 A JP 28130689A JP 28130689 A JP28130689 A JP 28130689A JP H03142896 A JPH03142896 A JP H03142896A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- via hole
- land
- lands
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 abstract description 26
- 238000009413 insulation Methods 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 238000007747 plating Methods 0.000 abstract description 5
- 238000007740 vapor deposition Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920013716 polyethylene resin Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
混成集積回路等を槽底する多層回路基板に関し、バイヤ
ホールの抵抗値が小さく且つ導通の信頼度の高い、多層
回路基板を提供することを目的とし、 回路基板の表面に、絶縁層を介し多層に形成した導体層
のそれぞれに、同形状の第1層のランド。
ホールの抵抗値が小さく且つ導通の信頼度の高い、多層
回路基板を提供することを目的とし、 回路基板の表面に、絶縁層を介し多層に形成した導体層
のそれぞれに、同形状の第1層のランド。
第2層のランド、第3層のランド、・・・が重畳するよ
う形成されてなり、絶縁層を介して対向する一対のラン
ド間を接続するバイヤホールが、少なくとも直ぐ下の絶
縁層を貫通するバイヤホールとは、ずれた位置に形成さ
れた槽底とする。
う形成されてなり、絶縁層を介して対向する一対のラン
ド間を接続するバイヤホールが、少なくとも直ぐ下の絶
縁層を貫通するバイヤホールとは、ずれた位置に形成さ
れた槽底とする。
本発明は、混成集積回路等を槽底する多層回路基板に関
する。
する。
電子装置の高速化、小形化に伴い、これらの電子装置に
使用する混成集積回路等の回路基板の導体層を、多層化
するとともにそれらのパターンを細線化する傾向にある
。
使用する混成集積回路等の回路基板の導体層を、多層化
するとともにそれらのパターンを細線化する傾向にある
。
一方、このような多層回路基板は、信号回路用のバイヤ
ホールの他に、それぞれの導体層に電源供給、或いはア
ース供給等を行うためのバイヤホールを設ける必要があ
る。
ホールの他に、それぞれの導体層に電源供給、或いはア
ース供給等を行うためのバイヤホールを設ける必要があ
る。
この際、電源供給回路、アース回路等が低インピーダン
スであることが要求されている。
スであることが要求されている。
第3図は従来の多層回路基板の断面図である。
図において1は、セラξツクス、ガラス等の誘電体より
なる回路基板であって、回路基板1の実装面に、第1層
のランド11を有する第1層の導体パターン41.第1
Nの絶縁層21.第2層のランド12を有する第2層の
導体パターン、第2層の絶縁層22、第3層のランド1
3を有する第3層の導体パターン、第3層の絶縁層23
.及び第4Nのランド14を有する第4層の導体パター
ン44.の順に形成しである。
なる回路基板であって、回路基板1の実装面に、第1層
のランド11を有する第1層の導体パターン41.第1
Nの絶縁層21.第2層のランド12を有する第2層の
導体パターン、第2層の絶縁層22、第3層のランド1
3を有する第3層の導体パターン、第3層の絶縁層23
.及び第4Nのランド14を有する第4層の導体パター
ン44.の順に形成しである。
上述の第1層のランドll、第2層のランド12゜第3
層のランド13.第4Nのランド14は、同形状のラン
ドであって、それぞれが重畳する位置に設けられ、ラン
ドの中心部に、それぞれの絶縁層を貫通するバイヤホー
ル30を設けることで、第1層の導体パターン41をそ
れぞれの層の導体パターンに接続して、第1層の導体パ
ターン41から電源をそれぞれの各導体層の導体パター
ンに供給している。
層のランド13.第4Nのランド14は、同形状のラン
ドであって、それぞれが重畳する位置に設けられ、ラン
ドの中心部に、それぞれの絶縁層を貫通するバイヤホー
ル30を設けることで、第1層の導体パターン41をそ
れぞれの層の導体パターンに接続して、第1層の導体パ
ターン41から電源をそれぞれの各導体層の導体パター
ンに供給している。
一方、上記の導体パターン、ランド、及びバイヤホール
は、蒸着、スパッタリング等して形威した金属薄膜、或
いはめっきした金属層を、フォトリソグラフィ手段で所
望のパターン形状に形威したものである。
は、蒸着、スパッタリング等して形威した金属薄膜、或
いはめっきした金属層を、フォトリソグラフィ手段で所
望のパターン形状に形威したものである。
また、上述のそれぞれの絶縁層は、信号の伝搬遅延時間
の短縮のために低誘電率で、且つ微細加工に適したフォ
トリソグラフィ手段を採用し得る感光性の材料、例えば
ポリイえド樹脂が使用されている。
の短縮のために低誘電率で、且つ微細加工に適したフォ
トリソグラフィ手段を採用し得る感光性の材料、例えば
ポリイえド樹脂が使用されている。
なお、上述のバイヤホールは、絶縁層を形威した都度、
その絶縁層にバイヤホール下孔をエツチング形成する。
その絶縁層にバイヤホール下孔をエツチング形成する。
そして、その絶縁層の表面に導体パターン及びパッドを
形成する際に、同時にバイヤホール下孔の内壁に金属を
蒸着或いはめっき等して、バイヤホールとしたものであ
る。
形成する際に、同時にバイヤホール下孔の内壁に金属を
蒸着或いはめっき等して、バイヤホールとしたものであ
る。
ところで、上述の重層した絶縁層を貫通するバイヤホー
ルは、絶縁層の暦数が多くなるに伴い孔径に比較して孔
の深さが大きくなる。
ルは、絶縁層の暦数が多くなるに伴い孔径に比較して孔
の深さが大きくなる。
したがって、めっき手段、蒸着手段等のいずれの手段に
せよ、バイヤホール下孔の内壁及び底面に金属が付着し
難くなり、バイヤホール部分の抵抗値が増加したり、或
いは導通不良となる恐れがあった。
せよ、バイヤホール下孔の内壁及び底面に金属が付着し
難くなり、バイヤホール部分の抵抗値が増加したり、或
いは導通不良となる恐れがあった。
本発明はこのような点に鑑みて創作されたもので、バイ
ヤホールの抵抗値が小さく且つ導通の信頼度の高い、多
層回路基板を提供することを目的としている。
ヤホールの抵抗値が小さく且つ導通の信頼度の高い、多
層回路基板を提供することを目的としている。
上記の目的を達成するために本発明は、第1図に例示し
たように、回路基板lの表面に、絶縁層を介して多層に
形成した導体層のそれぞれに、同形状の第tlのランド
11.第2層のランド12.第3層のランド13.・・
・・が重畳するよう形威し、絶縁層を介して対向する一
対の第1層のランド11−第2層のランド12間、第2
層のランド12−第3層のランド13間、第3層のラン
ド13−第4層のランド14.・・・・・を接続する第
1層のバイヤホール31゜第2層のバイ中ホール32.
第3Nのバイヤホール33、・・・・・・・を、少なく
とも直ぐ下の絶縁層を貫通するバイヤホールとは、ずれ
た位置に形成するものとする。
たように、回路基板lの表面に、絶縁層を介して多層に
形成した導体層のそれぞれに、同形状の第tlのランド
11.第2層のランド12.第3層のランド13.・・
・・が重畳するよう形威し、絶縁層を介して対向する一
対の第1層のランド11−第2層のランド12間、第2
層のランド12−第3層のランド13間、第3層のラン
ド13−第4層のランド14.・・・・・を接続する第
1層のバイヤホール31゜第2層のバイ中ホール32.
第3Nのバイヤホール33、・・・・・・・を、少なく
とも直ぐ下の絶縁層を貫通するバイヤホールとは、ずれ
た位置に形成するものとする。
上述のようにそれぞれのバイヤホールは、少なくとも直
ぐ下の絶縁層を貫通するバイヤホールとはずれた位置に
設けであるので、バイヤホール下孔の深さはその絶縁層
の厚さにほぼ等しく浅い。
ぐ下の絶縁層を貫通するバイヤホールとはずれた位置に
設けであるので、バイヤホール下孔の深さはその絶縁層
の厚さにほぼ等しく浅い。
したがってめっき手段、蒸着手段等のいずれめ手段にせ
よ、バイヤホール下孔の内壁及び底面に金属が充分に付
着する。
よ、バイヤホール下孔の内壁及び底面に金属が充分に付
着する。
即ち、バイヤホール部分の抵抗値が増加することもなく
、また導通不良になる恐れもない。
、また導通不良になる恐れもない。
以下図を参照しながら、本発明を具体的に説明する。な
お、企図を通じて同一符号は同一対象物を示す。
お、企図を通じて同一符号は同一対象物を示す。
第1図は本発明の実施例の図で、(a)は断面図、(ロ
)平面図であり、第2図は本発明の製造手順を示す図で
ある。
)平面図であり、第2図は本発明の製造手順を示す図で
ある。
第1図において、セラξツクス、ガラス等よりなる回路
基板1の実装面に、下から上に向かって、第1層のラン
ド11を有する第1Nの導体パターン41、第1層の絶
縁N21.第2層のランド12を有する第2層の導体パ
ターン(図示省略)、第2Nの絶縁N22.第3層のラ
ンド13を有する第3Nの導体パターン(図示省略)、
第3層の絶縁層23.及び第4層のランド14を有する
第4層の導体パターン44の順に形威しである。
基板1の実装面に、下から上に向かって、第1層のラン
ド11を有する第1Nの導体パターン41、第1層の絶
縁N21.第2層のランド12を有する第2層の導体パ
ターン(図示省略)、第2Nの絶縁N22.第3層のラ
ンド13を有する第3Nの導体パターン(図示省略)、
第3層の絶縁層23.及び第4層のランド14を有する
第4層の導体パターン44の順に形威しである。
上述の第1層のランド11.第2層のランド12゜第3
層のランド13.第4層のランド14は、同形状の角形
のランドであって、それぞれが重畳する位置に設けであ
る。
層のランド13.第4層のランド14は、同形状の角形
のランドであって、それぞれが重畳する位置に設けであ
る。
そして、それぞれのランド面を9個のブロックに区画し
、バイヤホールは各層毎に異なる位置のブロックを選択
して設けることで、そのバイヤホールが上下に隣接する
2層の絶縁層を貫通することがないようにしている。
、バイヤホールは各層毎に異なる位置のブロックを選択
して設けることで、そのバイヤホールが上下に隣接する
2層の絶縁層を貫通することがないようにしている。
詳述すると第1Nのランド11と第2層のランド12を
接続するバイヤホール、即ち第1Nの絶縁層21を貫通
するバイヤホールは、A列1行の格子上のブロックに設
けた第1層のバイヤホール31a。
接続するバイヤホール、即ち第1Nの絶縁層21を貫通
するバイヤホールは、A列1行の格子上のブロックに設
けた第1層のバイヤホール31a。
B列2行の格子上のブロックに設けた第1層のパイ中ホ
ール31b、C列3行の格子上のブロックに設けた第1
層のバイヤホール31cの3個である。
ール31b、C列3行の格子上のブロックに設けた第1
層のバイヤホール31cの3個である。
また、第2Nのランド12と第3層のランド13を接続
するバイ中ホール。即ち第2層の絶縁層22を貫通する
バイヤホールは、A列3行の格子上のブロックに設けた
第2層のバイヤホール32a、B列2行の格子上のブロ
ックに設けた第2層のバイヤホール32b、C列1行の
格子上のブロックに設けた第2層のバイヤホール32c
の3個である。
するバイ中ホール。即ち第2層の絶縁層22を貫通する
バイヤホールは、A列3行の格子上のブロックに設けた
第2層のバイヤホール32a、B列2行の格子上のブロ
ックに設けた第2層のバイヤホール32b、C列1行の
格子上のブロックに設けた第2層のバイヤホール32c
の3個である。
また、第3層のランド13と第4層のランド14を接続
するバイヤホール、即ち第3層の絶縁層23を貫通する
バイヤホールは、A列2行の格子上のブロックに設けた
第3層のバイヤホール33a、B列1行の格子上のブロ
ックに設けた第3層のパイ中ホール33b、C列3行の
格子上のブロックに設けた第3層のバイヤホール33c
の3個である。
するバイヤホール、即ち第3層の絶縁層23を貫通する
バイヤホールは、A列2行の格子上のブロックに設けた
第3層のバイヤホール33a、B列1行の格子上のブロ
ックに設けた第3層のパイ中ホール33b、C列3行の
格子上のブロックに設けた第3層のバイヤホール33c
の3個である。
上述のようにそれぞれのバイヤホールは、直ぐ下の絶縁
層を貫通するバイヤホールとはずれた位置に設けである
ので、バイヤホール下孔の深さはその絶縁層の厚さにほ
ぼ等しく浅い。したがってめっき手段、蒸着手段等のい
ずれの手段にせよ、バイヤホール下孔の内壁及び底面に
金属が充分に付着し、且つ、上下に配列したバイヤホー
ル間は、広面積のランドを介して接続されている。
層を貫通するバイヤホールとはずれた位置に設けである
ので、バイヤホール下孔の深さはその絶縁層の厚さにほ
ぼ等しく浅い。したがってめっき手段、蒸着手段等のい
ずれの手段にせよ、バイヤホール下孔の内壁及び底面に
金属が充分に付着し、且つ、上下に配列したバイヤホー
ル間は、広面積のランドを介して接続されている。
よって、バイヤホール部分の抵抗値が極めて小さく、ま
た導通不良になる恐れもない。
た導通不良になる恐れもない。
さらにまた、一対の上下に対向するランド間は、それぞ
れ3つのバイヤホールを設けであるのでより一層抵抗値
が小さい。
れ3つのバイヤホールを設けであるのでより一層抵抗値
が小さい。
なお、図示例のようにそれぞれのランド面を9等分して
9個のブロックに区画することなく、ランドの大きさを
よりより小さい角形のランドとしてそのランド面を4等
分し、対角線上の2つブロックを選択してバイヤホール
を設ける。
9個のブロックに区画することなく、ランドの大きさを
よりより小さい角形のランドとしてそのランド面を4等
分し、対角線上の2つブロックを選択してバイヤホール
を設ける。
例えば第1層の絶縁層を貫通するバイヤホールと第3層
の絶縁層を貫通するバイヤホールとは、同位置のブロッ
クに設け、第2層の絶縁層と第4層の絶縁層を貫通する
バイヤホールとは、他の異なる対角線上の同位置のブロ
ックに設けるようにしても、はぼ同様の効果がある。
の絶縁層を貫通するバイヤホールとは、同位置のブロッ
クに設け、第2層の絶縁層と第4層の絶縁層を貫通する
バイヤホールとは、他の異なる対角線上の同位置のブロ
ックに設けるようにしても、はぼ同様の効果がある。
以下第2図を参照しながら、導体パターン、バイヤホー
ル等をめっき手段により設ける場合の、本発明の製造手
順を説明する。
ル等をめっき手段により設ける場合の、本発明の製造手
順を説明する。
まず、第1図(a)のように、無電解めっきして回路基
板10表面の全面に銅の導体薄膜11−^ (厚さが数
百人〜1μn+)を形成する。
板10表面の全面に銅の導体薄膜11−^ (厚さが数
百人〜1μn+)を形成する。
次に導体薄膜1l−IAの全表面にレジス)51を例え
ばスピンコード法により展着し乾燥焼成した後に、第2
図(b)に示すように、フォトリソグラフィ手段でラン
ド対応する上部のレジスト及び第1層の導体パターンに
対応する上部のレジストを露光・現像し除去する。
ばスピンコード法により展着し乾燥焼成した後に、第2
図(b)に示すように、フォトリソグラフィ手段でラン
ド対応する上部のレジスト及び第1層の導体パターンに
対応する上部のレジストを露光・現像し除去する。
そして、導体薄膜11−Aを電極として電解めっきして
、第2図(C)に示すようにレジスト51を剥離した導
体薄膜11−への表面部分に、銅N(厚さは10μm程
度)を設けて、第1Nの導体パターン41、及び第1層
のランド11を形成する。
、第2図(C)に示すようにレジスト51を剥離した導
体薄膜11−への表面部分に、銅N(厚さは10μm程
度)を設けて、第1Nの導体パターン41、及び第1層
のランド11を形成する。
そして、第2図(d)のように、レジスト51をレジス
ト剥離液により剥離し、またレジスト51の下面の導体
薄膜11−Aを所望のエツチング剤を用いてライトエツ
チングする。
ト剥離液により剥離し、またレジスト51の下面の導体
薄膜11−Aを所望のエツチング剤を用いてライトエツ
チングする。
次にスピンコード手段で、回路基板1の全表面(第1N
のランド、第1層の導体パターンの表面を含む)に感光
性の材料(例えばポリイミド系樹脂)よりなる第1層の
絶縁Ji21を形成する。
のランド、第1層の導体パターンの表面を含む)に感光
性の材料(例えばポリイミド系樹脂)よりなる第1層の
絶縁Ji21を形成する。
そして、除去する絶縁体に対応する個所に遮光性画像を
設けたガラスマスクをマスク合わせし、紫外線を照射し
て露光させ、有機溶剤を用いてエツチングすることで、
第2図(e)に図示したように、第1層のバイヤホール
31の下孔31−1を第1層のランド11上の所望の位
置に設ける。
設けたガラスマスクをマスク合わせし、紫外線を照射し
て露光させ、有機溶剤を用いてエツチングすることで、
第2図(e)に図示したように、第1層のバイヤホール
31の下孔31−1を第1層のランド11上の所望の位
置に設ける。
そして、第2図(f)に図示したように、第1Nの絶!
1Ji21の表面及び下孔31−1の内面に銅を無電解
めっきして導体薄膜を設け、第1層のランド11を形成
した時と同じ手順により、下孔31−1部分に第1層の
バイヤホール31と、第1層の絶縁層21の表面に第2
層のランド12を形成する。
1Ji21の表面及び下孔31−1の内面に銅を無電解
めっきして導体薄膜を設け、第1層のランド11を形成
した時と同じ手順により、下孔31−1部分に第1層の
バイヤホール31と、第1層の絶縁層21の表面に第2
層のランド12を形成する。
次に第2図(6)に図示したように、第1層の絶縁層2
1の全表面(第2層のランド12.第1層のバイヤホー
ル31を含む)に第2層の絶縁層22を形成する。モし
て下孔31−1を形成した手段と同様の手段で、第1層
のバイヤホール31を外した第2層のランド12上の所
望の位置に、下孔32−1を設ける。
1の全表面(第2層のランド12.第1層のバイヤホー
ル31を含む)に第2層の絶縁層22を形成する。モし
て下孔31−1を形成した手段と同様の手段で、第1層
のバイヤホール31を外した第2層のランド12上の所
望の位置に、下孔32−1を設ける。
そして、第2図(ロ)に図示したように、第2層の絶縁
層22の表面及び下孔32−1の内面に銅を無電解めっ
きして導体薄膜を設け、第2層のランド12を形成した
時と同じ手順により、下孔32−1部分に第2Nのバイ
ヤホール32と、第2層の絶縁層22の表面に第3層の
ランド13を形成する。
層22の表面及び下孔32−1の内面に銅を無電解めっ
きして導体薄膜を設け、第2層のランド12を形成した
時と同じ手順により、下孔32−1部分に第2Nのバイ
ヤホール32と、第2層の絶縁層22の表面に第3層の
ランド13を形成する。
そして、上述の手順を繰り返すことにより、第3層のバ
イヤホール33.第4層のランド14等を灰吹に形成す
ることができる。
イヤホール33.第4層のランド14等を灰吹に形成す
ることができる。
以上説明したように本発明は、絶縁層を介して対向する
一対のランド間を接続するバイヤホールを、直ぐ下の絶
縁層を貫通するバイヤホールとはずれた位置に形成した
多層回路基板であって、バイヤホールの抵抗値が小さく
且つ導通の信頼度の高くて、電源回路、アース回路等に
適用して実用上で優れた効果がある。
一対のランド間を接続するバイヤホールを、直ぐ下の絶
縁層を貫通するバイヤホールとはずれた位置に形成した
多層回路基板であって、バイヤホールの抵抗値が小さく
且つ導通の信頼度の高くて、電源回路、アース回路等に
適用して実用上で優れた効果がある。
第1図は本発明の実施例の図で、
(a)は断面図、
(ハ)平面図、
第2図は本発明の製造手順を示す図、
第3図は従来例の断面図である。
図において、
1番り回路基板、
11は第1層のランド、
12は第2層のランド、
13は第3層のランド、
14は第4層のランド、
21は第1Nの絶縁層、
22は第2層の絶縁層、
23は第3層の絶縁層、
30はバイヤホール、
31は第1層のバイヤホール、
32は第2層のバイヤホール、
33は第3層のバイヤホール、
41は第1層の導体パターン、
44は第4層の導体パターンをそれぞれ示す。
(α)
(b)
本肥日月の実東イ列の図
第
図
本免明の製造今順乞示T図
第2図(:fの1)
本丸日月の製産手頃を示す図
躬2図(その2)
従来の多層回路基λ反の断面図
第
図
Claims (1)
- 【特許請求の範囲】 回路基板の表面に、絶縁層を介し多層に形成した導体層
のそれぞれに、同形状の第1層のランド(11),第2
層のランド(12),第3層のランド(13),・・・
・が重畳するよう形成されてなり、 絶縁層を介して対向する一対のランド(11−12,1
2−13,13−14,・・)間を接続するバイヤホー
ル(31,32,33,・・・・・)が、少なくとも直
ぐ下の絶縁層を貫通するバイヤホールとは、ずれた位置
に形成されたことを特徴とする多層回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28130689A JPH03142896A (ja) | 1989-10-27 | 1989-10-27 | 多層回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28130689A JPH03142896A (ja) | 1989-10-27 | 1989-10-27 | 多層回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03142896A true JPH03142896A (ja) | 1991-06-18 |
Family
ID=17637244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28130689A Pending JPH03142896A (ja) | 1989-10-27 | 1989-10-27 | 多層回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03142896A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0817548A1 (en) * | 1996-01-11 | 1998-01-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP2004266180A (ja) * | 2003-03-04 | 2004-09-24 | Kyocera Corp | 配線基板 |
US7319197B2 (en) | 2002-05-23 | 2008-01-15 | International Business Machines Corporation | Structure of stacked vias in multiple layer electrode device carriers |
-
1989
- 1989-10-27 JP JP28130689A patent/JPH03142896A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0817548A1 (en) * | 1996-01-11 | 1998-01-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
EP0817548A4 (en) * | 1996-01-11 | 1999-12-01 | Ibiden Co Ltd | PRINTED CIRCUIT BOARD AND METHOD FOR THE PRODUCTION THEREOF |
US6316738B1 (en) | 1996-01-11 | 2001-11-13 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method thereof |
US6342682B1 (en) | 1996-01-11 | 2002-01-29 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method thereof |
CN1098023C (zh) * | 1996-01-11 | 2003-01-01 | 揖斐电株式会社 | 印制布线板及其制造方法 |
EP1677582A3 (en) * | 1996-01-11 | 2007-04-11 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method thereof |
EP1981317A3 (en) * | 1996-01-11 | 2008-10-29 | Ibiden Co., Ltd. | Multilayer printed wiring board and manufacturing method thereof |
US7319197B2 (en) | 2002-05-23 | 2008-01-15 | International Business Machines Corporation | Structure of stacked vias in multiple layer electrode device carriers |
JP2004266180A (ja) * | 2003-03-04 | 2004-09-24 | Kyocera Corp | 配線基板 |
JP4508540B2 (ja) * | 2003-03-04 | 2010-07-21 | 京セラ株式会社 | 配線基板および電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4258468A (en) | Forming vias through multilayer circuit boards | |
US5774340A (en) | Planar redistribution structure and printed wiring device | |
CA1284692C (en) | Multilayer interconnection system for multichip high performance semiconductor packaging | |
JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
US4909909A (en) | Method for fabricating a fully shielded signal line | |
JPH08213754A (ja) | 積層配線基板の構造と製作 | |
US11037803B2 (en) | Method for making redistribution circuit structure | |
JPH0897557A (ja) | 多層薄膜配線基板 | |
US4769309A (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
JP2503725B2 (ja) | 多層配線基板 | |
KR100720049B1 (ko) | 다층 배선판 및 그 제조 방법 | |
JPH0728131B2 (ja) | 高密度集積回路を有する接続板の多層配線網の形成方法 | |
US5387495A (en) | Sequential multilayer process for using fluorinated hydrocarbons as a dielectric | |
JPH03142896A (ja) | 多層回路基板 | |
JPH0240233B2 (ja) | ||
JPH04361559A (ja) | 集積回路用パッケージ | |
KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
US4847446A (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
JPH05335719A (ja) | 配線基板の製造方法 | |
TWI724457B (zh) | 高頻電路板及其製作方法 | |
JPS6244880B2 (ja) | ||
JPH066031A (ja) | プリント配線板の製造方法 | |
JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
JPH06302965A (ja) | 薄膜多層基板におけるビア形成方法 | |
JPH06268377A (ja) | 多層配線基板の製造方法 |