JPS6244880B2 - - Google Patents
Info
- Publication number
- JPS6244880B2 JPS6244880B2 JP16703281A JP16703281A JPS6244880B2 JP S6244880 B2 JPS6244880 B2 JP S6244880B2 JP 16703281 A JP16703281 A JP 16703281A JP 16703281 A JP16703281 A JP 16703281A JP S6244880 B2 JPS6244880 B2 JP S6244880B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- holes
- manufacturing
- multilayer printed
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000463 material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 3
- 238000007772 electroless plating Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 38
- 238000007747 plating Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明は多層プリント配線板の製造方法に関
し、特にそのスルーホールの形成方法に関する。
し、特にそのスルーホールの形成方法に関する。
多層プリント配線板の製造方法を多層導体間の
スルーホールの接続方法によつて分類すれば今日
では次の２方法が一般的となつている。その第１
は第１図に示す如く内層材１にパターン２を作成
したのち外層材３，３′を積層し、次いで所定の
位置に孔明けした後、スルーホールめつきを行な
いスルーホール４を形成するコンペンシヨナル法
であり、第２は第２図に示す如くスルーホールめ
つきを各層５，６単位で行ない、それぞれスルー
ホール７，８を作成したのち、各個別層の孔位置
を合わせながら積層を行ないインターコネクシヨ
ンを形成するサブアツセンブリ法である。このよ
うな多層プリント配線板の製造方法において後者
の場合は各層単位に孔明け、スルーホールめつき
を行なう為、その工数が多層化傾向に伴つて莫大
となり、また積層時に各層毎の孔位置を精密に合
わせる必要があるが、孔位置の加工精度のばらつ
きや基材の伸縮、積層時のずれ等により孔のずれ
を生ずるという欠点がある。このため現在は前者
の製造方法が主流を占めている。ところがこの製
造方法も近年の半導体素子の高集積化によりプリ
ント配線板での高密度実装化は増々高まつてお
り、各素子間の接続を行なうパターン収容数をで
きるだけ多くすることが必要となつているなかで
１個のスルーホールの信号収容数は１信号のみで
あり、後者の持つ同一孔明け位置にて異種信号を
扱うという利点がなく、パターン収容数の低下を
招いている。本発明はこの欠点を解消して１個の
スルーホールで２つの信号を扱えるようにした多
層プリント板の製造方法を提供することを目的と
するものである。
スルーホールの接続方法によつて分類すれば今日
では次の２方法が一般的となつている。その第１
は第１図に示す如く内層材１にパターン２を作成
したのち外層材３，３′を積層し、次いで所定の
位置に孔明けした後、スルーホールめつきを行な
いスルーホール４を形成するコンペンシヨナル法
であり、第２は第２図に示す如くスルーホールめ
つきを各層５，６単位で行ない、それぞれスルー
ホール７，８を作成したのち、各個別層の孔位置
を合わせながら積層を行ないインターコネクシヨ
ンを形成するサブアツセンブリ法である。このよ
うな多層プリント配線板の製造方法において後者
の場合は各層単位に孔明け、スルーホールめつき
を行なう為、その工数が多層化傾向に伴つて莫大
となり、また積層時に各層毎の孔位置を精密に合
わせる必要があるが、孔位置の加工精度のばらつ
きや基材の伸縮、積層時のずれ等により孔のずれ
を生ずるという欠点がある。このため現在は前者
の製造方法が主流を占めている。ところがこの製
造方法も近年の半導体素子の高集積化によりプリ
ント配線板での高密度実装化は増々高まつてお
り、各素子間の接続を行なうパターン収容数をで
きるだけ多くすることが必要となつているなかで
１個のスルーホールの信号収容数は１信号のみで
あり、後者の持つ同一孔明け位置にて異種信号を
扱うという利点がなく、パターン収容数の低下を
招いている。本発明はこの欠点を解消して１個の
スルーホールで２つの信号を扱えるようにした多
層プリント板の製造方法を提供することを目的と
するものである。
このため本発明においては、予めパターンを形
成した内層材及び外層材を積層して１体化し、そ
の後スルーホールを形成する多層プリント配線板
の製造方法において、スルーホールの形成時に
は、同一座標位置での孔明けを正規スルーホール
形成用と、該孔明け直径より小さい直径のスルー
ホール分岐用下孔に分けて孔明けし、次いで無電
解めつきを行い導電層を形成し、その後前記スル
ーホール分岐用下孔を拡大して該部の導電層を除
去し絶縁基材を露出させ、次いで電解めつきを行
ない同一座標位置に２個のスルーホールを形成す
る諸工程より成ることを特徴とするものである。
成した内層材及び外層材を積層して１体化し、そ
の後スルーホールを形成する多層プリント配線板
の製造方法において、スルーホールの形成時に
は、同一座標位置での孔明けを正規スルーホール
形成用と、該孔明け直径より小さい直径のスルー
ホール分岐用下孔に分けて孔明けし、次いで無電
解めつきを行い導電層を形成し、その後前記スル
ーホール分岐用下孔を拡大して該部の導電層を除
去し絶縁基材を露出させ、次いで電解めつきを行
ない同一座標位置に２個のスルーホールを形成す
る諸工程より成ることを特徴とするものである。
以下、添付図面に基づいて本発明方法を詳細に
説明する。
説明する。
第３図に各製造工程における断面図を示す。図
により本発明方法を説明すると、先ずａ図の如く
予めL2〜L5のパターンを形成した外層材９，１
０と内層材１１とをプリプレグ１２を挾んで積層
し加圧加熱して一体化する。次にｂ図の如く同一
座標位置の表面及び裏面より直径φＡの正規スル
ーホールの下孔を内層材１１の基材が残留するよ
うに制御して穿孔し、その後内層材１１の基材に
前記φＡより直径の小さい直径φＢの孔を穿孔す
る。このときL1〜L6の全層を接続するスルーホ
ールを形成する場合はφＡにて全層の孔明けを行
なう。次にｃ図の如く無電解銅めつき法により全
面に導電層１３を形成する。この導電層１３は電
気めつきを行なうときの通電の役割を果すもので
ありその厚さは２〜５μｍ程度でよい。次にｄ図
の如く内層材１１の孔を直径φＣに拡大するよう
に孔明けし、この部分の導電層を除去し基材を露
出せしめる。次にｅ図の如く導電層１３の上に電
解銅めつき１４を施す。この場合内層材１１の基
材の孔内面にはめつきは析出されない。従つてパ
ターンL1〜L2用のスルーホール１５とL5，L6用
のスルーホール１６の２個のスルーホールが同一
座標位置に完成される。この後の外層材９及び１
０の外面のパターンの形成は従来公知の方法であ
り、ｆ図の如く感光膜１６を両面に塗布し、これ
にアートワークフイルムを重ねて露光現像してｇ
図の如くパターン部１７以外の感光膜を除去す
る。次にｈ図の如くエツチングして感光膜のない
部分を溶解除去し、次いでｉ図の如く感光膜を除
去してパターン１８の形成を完了するのである。
により本発明方法を説明すると、先ずａ図の如く
予めL2〜L5のパターンを形成した外層材９，１
０と内層材１１とをプリプレグ１２を挾んで積層
し加圧加熱して一体化する。次にｂ図の如く同一
座標位置の表面及び裏面より直径φＡの正規スル
ーホールの下孔を内層材１１の基材が残留するよ
うに制御して穿孔し、その後内層材１１の基材に
前記φＡより直径の小さい直径φＢの孔を穿孔す
る。このときL1〜L6の全層を接続するスルーホ
ールを形成する場合はφＡにて全層の孔明けを行
なう。次にｃ図の如く無電解銅めつき法により全
面に導電層１３を形成する。この導電層１３は電
気めつきを行なうときの通電の役割を果すもので
ありその厚さは２〜５μｍ程度でよい。次にｄ図
の如く内層材１１の孔を直径φＣに拡大するよう
に孔明けし、この部分の導電層を除去し基材を露
出せしめる。次にｅ図の如く導電層１３の上に電
解銅めつき１４を施す。この場合内層材１１の基
材の孔内面にはめつきは析出されない。従つてパ
ターンL1〜L2用のスルーホール１５とL5，L6用
のスルーホール１６の２個のスルーホールが同一
座標位置に完成される。この後の外層材９及び１
０の外面のパターンの形成は従来公知の方法であ
り、ｆ図の如く感光膜１６を両面に塗布し、これ
にアートワークフイルムを重ねて露光現像してｇ
図の如くパターン部１７以外の感光膜を除去す
る。次にｈ図の如くエツチングして感光膜のない
部分を溶解除去し、次いでｉ図の如く感光膜を除
去してパターン１８の形成を完了するのである。
本発明はこのようにして１つの座標位置に２個
のスルーホールを形成することができるので従来
に比してパターンの収容数を増加せしめることが
できる。
のスルーホールを形成することができるので従来
に比してパターンの収容数を増加せしめることが
できる。
その１例を第４図及び第５図を用いて説明す
る。第４図は１座標位置に１個のスルーホール１
９を形成した従来の多層プリント配線板の１例で
あり、ａ図はL1、L2層のパターン（L1層は実
線、L2層は点線）を示し、ｂ図はL5、L6層のパ
ターン（L5層は実線、L6層は点線）を示してい
る。なお図にないL3、L4層はそれぞれアース
層、電源層であつて配線には使用できないものと
する。この場合、ａ図のL1層のパターン及び
ｂ図のL5層のパターン，はそれぞれスルー
ホールＡ，Ｂ，Ｃに接続しようとしても、既にＤ
〜Ｈの各スルーホールが他に使用されているため
バイアネツクとなり目的のスルーホールに接続す
ることができない。
る。第４図は１座標位置に１個のスルーホール１
９を形成した従来の多層プリント配線板の１例で
あり、ａ図はL1、L2層のパターン（L1層は実
線、L2層は点線）を示し、ｂ図はL5、L6層のパ
ターン（L5層は実線、L6層は点線）を示してい
る。なお図にないL3、L4層はそれぞれアース
層、電源層であつて配線には使用できないものと
する。この場合、ａ図のL1層のパターン及び
ｂ図のL5層のパターン，はそれぞれスルー
ホールＡ，Ｂ，Ｃに接続しようとしても、既にＤ
〜Ｈの各スルーホールが他に使用されているため
バイアネツクとなり目的のスルーホールに接続す
ることができない。
これに対し第５図に示す本発明の製造方法によ
る多層プリント板はスルーホールＥ，Ｆ，Ｇをそ
れぞれ分割しE′，F′，G′を形成することによ
り、ａ図のパターンはスルーホールE′を経由
してスルーホールＡへ、ｂ図のパターンはスル
ーホールG′を経由してスルーホールＢへ、パタ
ーンはスルーホールF′を経由してスルーホー
ルＣへそれぞれ接続することが可能となる。
る多層プリント板はスルーホールＥ，Ｆ，Ｇをそ
れぞれ分割しE′，F′，G′を形成することによ
り、ａ図のパターンはスルーホールE′を経由
してスルーホールＡへ、ｂ図のパターンはスル
ーホールG′を経由してスルーホールＢへ、パタ
ーンはスルーホールF′を経由してスルーホー
ルＣへそれぞれ接続することが可能となる。
以上、説明した如く本発明の多層プリント板の
製造方法は同一座標に２個のスルーホールを形成
可能としたものであつてパターン収容数の増加に
多大な効果を与えるものである。
製造方法は同一座標に２個のスルーホールを形成
可能としたものであつてパターン収容数の増加に
多大な効果を与えるものである。
第１図及び第２図は従来の多層プリント配線板
の製造方法を説明するための断面図、第３図は本
発明にかかる多層プリント板の製造方法の工程を
説明するための断面図、第４図は従来の製造方法
による多層プリント板の配線方法を示した説明
図、第５図は本発明の製造方法による多層プリン
ト板の配線方法を示した説明図である。 L1〜L6……導体層、９，１０……外層材、１
１……内層材、１２……プリプレグ、１３……無
電解めつきによる導電層、１４……電解銅めつ
き、１５，１６……スルーホール、１８……パタ
ーン。
の製造方法を説明するための断面図、第３図は本
発明にかかる多層プリント板の製造方法の工程を
説明するための断面図、第４図は従来の製造方法
による多層プリント板の配線方法を示した説明
図、第５図は本発明の製造方法による多層プリン
ト板の配線方法を示した説明図である。 L1〜L6……導体層、９，１０……外層材、１
１……内層材、１２……プリプレグ、１３……無
電解めつきによる導電層、１４……電解銅めつ
き、１５，１６……スルーホール、１８……パタ
ーン。
Claims (1)
- １ 予めパターン形成した内層材及び外層材を積
層して１体化し、その後スルーホールを形成する
多層プリント配線板の製造方法において、スルー
ホールの形成時には、同一座標位置での孔明け
を、正規スルーホール形成用と、該孔明け直径よ
り小さい直径のスルーホール分岐用下孔に分けて
孔明けし、次いで無電解めつきを行ない導体層を
形成し、その後前記スルーホール分岐用下孔を拡
大して該部の導電層を除去し絶縁基材を露出さ
せ、次いで電解めつきを行ない同一座標位置に２
個のスルーホールを形成する諸工程より成ること
を特徴とする多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16703281A JPS5868999A (ja) | 1981-10-21 | 1981-10-21 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16703281A JPS5868999A (ja) | 1981-10-21 | 1981-10-21 | 多層プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868999A JPS5868999A (ja) | 1983-04-25 |
| JPS6244880B2 true JPS6244880B2 (ja) | 1987-09-22 |
Family
ID=15842120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16703281A Granted JPS5868999A (ja) | 1981-10-21 | 1981-10-21 | 多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868999A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01121065U (ja) * | 1988-02-09 | 1989-08-16 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186594A (ja) * | 1986-02-12 | 1987-08-14 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
| US10820427B2 (en) | 2013-03-15 | 2020-10-27 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| US9781844B2 (en) | 2013-03-15 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| KR20160045846A (ko) * | 2013-08-19 | 2016-04-27 | 산미나 코포레이션 | 이중 직경 도통 홀 에지 트리밍을 이용한 분할 도통 홀 형성 방법 |
-
1981
- 1981-10-21 JP JP16703281A patent/JPS5868999A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01121065U (ja) * | 1988-02-09 | 1989-08-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5868999A (ja) | 1983-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759754B2 (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| US6000130A (en) | Process for making planar redistribution structure | |
| US5146674A (en) | Manufacturing process of a high density substrate design | |
| JPH04313247A (ja) | 同一平面の接触バンプを有する相互接続装置及びその製造方法 | |
| JPH09116267A (ja) | バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法 | |
| US20080128288A1 (en) | Method of manufacturing a multi-layer wiring board using a metal member having a rough surface | |
| US5539181A (en) | Circuit board | |
| US4769309A (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
| US4912020A (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
| JPH04282843A (ja) | 相互接続デバイスとその製造方法 | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| JPS6244880B2 (ja) | ||
| JPH05291744A (ja) | 多層配線板の製造法および多層金属層付絶縁基板 | |
| JPH06314878A (ja) | プリント配線板の製造方法 | |
| EP0275686A1 (en) | Improved multi-layer printed circuit boards, and methods of manufacturing such boards | |
| US4847446A (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
| JPH03270292A (ja) | 多層配線板の製造方法 | |
| WO1990003100A1 (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
| JP4160813B2 (ja) | 多層回路基板の製造法 | |
| JPH06120660A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JPH08307057A (ja) | 多層配線回路基板及びその製造方法 | |
| JPH0438158B2 (ja) | ||
| JPS5814626Y2 (ja) | 多層プリント板 |