JPH06120660A - 多層電子部品搭載用基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 導体回路の高密度化及び設計自由度に優れ，
反射ノイズを防止することができる多層電子部品搭載用
基板の製造方法を提供すること。 【構成】 絶縁基板１に設けた小孔６を含めて全表面に
導電性メッキ２０を施すＡ工程と，表面側９１に導体回
路９１０を裏面側９２にメッキリード部２９を形成する
Ｂ工程と，裏面側９２にレジスト膜４０を被覆し，メッ
キリード部２９及び小孔６を介してメッキ電流を供給す
ることにより導体回路９１０にＮｉ／Ａｕメッキ３を施
して，第１基板９を作製するＣ工程と，上記第１基板の
メッキリード部２９を除去することにより単位基板を作
製するＤ工程と，前者の第１基板９の上に後者の単位基
板を積層するＥ工程と，両者の小孔の部分にスルーホー
ルを形成するＦ，Ｇ工程とよりなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，配線設計の自由度が向
上し，反射ノイズを防止できる多層電子部品搭載用基板
の製造方法に関する。

【０００２】

【従来技術】従来，多層電子部品搭載用基板としては，
例えば，図１４，図１５に示すごとく，第１基板９と，
第１基板９の上に接着層５を介して積層された単位基板
８とを有するものがある。第１基板９は，絶縁基板１
と，その表面側９１に設けられた電子部品搭載部９１５
及び導体回路９１０と，その裏面側９２に設けられたス
ルーホール６０のランド９２６及び放熱板９２５とを有
する。単位基板８は，絶縁基板１と，その表面側８１に
設けられたスルーホール６０のランド８１６と，導体回
路８１０とを有する。単位基板８は，電子部品搭載部９
１５の上に位置するように穿設された，開口部８５を有
する。

【０００３】電子部品搭載部９１５には，電子部品が搭
載され，ワイヤーボンディングにより，導体回路８１
０，９１０と接続される。また，上記スルーホール６０
は，多層電子部品搭載用基板９９を貫通して設けられて
おり，その内壁は銅メッキ４により被覆されている。ス
ルーホール６０の内部には導体ピン６００が挿通されて
いる。

【０００４】上記多層電子部品搭載用基板９９の製造方
法につき，図１０〜図１５を用いて説明する。まず，第
１基板を作製するに当たっては，全表面が銅箔により被
覆された絶縁基板を準備する。次に，絶縁基板にスルー
ホールを穿設し，更に上記銅箔における不必要な部分を
除去する。これにより，図１０に示すごとく，メッキ用
の電流供給路２１で周囲を囲まれた複数の第１基板９が
形成される。第１基板９の表面側９１は導体回路９１０
を有する。該導体回路９１０と電流供給路２１とは，メ
ッキリード部２９により接続されている。

【０００５】次いで，電流供給路２１からメッキリード
部２９を介して，導体回路９１０に電流を供給する。こ
れにより，導体回路９１０の表面にＮｉ／Ａｕメッキ
（ニッケル・金メッキ）３（図１１）が施される。次
に，第１基板９の外周端９４を切断する。これにより，
図１１に示すごとく，個片化された第１基板９を得る。

【０００６】次に，単位基板８（図１２）を作製するに
当たっては，上記第１基板９と同様にして，導体回路８
１０を形成し，その表面をＮｉ／Ａｕメッキ３により被
覆する。次いで，電子部品搭載用の開口部８５を穿設す
る。その後，単位基板８の外周端８４を切断する。これ
により，図１２に示すごとく，個片化された単位基板８
を得る。

【０００７】次に，図１３に示すごとく，上記第１基板
９の上に，接着層５を介して単位基板８を積層接着す
る。次いで，第１基板９及び単位基板８にスルーホール
６０を穿設する。これにより，図１３に示すごとく，多
層基板が得られる。その後，図１４に示すごとく，半田
剥離法により，スルーホール６０のランド８１６，９２
６及びその内壁に銅メッキ４を施す。更に，スルーホー
ル６０に導体ピン６００を挿通し，これを半田６９によ
り固定する。これにより，図１４，図１５に示すごと
く，多層電子部品搭載用基板９９が得られる。

【０００８】

【解決しようとする課題】ところで，最近では，電子部
品の情報処理能力の高速化が求められている。それに伴
い，多層電子部品搭載用基板においても，導体回路の高
密度化，及び電子部品からの情報処理の高速化に耐え得
ることが切望されている。しかしながら，前記従来の多
層電子部品搭載用基板の製造方法は，上記の要求を満た
すものではない。

【０００９】即ち，上記多層電子部品搭載用基板におい
ては，図１４，図１５に示すごとく，導体回路８１０，
９１０の表面にＮｉ／Ａｕメッキ３を施す際に用いた上
記メッキリード部２９が残ってしまう。そのため，メッ
キリード部２９の周辺に導体回路を形成することができ
ず，導体回路の高密度化及び設計自由度が妨げられる。

【００１０】また，メッキリード部２９が絶縁基板１の
上下において残存している。そのため，電子部品の作動
時に，メッキリード部２９において，残留電荷による反
射ノイズが生じ，導体回路により伝達される電気信号に
支障を来す。本発明は，かかる問題点に鑑み，導体回路
の高密度化及び設計自由度に優れ，反射ノイズを防止す
ることができる，多層電子部品搭載用基板の製造方法を
提供しようとするものである。

【００１１】

【課題の解決手段】本発明においては，まず絶縁基板に
導体回路形成用の小孔を穿設し，該小孔内及び上記絶縁
基板の全表面に導電性メッキを施すＡ工程と，上記絶縁
基板の表面側に導体回路を，裏面側にメッキリード部を
それぞれ形成するＢ工程と，上記絶縁基板の裏面側にレ
ジスト膜を被覆し，絶縁基板の表面側の導体回路に上記
メッキリード部及び小孔を介してメッキ電流を供給する
ことによりＮｉ／Ａｕメッキ（ニッケル・金メッキ）を
施し，その後レジスト膜を除去することにより第１基板
を作製するＣ工程とを行う。更に，上記第１基板の裏面
側のメッキリード部を除去することにより単位基板を作
製するＤ工程と，上記Ａ〜Ｃ工程により得られた第１基
板の上に上記Ａ〜Ｄ工程により得られた１枚以上の単位
基板を，それらの上記小孔を一致させて，積層接着する
ことにより多層基板を形成するＥ工程と，その後上記小
孔の部分に該小孔よりも大きな径のスルーホールを穿設
するＦ工程と，しかる後に上記スルーホール内にメッキ
を施すと共に外層パターンを形成すると共に上記第１基
板のメッキリード部を除去するＧ工程とを行う。

【００１２】上記メッキリード部は，絶縁基板の裏側面
に形成される。メッキリード部は，小孔を介して表面側
の導体回路にメッキ電流を供給し，その後，除去され
る。上記小孔は，絶縁基板を貫通して設けられ，その内
壁は，導電性メッキにより被覆される。小孔は，導体回
路とメッキリード部とを接続しており，メッキリード部
からのメッキ電流を導体回路に供給するために設けられ
る。この小孔は，下記のごとく，多層基板とした後，ス
ルーホール形成場所としても用いられる。

【００１３】上記レジスト膜は，絶縁基板の裏面側を被
覆し，上記メッキ電流を供給した後に除去される。レジ
スト膜は，小孔に対応する部分に，メッキ形成用の孔が
設けられる。レジスト膜は感光性ドライフィルム等を用
いる。上記導体回路は，単位基板及び第１基板の表面側
に形成される。また，導体回路は単位基板の裏面側にも
形成することができる。

【００１４】上記スルーホールは，小孔と同一箇所に，
該小孔と同心円状に，多層基板を貫通して穿設される。
スルーホールは，小孔よりも大きな径を有する。上記第
１基板は，１又は複数の単位基板をその上に積層接着す
る。第１基板は多層基板において，最下層とする基板で
ある。第１基板の裏面側に形成されたメッキリード部
は，上記Ｇ工程の後に外層パターンを形成するときに除
去される。第１基板は，通常は，電子部品搭載部を有す
る。

【００１５】上記単位基板は，その裏面側に形成された
メッキリード部を除去した後に，第１基板の上に積層接
着される。単位基板は，電子部品搭載用の開口部を設け
ている。上記外層パターンは，メッキレジスト法或いは
半田剥離法等により形成される。ここに，上記外層パタ
ーンとは，スルーホールのランド及び放熱板等のことを
いう。

【００１６】

【作用及び効果】本発明においては，絶縁基板の裏面側
にメッキリード部を設け，小孔を介して表面側の導体回
路にＮｉ／Ａｕメッキを施し，その後，単位基板，第１
基板における絶縁基板の裏面側に形成されたメッキリー
ド部を除去している。そのため，本発明によれば，メッ
キリード部が多層基板に残らない。それ故，導体回路の
設計自由度が向上する。従って，導体回路の高密度化を
図ることができる。また，そのため，多層電子部品搭載
用基板に搭載された電子部品の作動時に，残留電荷によ
る反射ノイズが発生しない。

【００１７】また，上記小孔は第１基板，単位基板にお
けるＮｉ／Ａｕメッキを行う際に用い，基板積層後は小
孔部分に更に大きい径のスルーホールを形成する。その
ため，該小孔はスルーホール形成部分としての役割も有
し，スルーホール形成が容易である。以上のごとく，本
発明によれば，導体回路の高密度化及び設計自由度に優
れ，反射ノイズを防止することができる多層電子部品搭
載用基板の製造方法を提供することができる。

【００１８】

【実施例】実施例１ 本発明の実施例にかかる多層電子部品搭載用基板の製造
方法につき，図１〜図６を用いて説明する。本例の製造
方法により作製された多層電子部品搭載用基板９９は，
図１に示すごとく，第１基板９と，接着層５を介してそ
の上に積層した単位基板８とからなる多層基板である。
第１基板９及び単位基板８は，絶縁基板１を有する。

【００１９】第１基板９の表面側９１は，電子部品搭載
部９１５と導体回路９１０とを有する。第１基板９の裏
面側９２は，外層パターン，即ちスルーホール６０のラ
ンド９２６と放熱板９２５とを有する。単位基板８は，
電子部品搭載用の開口部８５を有する。単位基板８の表
面側８１は，導体回路８１０と，スルーホール６０のラ
ンド８１６とを有する。

【００２０】上記スルーホール６０は，多層基板を貫通
して設けられており，その内壁は銅メッキ４により被覆
されている。なお，導体回路８１０，９１０は，銅箔２
及びＮｉ／Ａｕメッキ３よりなる。ランド９２６及び放
熱板９２５は，銅箔２及び銅メッキ４よりなる。ランド
８１６は，銅箔２，Ｎｉ／Ａｕメッキ３，及び銅メッキ
４よりなる。接着層５としてはプリプレグを用いてい
る。

【００２１】次に，上記多層電子部品搭載用基板９９の
製造方法につき説明する。まず，第１基板９を作製する
に当たっては，Ａ〜Ｃ工程を行う。Ａ工程においては，
図２（ａ１）に示すごとく，全表面が銅箔２により被覆
された絶縁基板１を準備し，これに小孔６を穿設する。
次いで，図２（ａ２）に示すごとく，絶縁基板１の全表
面及び小孔６内に導電性メッキ２０を施す。

【００２２】次に，Ｂ工程においては，図２（ｂ）に示
すごとく，半田剥離法により，上記絶縁基板１の表面側
９１及び裏面側９２に，導体回路９１０及びメッキリー
ド部２９を各々形成する。絶縁基板１の表面側９１に
は，周囲をメッキ用の電流供給回路２１で囲まれた複数
の第１基板９が形成される（図１０参照）。第１基板９
の表面側９１には，図３に示すごとく，多数の導体回路
９１０が形成され，これらの間には電子部品搭載部９１
５が設けられている。導体回路９１０と電流供給路２１
とは，メッキリード部２９により接続している。

【００２３】次に，Ｃ工程においては，図４（ｃ１）に
示すごとく，上記絶縁基板１の裏面側９２をレジスト膜
４０により被覆する。レジスト膜４０において，小孔６
と対面する部分には，メッキ液浸入用の孔４００が設け
られている。次に，メッキリード部２９及び小孔６を介
して，導体回路９１０にメッキ電流を供給する。これに
より，図４（ｃ２）に示すごとく，導体回路９１０及び
小孔６にＮｉ／Ａｕメッキ３が施される。その後，上記
レジスト膜を除去することにより，図４（ｃ３）に示す
ごとく，第１基板９が作製される。該第１基板９には，
まだメッキリード部２９が残されている。

【００２４】次に，単位基板８を作製するに当たって
は，Ａ〜Ｄ工程を行う。即ち，まず上記と同様にＡ〜Ｃ
工程を行う。その後，Ｄ工程において，図５（ｄ）に示
すごとく，絶縁基板１の裏面側８２のメッキリード部を
エッチングにより除去する。また，電子部品搭載用の開
口部８５を穿設する。これにより，単位基板８を得る。

【００２５】次に，Ｅ工程においては，図５（ｅ）に示
すごとく，上記Ａ〜Ｃ工程で得られた第１基板９と，上
記Ａ〜Ｄ工程で得られた単位基板８とよりなる多層基板
を得る。即ち，第１基板９の上に，接着層５を介して，
１枚の単位基板８を積層接着する。このとき，第１基板
９及び単位基板８の小孔６を一致させて積層接着する。
接着層５としてはプリプレグを用いる。なお，上記積層
に先立って，第１基板９及び単位基板８は外周端９４，
８４において切断され，個片化される。

【００２６】次に，Ｆ工程においては，図６（ｆ）に示
すごとく，上記小孔の部分に，該小孔よりも大径のスル
ーホール６０を穿設する。該スルーホール６０は，小孔
の部分，即ち該小孔と同心円状に，多層基板を貫通して
穿設される。次に，Ｇ工程においては，図６（ｇ）に示
すごとく，多層基板の全表面及びスルーホール６０の内
壁に銅メッキ４を施す。次いで，図１に示すごとく，半
田剥離法により，多層基板の表面側８１及び裏面側９２
に外層パターン，即ちスルーホール６０のランド８１
６，９２６及び放熱板９２５を各々形成する。

【００２７】上記半田剥離法においては，外層パターン
を形成する部分に半田メッキを施す。次に，エッチング
により，外層パターンを形成しない部分の銅箔を除去
し，その後，上記半田メッキを除去することにより，上
記外層パターンを形成する。その他は従来例と同様であ
る。

【００２８】次に，本例の作用効果について説明する。
本例においては，単位基板８の裏面側８２に形成された
メッキリード部２９を除去した（Ｄ工程）後に，該単位
基板８を第１基板９の上に積層接着している（Ｅ工
程）。その後，第１基板９のメッキリード部２９は，外
層パターンを形成すると同時に，不必要な部分として除
去される（Ｇ工程）。

【００２９】そのため，本例によれば，メッキリード部
が多層電子部品搭載用基板に残らない。それ故，導体回
路の設計自由度が向上する。従って，導体回路の高密度
化を図ることができる。また，そのため，多層電子部品
搭載用基板に搭載された電子部品の作動時に，残留電荷
による反射ノイズが発生しない。

【００３０】実施例２ 本例の多層電子部品搭載用基板においては，図７に示す
ごとく，第１基板９の上に２枚の単位基板８，８０を積
層している。単位基板８０の開口部８０５は，電子部品
搭載部９１５よりも大きく，かつ単位基板８の開口部８
５よりも小さい。単位基板８０の表面側８０１は導体回
路８１００を有する。各基板９，８，８０は，共にメッ
キリード部を残存させていない。その他は，実施例１と
同様である。本例においても，実施例１と同様の効果を
得ることができる。

【００３１】実施例３ 本例の多層電子部品搭載用基板においては，図８に示す
ごとく，スルーホール６０及びそのランド８１６は，銅
メッキ４及びＮｉ／Ａｕメッキ３により被覆されてい
る。上記スルーホール６０のランド８１６，９２６及び
放熱板９２５，即ち，外層パターンは，メッキレジスト
法により形成される。

【００３２】上記メッキレジスト法においては，多層基
板の両面に，レジストフィルムを被覆する。該レジスト
フィルムは，外層パターンを形成しない部分の形状に相
当するパターンを有する。次いで，上記多層基板の両面
における，外層パターンを形成する部分に，Ｎｉ／Ａｕ
メッキ３を施す。その後，レジストフィルムを除去し，
外層パターンを形成しない部分の銅メッキ４を除去す
る。これにより，上記外層パターンを形成することがで
きる。その他は，実施例２と同様である。本例において
も，実施例２と同様の効果を得ることができる。

【００３３】実施例４ 本例の多層電子部品搭載用基板においては，図９に示す
ごとく，単位基板８の裏面側８２にも導体回路８２０が
形成されている。上記導体回路８２０を形成するに当た
っては，実施例１と同様にＡ〜Ｃ工程を行う。次に，Ｄ
工程において，絶縁基板の裏面側に，レジストフィルム
を被覆する。レジストフィルムは，導体回路に相当する
形状のパターンを有する。

【００３４】次に，エッチングにより，不必要な部分の
銅箔及び銅メッキを除去し，その後，レジストフィルム
を除去する。これにより上記導体回路８２０が形成され
る。その他は，実施例１と同様である。本例において
も，実施例１と同様の効果を得ることができる。

【図面の簡単な説明】

【図１】実施例１の多層電子部品搭載用基板の要部断面
図。

【図２】実施例１の多層電子部品搭載用基板の製造工程
（Ａ及びＢ工程）説明図。

【図３】図２に続く製造工程（Ｂ工程）説明図。

【図４】図３に続く製造工程（Ｃ工程）説明図。

【図５】図４に続く製造工程（Ｄ工程及びＥ工程）説明
図。

【図６】図５に続く製造工程（Ｆ工程及びＧ工程）説明
図。

【図７】実施例２の多層電子部品搭載用基板の要部断面
図。

【図８】実施例３の多層電子部品搭載用基板の要部断面
図。

【図９】実施例４の多層電子部品搭載用基板の要部断面
図。

【図１０】従来例の多層電子部品搭載用基板の製造工程
説明図。

【図１１】図１０に続く製造工程説明図。

【図１２】図１１に続く製造工程説明図。

【図１３】図１２に続く製造工程説明図。

【図１４】従来例の多層電子部品搭載用基板の要部断面
図。

【図１５】従来例の第１基板の平面図。

【符号の説明】

１．．．絶縁基板， ２０．．．導電性メッキ， ２９．．．メッキリード部， ４．．．銅メッキ， ４０．．．レジスト膜， ５．．．接着層， ６．．．小孔， ６０．．．スルーホール， ８，８０．．．単位基板， ８５，８０５．．．開口部， ８１，８０１，９１．．．表面側， ８１０，８２０，８１００，９１０．．．導体回路， ８１６，９２６．．．スルーホールのランド， ８２，９２．．．裏面側， ９．．．第１基板， ９１５．．．電子部品搭載部， ９９．．．多層電子部品搭載用基板，

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 9/00 Ｋ 7128−4Ｅ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 絶縁基板に導体回路形成用の小孔を穿設
   し，該小孔内及び上記絶縁基板の全表面に導電性メッキ
   を施すＡ工程と， 上記絶縁基板の表面側に導体回路を，裏面側にメッキリ
   ード部をそれぞれ形成するＢ工程と， 上記絶縁基板の裏面側にレジスト膜を被覆し，絶縁基板
   の表面側の導体回路に上記メッキリード部及び小孔を介
   してメッキ電流を供給することによりＮｉ／Ａｕメッキ
   （ニッケル・金メッキ）を施し，その後レジスト膜を除
   去することにより第１基板を作製するＣ工程と， 更に，上記第１基板の裏面側のメッキリード部を除去す
   ることにより単位基板を作製するＤ工程と， 上記Ａ〜Ｃ工程により得られた第１基板の上に上記Ａ〜
   Ｄ工程により得られた１枚以上の単位基板を，それらの
   上記小孔を一致させて，積層接着することにより多層基
   板を形成するＥ工程と， その後上記小孔の部分に該小孔よりも大きな径のスルー
   ホールを穿設するＦ工程と， しかる後に上記スルーホール内にメッキを施すと共に外
   層パターンを形成すると共に上記第１基板のメッキリー
   ド部を除去するＧ工程とよりなることを特徴とする多層
   電子部品搭載用基板の製造方法。