JP4150464B2 - ２メタルテープキャリアパッケージとその製造方法 - Google Patents
２メタルテープキャリアパッケージとその製造方法 Download PDFInfo
- Publication number
- JP4150464B2 JP4150464B2 JP13653399A JP13653399A JP4150464B2 JP 4150464 B2 JP4150464 B2 JP 4150464B2 JP 13653399 A JP13653399 A JP 13653399A JP 13653399 A JP13653399 A JP 13653399A JP 4150464 B2 JP4150464 B2 JP 4150464B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- base film
- electroplating
- hole
- carrier package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＩＣ等のデバイスを実装し、電子回路機器や電子回路基板や液晶表示装置などに搭載されるＴＡＢ（Tape Automated Bonding）用テープキャリアパッケージ、特に、テープ状ベースフィルムの表裏両面に配線パターンを形成し、該ベースフィルムのデバイス孔にＩＣ等を配置してベースフィルム上の配線パターンと接続する２メタルテープキャリアパッケージとその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高速動作や発熱対策の要請がますます強くなっている。これらの要請に応えるために、入出力端子数が多くグランド面を有する両面ＴＡＢ製品が普及してきている。
【０００３】
図２、３、４に、従来の２メタルテープキャリアパッケージの製造方法をそれぞれ示し、図２はブラインドビア法、図３はポリイミドエッチング法、図４はパンチング法である。これらはいずれも、図１に示すように、ポリイミドフィルム１の表裏両面に銅箔２を形成したテープ状ベースフィルム３を用いる。
【０００４】
従来のブラインドビア法の工程は、図２の（Ａ）から（Ｏ）に示すように、パーホレーションパンチ、フォトレジストコート、ブラインドビア部となる微小孔の片面露光、片面現像、エッチング、フォトレジスト剥離、ポリイミド部分の微小孔のレーザー加工、ポリイミドの残りの部分を除去するデスミア処理、導電性付与、銅メッキ、整面、フォトレジストコート、パターンの露光、現像、エッチング、レジスト剥離、電気メッキ、ソルダーレジスト印刷、パンチングによる電気メッキ導通線カット（デバイス孔の加工）という手順であった。
【０００５】
従来のポリイミドエッチング法の工程は、図３の（Ａ）から（Ｎ）に示すように、パーホレーションパンチ、フォトレジストコート、ブラインドビア部となる微小孔の両面露光、両面現像、両面エッチング、フォトレジスト剥離、ポリイミド部分の微小孔のエッチング、酸洗浄、導通性付与、銅メッキ、整面、フォトレジストコート、パターンの露光、現像、エッチング、レジスト剥離、電気メッキ、ソルダーレジスト印刷、パンチングによる電気メッキ導通線カット（デバイス孔の加工）という手順であった。
【０００６】
また、従来のパンチング法の工程は、図４の（Ａ）から（Ｊ）に示すように、パーホレーションパンチ、ブラインドビア部となる微小孔のＮＣパンチ、整面（バリ取り）、導通性付与、銅メッキ、整面、フォトレジストコート、パターンの露光、現像、エッチング、レジスト剥離、電気メッキ、ソルダーレジスト印刷、パンチングによる電気メッキ導通線カット（デバイス孔の加工）という手順であった。
【０００７】
【発明が解決しようとする課題】
従来は、いずれの方法の場合も、各デバイス孔の周囲に上記のように多数の微小孔を形成して該微小孔において、つまり図５に示すように多数のスルホール又はブラインドビア部４をもって表裏の電気的導通をとっていた。そして、デバイス孔５内に配置したＩＣ６をワイヤボンディングにて表側の配線パターンに接続し、裏側への配線はスルホール又はブラインドビア部４を通じて行っていたので、次のような問題点があった。
【０００８】
▲１▼ 多数のスルホール又はブラインドビア部４を形成するための工程を必要としており、特に図４のパンチング法の場合には、ＮＣパンチで形成しているが、１パターンに例えば５００個の微小孔をあけるとすると、通常では２〜３日の作業になる。針山のような金型を使用してパンチングすると時間短縮できるが、金型費用がかかる上に、金型の保守が難しい等の問題がある。
【０００９】
▲２▼ 図２のブラインドビア法及び図３のポリイミドエッチング法の場合、ブラインドビアとなる微小孔の加工後、ポリイミドの残りを除去するデスミア処理が必要で、その処理には強アルカリや酸などの薬品を多く使用するので、銅箔が変色し、この変色を取るために酸洗浄がまた必要である。
【００１０】
そこで、この発明の目的は、微小孔の孔あけ工程及びデスミア処理を無くすことができるとともに、配線の自由度が増し、従来に比べて大幅なコストダウンが図れる、２メタルテープキャリアパッケージとその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
この発明による２メタルテープキャリアパッケージは、テープ状ベースフィルムの表裏両面に配線パターンを形成し、該ベースフィルムのデバイス孔にデバイスを配置してベースフィルム上の配線パターンとワイヤボンディングにて接続する２メタルテープキャリアにおいて、
デバイス孔の周縁部に、表裏の配線パターンを導通させる導通部が形成される一方、
ベースフィルムの表裏両面に、配線パターンが形成されるとともに、その配線パターンを導通部に接続した電気メッキ導通線が形成され、
その電気メッキ導通線をカットするメッキリードパンチ孔があけられている、ことを特徴とする。表裏の配線パターンを導通させる導通部は表裏の配線パターンと一体に形成されている。
【００１２】
また、この発明による２メタルテープキャリアパッケージの製造方法は、次のような工程によって製造する。
表裏両面に金属箔を形成したテープ状ベースフィルムに、パーホレーションとデバイス孔とをパンチングする工程。
表裏の金属箔上、及びデバイス孔の周縁部に金属メッキを施し、デバイス孔の周縁部に表裏を導通させる導通部を形成する工程。
パターンエッチングしてベースフィルムの表裏両面に配線パターンおよびその配線パターンを導通部に接続する電気メッキ導通線を形成する工程。
表裏の電気メッキ導通線および導通部を介して通電して配線パターンに電気メッキを行う工程。
電気メッキ導通線をカットするメッキリードパンチ孔をあける工程と、
デバイス孔にデバイスを配置して配線パターンとデバイスをワイヤボンディングにて接続する工程。
【００１３】
【発明の実施の形態】
次に、この発明の実施の形態を図面を参照して説明する。
【００１４】
この発明でも、図６に示すように、ポリイミドフィルム１の表裏両面に銅箔２を形成したテープ状ベースフィルム３を用いる。
【００１５】
図７の（Ａ）に示すように、このテープ状ベースフィルム３に、両側のパーホレーション１０と、多数のデバイス孔１１と、該デバイス孔１１をそれぞれ囲むパッケージ外周孔１２とを同時にパンチングする。
【００１６】
次に、同図の（Ｂ）に示すように、表裏両面の銅箔２とデバイス孔１１の周縁部とパッケージ外周孔１２の周縁部を含めて銅メッキ１３を施し、さらにその上に、（Ｃ）に示すようにフォトレジストコート１４を施しておいてから、（Ｄ）に示すようにパターン部の露光と現像を行う。
【００１７】
次に、（Ｅ）に示すようにパターンのエッチングした後、（Ｆ）に示すようにフォトレジスト剥離すると、配線パターンが形成されるとともに、デバイス孔１１の周縁部に内周導通部１５、パッケージ外周孔１２の周縁部に外周導通部１６が形成される。この後、（Ｇ）に示すように電気メッキ導通線カット、つまり各デバイス孔１１の近傍にメッキリードパンチ孔１７をあける。
【００１８】
これにより、図８に示すように各デバイス孔１１について、その内周導通部１５とパッケージ外周孔１２の外周導通部１６にて表裏の配線パターンが導通する。そこで、デバイス孔１１にＩＣ６を配置してワイヤボンディングにて表側の配線パターンに接続すれば、この発明による２メタルテープキャリアパッケージが完成する。
【００１９】
なお、上記の実施例では、各デバイス孔１１について、その内周導通部１５とパッケージ外周孔１２の外周導通部１６の両方で表裏の導通をとったが、いずれか一方でも良い。
【００２０】
【発明の効果】
以上説明したように、この発明によれば、デバイス孔の周縁部に形成した内周導通部にて表裏の配線パターンを導通させるので、従来における微小孔の孔あけ工程及びデスミア処理を無くすことができるとともに、配線の自由度が増すので、従来に比べ大幅なコストダウンが図れる。
【図面の簡単な説明】
【図１】従来において使用していたテープ状ベースフィルムの断面図である。
【図２】従来のブラインドビア法の工程を（Ａ）から（Ｏ）に分けて示す断面図である。
【図３】従来のポリイミドエッチング法の工程を（Ａ）から（Ｎ）に分けて示す断面図である。
【図４】従来のパンチング法の工程を（Ａ）から（Ｊ）に分けて示す断面図である。
【図５】図２、図３及び図４に示した従来の各方法にて完成される２メタルテープキャリアパッケージの断面図である。
【図６】この発明において使用するテープ状ベースフィルムの断面図である。
【図７】この発明による製造方法の工程を（Ａ）から（Ｇ）に分けて示す断面図である。
【図８】この発明にて完成される２メタルテープキャリアパッケージの断面図である。
【符号の説明】
１ ポリイミドフィルム
２ 銅箔
３ テープ状ベースフィルム
６ ＩＣ
１０ パーホレーション
１１ デバイス孔
１２ パッケージ外周孔
１３ 銅メッキ
１４ フォトレジストコート
１５ 内周導通部
１６ 外周導通部
１７ メッキリードパンチ孔
【発明の属する技術分野】
この発明は、ＩＣ等のデバイスを実装し、電子回路機器や電子回路基板や液晶表示装置などに搭載されるＴＡＢ（Tape Automated Bonding）用テープキャリアパッケージ、特に、テープ状ベースフィルムの表裏両面に配線パターンを形成し、該ベースフィルムのデバイス孔にＩＣ等を配置してベースフィルム上の配線パターンと接続する２メタルテープキャリアパッケージとその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高速動作や発熱対策の要請がますます強くなっている。これらの要請に応えるために、入出力端子数が多くグランド面を有する両面ＴＡＢ製品が普及してきている。
【０００３】
図２、３、４に、従来の２メタルテープキャリアパッケージの製造方法をそれぞれ示し、図２はブラインドビア法、図３はポリイミドエッチング法、図４はパンチング法である。これらはいずれも、図１に示すように、ポリイミドフィルム１の表裏両面に銅箔２を形成したテープ状ベースフィルム３を用いる。
【０００４】
従来のブラインドビア法の工程は、図２の（Ａ）から（Ｏ）に示すように、パーホレーションパンチ、フォトレジストコート、ブラインドビア部となる微小孔の片面露光、片面現像、エッチング、フォトレジスト剥離、ポリイミド部分の微小孔のレーザー加工、ポリイミドの残りの部分を除去するデスミア処理、導電性付与、銅メッキ、整面、フォトレジストコート、パターンの露光、現像、エッチング、レジスト剥離、電気メッキ、ソルダーレジスト印刷、パンチングによる電気メッキ導通線カット（デバイス孔の加工）という手順であった。
【０００５】
従来のポリイミドエッチング法の工程は、図３の（Ａ）から（Ｎ）に示すように、パーホレーションパンチ、フォトレジストコート、ブラインドビア部となる微小孔の両面露光、両面現像、両面エッチング、フォトレジスト剥離、ポリイミド部分の微小孔のエッチング、酸洗浄、導通性付与、銅メッキ、整面、フォトレジストコート、パターンの露光、現像、エッチング、レジスト剥離、電気メッキ、ソルダーレジスト印刷、パンチングによる電気メッキ導通線カット（デバイス孔の加工）という手順であった。
【０００６】
また、従来のパンチング法の工程は、図４の（Ａ）から（Ｊ）に示すように、パーホレーションパンチ、ブラインドビア部となる微小孔のＮＣパンチ、整面（バリ取り）、導通性付与、銅メッキ、整面、フォトレジストコート、パターンの露光、現像、エッチング、レジスト剥離、電気メッキ、ソルダーレジスト印刷、パンチングによる電気メッキ導通線カット（デバイス孔の加工）という手順であった。
【０００７】
【発明が解決しようとする課題】
従来は、いずれの方法の場合も、各デバイス孔の周囲に上記のように多数の微小孔を形成して該微小孔において、つまり図５に示すように多数のスルホール又はブラインドビア部４をもって表裏の電気的導通をとっていた。そして、デバイス孔５内に配置したＩＣ６をワイヤボンディングにて表側の配線パターンに接続し、裏側への配線はスルホール又はブラインドビア部４を通じて行っていたので、次のような問題点があった。
【０００８】
▲１▼ 多数のスルホール又はブラインドビア部４を形成するための工程を必要としており、特に図４のパンチング法の場合には、ＮＣパンチで形成しているが、１パターンに例えば５００個の微小孔をあけるとすると、通常では２〜３日の作業になる。針山のような金型を使用してパンチングすると時間短縮できるが、金型費用がかかる上に、金型の保守が難しい等の問題がある。
【０００９】
▲２▼ 図２のブラインドビア法及び図３のポリイミドエッチング法の場合、ブラインドビアとなる微小孔の加工後、ポリイミドの残りを除去するデスミア処理が必要で、その処理には強アルカリや酸などの薬品を多く使用するので、銅箔が変色し、この変色を取るために酸洗浄がまた必要である。
【００１０】
そこで、この発明の目的は、微小孔の孔あけ工程及びデスミア処理を無くすことができるとともに、配線の自由度が増し、従来に比べて大幅なコストダウンが図れる、２メタルテープキャリアパッケージとその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
この発明による２メタルテープキャリアパッケージは、テープ状ベースフィルムの表裏両面に配線パターンを形成し、該ベースフィルムのデバイス孔にデバイスを配置してベースフィルム上の配線パターンとワイヤボンディングにて接続する２メタルテープキャリアにおいて、
デバイス孔の周縁部に、表裏の配線パターンを導通させる導通部が形成される一方、
ベースフィルムの表裏両面に、配線パターンが形成されるとともに、その配線パターンを導通部に接続した電気メッキ導通線が形成され、
その電気メッキ導通線をカットするメッキリードパンチ孔があけられている、ことを特徴とする。表裏の配線パターンを導通させる導通部は表裏の配線パターンと一体に形成されている。
【００１２】
また、この発明による２メタルテープキャリアパッケージの製造方法は、次のような工程によって製造する。
表裏両面に金属箔を形成したテープ状ベースフィルムに、パーホレーションとデバイス孔とをパンチングする工程。
表裏の金属箔上、及びデバイス孔の周縁部に金属メッキを施し、デバイス孔の周縁部に表裏を導通させる導通部を形成する工程。
パターンエッチングしてベースフィルムの表裏両面に配線パターンおよびその配線パターンを導通部に接続する電気メッキ導通線を形成する工程。
表裏の電気メッキ導通線および導通部を介して通電して配線パターンに電気メッキを行う工程。
電気メッキ導通線をカットするメッキリードパンチ孔をあける工程と、
デバイス孔にデバイスを配置して配線パターンとデバイスをワイヤボンディングにて接続する工程。
【００１３】
【発明の実施の形態】
次に、この発明の実施の形態を図面を参照して説明する。
【００１４】
この発明でも、図６に示すように、ポリイミドフィルム１の表裏両面に銅箔２を形成したテープ状ベースフィルム３を用いる。
【００１５】
図７の（Ａ）に示すように、このテープ状ベースフィルム３に、両側のパーホレーション１０と、多数のデバイス孔１１と、該デバイス孔１１をそれぞれ囲むパッケージ外周孔１２とを同時にパンチングする。
【００１６】
次に、同図の（Ｂ）に示すように、表裏両面の銅箔２とデバイス孔１１の周縁部とパッケージ外周孔１２の周縁部を含めて銅メッキ１３を施し、さらにその上に、（Ｃ）に示すようにフォトレジストコート１４を施しておいてから、（Ｄ）に示すようにパターン部の露光と現像を行う。
【００１７】
次に、（Ｅ）に示すようにパターンのエッチングした後、（Ｆ）に示すようにフォトレジスト剥離すると、配線パターンが形成されるとともに、デバイス孔１１の周縁部に内周導通部１５、パッケージ外周孔１２の周縁部に外周導通部１６が形成される。この後、（Ｇ）に示すように電気メッキ導通線カット、つまり各デバイス孔１１の近傍にメッキリードパンチ孔１７をあける。
【００１８】
これにより、図８に示すように各デバイス孔１１について、その内周導通部１５とパッケージ外周孔１２の外周導通部１６にて表裏の配線パターンが導通する。そこで、デバイス孔１１にＩＣ６を配置してワイヤボンディングにて表側の配線パターンに接続すれば、この発明による２メタルテープキャリアパッケージが完成する。
【００１９】
なお、上記の実施例では、各デバイス孔１１について、その内周導通部１５とパッケージ外周孔１２の外周導通部１６の両方で表裏の導通をとったが、いずれか一方でも良い。
【００２０】
【発明の効果】
以上説明したように、この発明によれば、デバイス孔の周縁部に形成した内周導通部にて表裏の配線パターンを導通させるので、従来における微小孔の孔あけ工程及びデスミア処理を無くすことができるとともに、配線の自由度が増すので、従来に比べ大幅なコストダウンが図れる。
【図面の簡単な説明】
【図１】従来において使用していたテープ状ベースフィルムの断面図である。
【図２】従来のブラインドビア法の工程を（Ａ）から（Ｏ）に分けて示す断面図である。
【図３】従来のポリイミドエッチング法の工程を（Ａ）から（Ｎ）に分けて示す断面図である。
【図４】従来のパンチング法の工程を（Ａ）から（Ｊ）に分けて示す断面図である。
【図５】図２、図３及び図４に示した従来の各方法にて完成される２メタルテープキャリアパッケージの断面図である。
【図６】この発明において使用するテープ状ベースフィルムの断面図である。
【図７】この発明による製造方法の工程を（Ａ）から（Ｇ）に分けて示す断面図である。
【図８】この発明にて完成される２メタルテープキャリアパッケージの断面図である。
【符号の説明】
１ ポリイミドフィルム
２ 銅箔
３ テープ状ベースフィルム
６ ＩＣ
１０ パーホレーション
１１ デバイス孔
１２ パッケージ外周孔
１３ 銅メッキ
１４ フォトレジストコート
１５ 内周導通部
１６ 外周導通部
１７ メッキリードパンチ孔
Claims (3)
- テープ状ベースフィルムの表裏両面に配線パターンを形成し、該ベースフィルムのデバイス孔にデバイスを配置して前記ベースフィルム上の配線パターンとワイヤボンディングにて接続する２メタルテープキャリアにおいて、
前記デバイス孔の周縁部に、前記表裏の配線パターンを導通させる導通部が形成される一方、
前記ベースフィルムの表裏両面に、前記配線パターンが形成されるとともに、その配線パターンを前記導通部に接続した電気メッキ導通線が形成され、
その電気メッキ導通線をカットするメッキリードパンチ孔があけられている、
ことを特徴とする、２メタルテープキャリアパッケージ。 - 表裏の配線パターンを導通させる導通部は表裏の配線パターンと一体に形成されている、請求項１に記載の２メタルテープキャリアパッケージ。
- 表裏両面に金属箔を形成したテープ状ベースフィルムに、パーホレーションとデバイス孔とをパンチングする工程と、前記表裏の金属箔上、及び前記デバイス孔の周縁部に金属メッキを施し、デバイス孔の周縁部に表裏を導通させる導通部を形成する工程と、パターンエッチングして前記ベースフィルムの表裏両面に配線パターンおよびその配線パターンを前記導通部に接続する電気メッキ導通線を形成する工程と、表裏の前記電気メッキ導通線および前記導通部を介して通電して前記配線パターンに電気メッキを行う工程と、前記電気メッキ導通線をカットするメッキリードパンチ孔をあける工程と、前記デバイス孔にデバイスを配置して前記配線パターンとワイヤボンディングにて接続する工程とを有することを特徴とする、２メタルテープキャリアパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13653399A JP4150464B2 (ja) | 1999-05-18 | 1999-05-18 | ２メタルテープキャリアパッケージとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13653399A JP4150464B2 (ja) | 1999-05-18 | 1999-05-18 | ２メタルテープキャリアパッケージとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332065A JP2000332065A (ja) | 2000-11-30 |
| JP4150464B2 true JP4150464B2 (ja) | 2008-09-17 |
Family
ID=15177421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13653399A Expired - Fee Related JP4150464B2 (ja) | 1999-05-18 | 1999-05-18 | ２メタルテープキャリアパッケージとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4150464B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI661476B (zh) * | 2018-02-14 | 2019-06-01 | 頎邦科技股份有限公司 | 半導體基板及其加工方法 |
-
1999
- 1999-05-18 JP JP13653399A patent/JP4150464B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332065A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1051137A (ja) | プリント配線板の製造方法 | |
| JP4150464B2 (ja) | ２メタルテープキャリアパッケージとその製造方法 | |
| JP4127213B2 (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
| JPH06291459A (ja) | 印刷配線板の製造方法 | |
| JPH10126024A (ja) | 端面スルーホール配線板 | |
| JP2005197648A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| TWI234423B (en) | Method for making a circuit board | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| KR20180129002A (ko) | 회로배선판 제조방법 | |
| JPH06120660A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JPH05175636A (ja) | フレキシブルプリント配線板の製造法 | |
| JP3965553B2 (ja) | Ｔａｂテープの製造方法 | |
| JPH0770834B2 (ja) | 内層パターン部が露出したプリント基板、およびその製造方法 | |
| JPS6339119B2 (ja) | ||
| JPH07193343A (ja) | プリント配線基板およびその分割方法 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JP2647007B2 (ja) | 印刷配線板の製造方法 | |
| JPS61264783A (ja) | プリント配線板とその製造方法 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JPH0621611A (ja) | プリント配線板の製造方法 | |
| JPS62156898A (ja) | スル−ホ−ルプリント配線板の製造方法 | |
| JPS6115393A (ja) | プリント配線板の製造方法 | |
| JP3812006B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH05327184A (ja) | 電子部品搭載用基板の製造方法 | |
| JPS62169493A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |