JP3812006B2 - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP3812006B2 JP3812006B2 JP26554496A JP26554496A JP3812006B2 JP 3812006 B2 JP3812006 B2 JP 3812006B2 JP 26554496 A JP26554496 A JP 26554496A JP 26554496 A JP26554496 A JP 26554496A JP 3812006 B2 JP3812006 B2 JP 3812006B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- resist film
- hole
- mounting hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【技術分野】
本発明は，多層プリント配線板の製造方法に関し，特にスルーホールのランド部の形成技術に関する。
【０００２】
【従来技術】
従来，多層プリント配線板としては，例えば，図１２に示すごとく，多層基板９６の内部には内層パターン９３を設け，その最外層には外層パターン９２を設けて，両者の間を，スルーホール９０２の内壁を被覆する導電被膜９０３により導通させるものがある。外層パターン９２は，スルーホール９０２の開口部付近に，導電被膜９０３と接続するランド部９２６を有する。
多層プリント配線板９７の略中央には，電子部品を搭載するための搭載穴９０１を設けている。搭載穴９０１の内部には，内層パターン９３と接続するボンディングパッド９３１が露出している。
【０００３】
上記多層プリント配線板の製造方法について説明する。
まず，図１３に示すごとく，基板９６１〜９６４に内層パターン９３及び外層パターン９２を形成するとともに，搭載穴形成用の開口穴９０５〜９０８を穿設する。次いで，これらの基板９６１〜９６４を積層，圧着して，階段状に開口した搭載穴９０１を有する多層基板９６を得る。
【０００４】
次いで，図１４に示すごとく，多層基板９６にスルーホール９０２をドリル等を用いて穴明けする。これにより，スルーホール９０２の周囲にランド部９２６が形成される。
次いで，図１５に示すごとく，多層基板９６の表面全体に化学めっき薄層９２２を形成する。次いで，多層基板９６の最外層に，外層パターン未形成部分を被覆するとともに搭載穴９０１の開口部を閉塞するレジスト膜９９を形成する。
【０００５】
次いで，図１６，図１７に示すごとく，多層基板９６に電気めっき層９２３を形成する。これにより，スルーホール９０２の内壁に導電被膜９０３が形成される。
次いで，レジスト膜９９を剥離する。その後，外層パターン未形成部分及び搭載穴９０１の内部に形成された化学めっき薄層９２２をエッチングにより除去する。
以上により，上記多層プリント配線板９７が得られる。
【０００６】
【解決しようとする課題】
しかしながら，上記従来の多層プリント配線板においては，以下の問題がある。
即ち，図１８に示すごとく，外層パターン９２のランド部９２６が小さくスルーホール９０２の穴径との差が小さい場合に，スルーホールの穴明けの際に，実際の穴明け位置９０２ｂが設計位置９０２ａからわずかにズレた場合にも，スルーホール９０２がランド部９２６からはみ出してしまう場合がある。しいては，穴明けのズレ方向に位置する外層パターン９２（設計位置９０２ａの左側の外層パターン）が打ち抜かれてしまうこともある。
【０００７】
また，図１９に示すごとく，レジスト膜９９の形成位置にズレが生じることがある。この場合，外層パターンの所望の設計位置に電気めっき層を形成することができない。そのため，外層パターンの設計位置と，実際に形成された外層パターンとの間に，ズレが生じることがある。
【０００８】
また，ランド部９２とレジスト膜９９との間に位置ズレが生じた場合には，図１９に示すごとく，レジスト膜９９の開口部の終端が，多層基板６から浮き上がり，レジスト膜９９と多層基板９６との間に隙間９９１が生じる場合がある。そのため，その隙間９９１からめっき液が浸入して，外層パターン９２の外周部９２０にも電気めっきパターン層９２３が付着してしまうことがある。しいては，外層パターンの外周部９２０に付着した電気めっきパターン層９２３が，外層パターン間でのショートを発生させる原因にもなる。
【０００９】
また，図２０に示すごとく，レジスト膜９９がスルーホール９０２の開口部を覆い，スルーホール９０２の内壁に均一に電気めっき層９２３を形成することができない場合がある。
【００１０】
このように，従来の多層プリント配線板の製造方法においては，小面積のランド部に対して，穴明け用のドリルの位置合わせ，レジスト膜の位置合わせを行わなければならない。そのため，スルーホール９０２とランド部９２６との間に位置ズレが生じやすい。
近年，多層プリント配線板の高密度実装化が望まれる中，スルーホールのランド部の小面積化が進んでいる。そのため，スルーホールとランド部との位置関係の精度の向上が，より望まれている。
【００１１】
本発明はかかる従来の問題点に鑑み，スルーホールと外層パターンのランド部との位置精度を高めることができる，多層プリント配線板の製造方法を提供しようとするものである。
【００１２】
【課題の解決手段】
請求項１の発明は，多層基板の内部に設けた内層パターンと多層基板の最外層に設けた外層パターンとの電気的導通を行うスルーホールを有するとともに，電子部品を搭載するための搭載穴であって，該搭載穴の内部には上記内層パターンの一部が露出してなる多層プリント配線板を製造する方法において，
まず，内層パターン及び該内層パターンの一部を露出させた搭載穴を有する多層基板を形成するとともに該多層基板の最外層の全体に外層パターン形成用の導電層を形成し，次いで，上記多層基板にスルーホールを穴明けし，次いで，上記スルーホールの内壁及び電子部品を搭載するための搭載穴の内部を含めて上記多層基板の全体に，化学めっき薄層を形成し，次いで，上記搭載穴の開口部を閉塞するとともに上記最外層におけるパターン未形成部分を被覆するアディティブ型レジスト膜を形成し，次いで，上記スルーホールの内壁，及び上記最外層におけるアディティブ型レジスト膜の未形成部分に，電気めっきパターン層を形成し，次いで，上記電気めっきパターン層の上に半田めっき層を形成し，次いで，上記アディティブ型レジスト膜を剥離し，次いで，上記搭載穴の開口部を閉塞用レジスト膜で閉塞し，次いで，上記閉塞用レジスト膜及び半田めっき層の未形成部分から露出した化学めっき薄層及び導電層をエッチングして，外層パターンを形成し，次いで，上記半田めっき層を剥離し，次いで，上記閉塞用レジスト膜を剥離し，その後，上記搭載穴の内部に形成した化学めっき薄層のエッチングを行うことを特徴とする多層プリント配線板の製造方法である。
【００１３】
本発明において最も注目すべきことは，外層パターンを形成する前にスルーホールを穴明けすること，アディティブ型レジスト膜により，搭載穴の開口部を閉塞するとともに外層パターン未形成部分を被覆することである。
【００１４】
次に，請求項１の発明の作用及び効果について説明する。
アディティブ型レジスト膜は，多層基板の最外層に，外層パターンの未形成部分を被覆するように形成する。そのため，この状態で電気めっきを行うと，アディティブ型レジスト膜から露出した外層パターン形成部分に電気めっきパターン層が形成される。これにより，多層基板の最外層に外層パターンが形成される。
【００１５】
また，アディティブ型レジスト膜は搭載穴の開口部を閉塞するため，搭載穴の内部がめっき液により汚染されることはない。
一方，アディティブ型レジスト膜はスルーホールの開口部には形成されないため，スルーホールの内壁には電気めっきパターン層が形成され，内層パターンと外層パターンとの導通を図ることができる。
【００１６】
また，本発明においては，スルーホールの穴明けを行った後に，外層パターンを形成している。外層パターンは，アディティブ型レジスト膜の未形成部分に，電気めっきパターン層を形成することによって形成される。そのため，外層パターンの形成位置は，上記アディティブ型レジスト膜の形成位置によって定まることとなる。
【００１７】
それ故，多層基板の位置決め操作は，アディティブ型レジスト膜について行えばよい。また，位置決め回数が少なく，外層パターンの位置に誤差が生じる幅はせまい。
従って，本発明によれば，スルーホールと，外層パターンにおけるスルーホールの近傍に位置するランド部との位置精度を向上させることができ，両者間の電気的導通を確保することができる。更に，外層パターン間に不必要な電気めっきパターン層が付着することもなく，外層パターン間でのショートを防止することができる。
【００１８】
また，電気めっきパターン層の上には，半田めっき層が形成される。この状態で，半田めっき層から露出した化学めっき薄層及び導電層のエッチングを行うと，外層パターン及びスルーホールの内壁は，半田めっき層により保護されているため，エッチングされないでそのまま残る。
【００１９】
また，半田めっき層により，スルーホールの内壁及び最外層の外層パターン形成部分に形成した電気めっきパターン層を被覆している。半田めっき層は，微細な部分にまで均一に確実に形成される。そのため，化学めっき薄層及び導電層のエッチングの際に，スルーホールの内壁に確実に導電被膜を残すことができ，正確な位置に外層パターンを形成することができる。
【００２０】
また，このエッチングの際には，搭載穴を閉塞用レジスト膜により閉塞している。これにより，搭載穴の内部へのエッチング液の浸入を防止して，搭載穴の内部に形成されている内層パターンを保護することができる。
また，電気めっきパターン層を形成する前に，化学めっき薄層を形成しているため，電気めっきパターン層の形成状態が良い。
【００２１】
次に，請求項２の発明は，多層基板の内部に設けた内層パターンと多層基板の最外層に設けた外層パターンとの電気的導通を行うスルーホールを有するとともに，電子部品を搭載するための搭載穴であって，該搭載穴の内部には上記内層パターンの一部が露出してなる多層プリント配線板を製造する方法において，
まず，内層パターン及び該内層パターンの一部を露出させた搭載穴を有する多層基板を形成するとともに該多層基板の最外層の全体に外層パターン形成用の導電層を形成し，次いで，上記多層基板にスルーホールを穴明けし，次いで，上記スルーホールの内壁及び電子部品を搭載するための搭載穴の内部を含めて上記多層基板の全体に，化学めっき薄層を形成し，次いで，上記搭載穴の開口部に，該搭載穴を閉塞する閉塞用レジスト膜を形成し，次いで，上記スルーホールの内壁及び上記最外層における閉塞用レジスト膜の未形成部分に，電気めっきパターン層を形成し，次いで，上記閉塞用レジスト膜を剥離し，次いで，上記最外層に，該最外層における外層パターン形成部分を被覆するとともに上記搭載穴の開口部及びスルーホールの開口部を閉塞するサブトラクティブ型レジスト膜を形成し，次いで，上記サブトラクティブ型レジスト膜から露出した電気めっきパターン層，化学めっき薄層及び導電層をエッチングして，外層パターンを形成し，次いで，上記サブトラクティブ型レジスト膜を剥離し，その後，上記搭載穴の内部に形成した化学めっき薄層のエッチングを行うことを特徴とする多層プリント配線板の製造方法である。
【００２２】
請求項２の発明は，多層基板の最外層に外層パターンを形成する前にスルーホールを穴明けする点については，請求項１の発明と同じである。
一方，請求項２の発明は，サブトラクティブ型レジスト膜を用いて外層パターンを形成する点が，アディティブ型レジスト膜を用いて外層パターンを形成する請求項１の発明と相違する。
【００２３】
次に，請求項２の発明の作用及び効果について説明する。
サブトラクティブ型レジスト膜は，電気めっきパターン層の上に，外層パターン形成部分を被覆するように形成する。そのため，この状態で電気めっきパターン層，化学めっき薄層及び導電層のエッチングを行うと，サブトラクティブ型レジスト膜から露出した外層パターン未形成部分が除去されて，外層パターンの形成部分は残る。これにより，多層基板の最外層に外層パターンが形成される。
【００２４】
また，サブトラクティブ型レジスト膜はスルーホール及び搭載穴の開口部を閉塞するため，スルーホールの内壁に形成した電気めっきパターン層はエッチングされずに残り，また搭載穴の内部がめっき液により汚染されることはない。
【００２５】
また，外層パターンの形成位置は，サブトラクティブ型レジスト膜の形成位置によって定まることとなる。それ故，多層基板の位置決め操作は，サブトラクティブ型レジスト膜について行えばよい。従って，請求項１の発明と同様に，スルーホールとランド部との位置精度を向上させることができ，外層パターン間のショートも防止できる。
【００２６】
また，電気めっきパターン層を形成する際には，閉塞用レジスト膜により搭載穴の開口部を閉塞している。これにより，搭載穴の内部へのめっき液の浸入を防止して，搭載穴の内部を保護することができる。
【００２７】
更に，請求項２の発明は，請求項１の発明における半田めっき層の形成工程がない。そのため，請求項１の発明に比べて，少ない製造工程で，安価に大量の多層プリント配線板を製造することができる。
【００２８】
なお，本願において，外層パターンは，スルーホールの周囲に形成するランド部を始め，半田ボール接合用のパッド部，ボンディングワイヤーを接合するボンディングパッド部，信号用，電源用，接地用等，多種多用のパターンをいう。また，内層パターンも同様である。
【００２９】
【発明の実施の形態】
実施形態例１
本発明の実施形態例にかかる多層プリント配線板の製造方法について，図１〜図７を用いて説明する。
本例は，図７に示すごとく，電子部品を搭載する搭載穴６０１，及び内層パターン３と外層パターン２との電気的導通を行うスルーホール６０２を有する多層プリント配線板７を製造する方法である。
【００３０】
この多層プリント配線板の製造方法の概要を説明すると，スルーホール６０２を穴明けする（図１，図２）。次いで，多層基板６の全体に化学めっき薄層２２を形成する（図３）。次いで，多層基板６の最外層にアディティブ型レジスト膜１１を形成してその未形成部分に電気めっきパターン層２３及び半田めっき層２４を形成して外層パターン２及び，スルーホール６０２の内壁を覆う導電被膜６０３を形成する（図３，図４）。
【００３１】
次いで，アディティブ型レジスト膜１１を閉塞用レジスト膜１２に取り替えて，半田めっき層２４及び閉塞用レジスト膜１２から露出した化学めっき薄層２２及び導電層２１をエッチングする（図５，図６）。その後，半田めっき層２４及び閉塞用レジスト膜１２を剥離する。搭載穴６０１の内部に残る化学めっき薄層２２をエッチングにより除去する（図７）。
【００３２】
次に，これを詳細に説明する。
まず，図１に示すごとく，樹脂製の基板６１〜６４を準備する。多層基板の最外層となる基板６１，６４の表面の全体に導電層２１を形成する。この導電層２１は，銅箔である。また，多層基板の内層となる基板６１〜６３の表面に，内層パターン形成用のレジスト膜を形成し，銅箔をエッチングして内層パターン３を形成する。内層パターン３には，搭載穴６０１の内部に露出する部分にボンディングパッド部３１を形成しておく。
そして，各基板６１〜６４に，搭載穴形成用の開口穴６０５〜６０８を穿設する。
【００３３】
次いで，これらの基板６１〜６４を積層し，圧着して多層基板６を得るとともに，階段状に開口した搭載穴６０１を形成する。搭載穴６０１の内部には，内層パターン３の一部であるボンディングパッド部３１を露出させる。
【００３４】
次いで，図２に示すごとく，多層基板６にドリル等を用いてスルーホール６０２を穴明けする。
次いで，図３に示すごとく，スルーホール６０２の内壁及び搭載穴６０１の内部を含めて多層基板６の全体に，化学めっき薄層２２を形成する。化学めっき薄層２２は，銅化学めっき液に多層基板を浸漬して銅被膜を析出させたものであり，その厚みは２μｍである。
【００３５】
次いで，多層基板９の最外層にアディティブ型レジスト膜１１を形成して，搭載穴６０１の開口部を閉塞するとともに最外層におけるパターン未形成部分を被覆する。アディティブ型レジスト膜１１は，多層基板６の最外層全面に光硬化性樹脂フィルムを貼り付け，マスクフィルムを用いて露光し，現像することにより形成する。
【００３６】
次いで，図４に示すごとく，スルーホール６０２の内壁，及び多層基板６の最外層におけるアディティブ型レジスト膜１１の未形成部分に，電気めっきパターン層２３を形成する。電気めっきパターン層２３は，通電しながら銅電解めっき液に多層基板を浸漬して銅被膜を化学めっき薄層２２上に析出させたものであり，その厚みは２５μｍである。
【００３７】
次いで，電気めっきパターン層２３の上に，厚み５μｍの半田めっき層２４を形成する。半田めっき層２４は，通電しながら半田電解めっき液に多層基板を浸漬することにより形成する。
次いで，アディティブ型レジスト膜１１を，化学的に溶解することにより剥離する。
【００３８】
次いで，図５に示すごとく，搭載穴６０１の開口部を閉塞用レジスト膜１２で閉塞する。閉塞用レジスト膜１２は，上記アディティブ型レジスト膜１１の形成方法と同様の方法により形成する。
次いで，閉塞用レジスト膜１２の未形成部分から露出した化学めっき薄層２２及び導電層２１をエッチングする。このとき，スルーホール６０２の内壁に形成された電気めっきパターン層２３は，半田めっき層２４により保護されているため，エッチングされない。
【００３９】
次いで，図６に示すごとく，半田めっき層２４を，半田剥離液により溶解除去することにより剥離する。これにより，多層基板６の最外層には導電層２１，化学めっき薄層２２及び電気めっきパターン層２３からなる外層パターン２が，またスルーホール６０２の内壁には化学めっき薄層２２及び電気めっきパターン層２３からなる導電被膜６０３が形成される。
【００４０】
次いで，閉塞用レジスト膜１２を，化学的に溶解することにより剥離する。
次いで，搭載穴６０１の内部に形成した化学めっき薄層２２のエッチングを行う。
その後，多層基板６の最外層には放熱板５を接着して，搭載穴６０１の一方の開口部を被覆する。
以上により，多層プリント配線板７を得る。
【００４１】
次に，本例の作用及び効果について説明する。
図３に示すごとく，アディティブ型レジスト膜１１は，多層基板６の最外層に，外層パターンの未形成部分を被覆するように形成する。そのため，この状態で電気めっきを行うと，図４に示すごとく，アディティブ型レジスト膜１１から露出した外層パターン形成部分に電気めっきパターン層２３が形成される。これにより，多層基板６の最外層に外層パターン２が形成される。
【００４２】
また，アディティブ型レジスト膜１１は搭載穴６０１の開口部を閉塞するため，搭載穴６０１の内部がめっき液により汚染されることはない。
一方，アディティブ型レジスト膜１１はスルーホール６０２の開口部には形成されないため，スルーホール６０２の内壁には電気めっきパターン層２３が形成され，内層パターン３と外層パターン２との導通を図ることができる。
【００４３】
また，スルーホール６０２の穴明けを行った後に，外層パターン２を形成している。外層パターン２は，アディティブ型レジスト膜１１の未形成部分に，電気めっきパターン層２３を形成することによって形成される。そのため，外層パターンの形成位置は，アディティブ型レジスト膜１１の形成位置によって定まることとなる。
【００４４】
それ故，多層基板の位置決め操作は，アディティブ型レジスト膜について行えばよい。また，位置決め回数が少なく，外層パターンの位置に誤差が生じる幅はせまい。
従って，本例によれば，スルーホール６０２と，外層パターン２におけるスルーホール６０２の近傍に位置するランド部２６との位置精度を向上させることができ，スルーホール６０２とランド部２６との電気的導通を確保できる。
更に，外層パターン２のランド部２６間にめっき液が浸入しないため，外層パターンの設計位置以外に電気めっきパターン層が形成されることもなく，外層パターン２間でのショートといった不良の発生を抑制することができる。
【００４５】
また，電気めっきパターン層２３の上には，半田めっき層２４が形成される。図５に示すごとく，この状態で，半田めっき層２４から露出した化学めっき薄層２２及び導電層２１のエッチングを行うと，外層パターン２及びスルーホール６０２の内壁は，半田めっき層２４により保護されているため，エッチングされないでそのまま残る。
【００４６】
また，半田めっき層２４により，スルーホール６０２の内壁及び最外層の外層パターン形成部分に形成した電気めっきパターン層２３を被覆している。半田めっき層２４は，微細な部分にまで均一に確実に形成される。そのため，化学めっき薄層２２及び導電層２１のエッチングの際に，スルーホールの内壁に確実に導電被膜を残すことができ，最外層には正確な位置に外層パターンを形成することができる。
【００４７】
また，このエッチングの際には，搭載穴６０１を閉塞用レジスト膜１２により閉塞している。そのため，搭載穴６０１の内部へのエッチング液の浸入を防止して，搭載穴６０１の内部に形成されている内層パターン３を保護することができる。
また，図３，図４に示すごとく，電気めっきパターン層２３を形成する前に，化学めっき薄層２２を形成しているため，電気めっきパターン層２３の形成状態が良い。
【００４８】
実施形態例２
本例においては，図８〜図１１に示すごとく，搭載穴６０１を除いて多層基板６の全体に電気めっきパターン層２３を形成した後に，サブトラクティブ型レジスト膜１３により外層パターン未形成部分のエッチングを行うことにより外層パターン２を形成している点が，実施形態例１と相違する。
【００４９】
即ち，まず，実施形態例１と同様に多層基板６にスルーホール６０２の穴明け，多層基板６の全体に化学めっき薄層２２の形成を行う（図１，図２参照）。
次いで，図８に示すごとく，搭載穴６０１の開口部に，搭載穴６０１を閉塞する閉塞用レジスト膜１２を形成する。
【００５０】
次いで，図９に示すごとく，スルーホール６０２の内壁及び多層基板６の最外層における閉塞用レジスト膜１２の未形成部分に，電気めっきパターン層２３を形成する。
次いで，閉塞用レジスト膜１２を剥離する。
【００５１】
次いで，図１０に示すごとく，多層基板６の最外層にサブトラクティブ型レジスト膜１３を形成して，最外層における外層パターン形成部分を被覆するとともに搭載穴６０１の開口部及びスルーホール６０２の開口部を閉塞する。
【００５２】
次いで，図１１に示すごとく，サブトラクティブ型レジスト膜１３から露出した電気めっきパターン層２３，化学めっき薄層２２及び導電層２１をエッチングして，外層パターン２を形成する。
次いで，サブトラクティブ型レジスト膜１３を剥離する。
その後，搭載穴６０１の内部に形成した化学めっき薄層２２のエッチングを行う。
以上により，多層プリント配線板（図７参照）を得る。
【００５３】
次に，本例の作用及び効果について説明する。
図１０に示すごとく，サブトラクティブ型レジスト膜１３は，搭載穴６０１を除く多層基板６の全体に形成した電気めっきパターン層２３の上に，外層パターン形成部分を被覆するように形成する。
【００５４】
そのため，図１１に示すごとく，この状態で電気めっきパターン層２３，化学めっき薄層２２及び導電層２１のエッチングを行うと，サブトラクティブ型レジスト膜１３から露出した外層パターン未形成部分が除去されて，外層パターン形成部分は残る。これにより，多層基板６の最外層に外層パターン２が形成される。
【００５５】
また，サブトラクティブ型レジスト膜１３はスルーホール６０２及び搭載穴６０１の開口部を閉塞するため，スルーホール６０２の内壁に形成した電気めっきパターン層２３はエッチングされずに残り，また搭載穴６０１の内部がめっき液により汚染されることはない。
【００５６】
また，外層パターンの形成位置は，サブトラクティブ型レジスト膜１３の形成位置によって定まることとなる。それ故，多層基板の位置決め操作は，サブトラクティブ型レジスト膜について行えばよい。従って，実施形態例１と同様に，スルーホール６０２と，外層パターンにおけるスルーホールの近傍に位置するランド部２６との位置精度を向上させることができる。
【００５７】
また，図９に示すごとく，電気めっきパターン層２３を形成する際には，閉塞用レジスト膜１２により搭載穴６０１の開口部を閉塞している。これにより，搭載穴６０１の内部へのめっき液の浸入を防止して，搭載穴の内部を保護することができる。
【００５８】
更に，本例においては，実施形態例１のような半田めっき層の形成工程がない。そのため，実施形態例１に比べて，少ない製造工程で，安価に大量の多層プリント配線板を製造することができる。
【００５９】
【発明の効果】
本発明によれば，スルーホールと外層パターンのランド部との位置精度を高めることができる，多層プリント配線板の製造方法を提供することができる。
【図面の簡単な説明】
【図１】実施形態例１の多層プリント配線板の製造方法における，多層基板の断面図。
【図２】図１に続く，スルーホールを穴明けした多層基板の断面図。
【図３】図２に続く，化学めっき薄層及びアディティブ型レジスト膜を形成した多層基板の断面図。
【図４】図３に続く，電気めっきパターン層及び半田めっき層を形成した多層基板の断面図。
【図５】図４に続く，閉塞用レジスト膜を形成した多層基板の断面図。
【図６】図５に続く，外層パターン未形成部分の化学めっき薄層及び導電層を除去した多層基板の断面図。
【図７】実施形態例１における，多層プリント配線板の断面図。
【図８】実施形態例２の多層プリント配線板の製造方法における，化学めっき薄層及び閉塞用レジスト膜を形成した多層基板の断面図。
【図９】図８に続く，電気めっきパターン層を形成した多層基板の断面図。
【図１０】図９に続く，サブトラクティブ型レジスト膜を形成した多層基板の断面図。
【図１１】図１０に続く，外層パターンを形成した多層基板の断面図。
【図１２】従来例における，多層プリント配線板の断面図。
【図１３】従来例の多層プリント配線板の製造方法における，多層基板の断面図。
【図１４】図１３に続く，スルーホールを穴明けした多層基板の断面図。
【図１５】図１４に続く，化学めっき薄層及びレジスト膜を形成した多層基板の断面図。
【図１６】図１５に続く，電気めっき層を形成した多層基板の断面図。
【図１７】従来例における，スルーホール付近の電気めっきパターン層の形成位置を示す，多層基板の平面図（Ａ），及び断面図（Ｂ）。
【図１８】従来例における，スルーホールの穴明け位置にズレが生じた場合に生じる問題点を示す，多層基板の断面図。
【図１９】従来例における，レジスト膜の形成位置にズレが生じた場合に生じる問題点を示す，多層基板の平面図（Ａ），及び断面図（Ｂ）。
【図２０】従来例における，レジスト膜の形成位置にズレが生じた場合に生じるもう一つの問題点を示す，多層基板の断面図。
【符号の説明】
１１．．．アディティブ型レジスト膜，
１２．．．閉塞用レジスト膜，
１３．．．サブトラクティブ型レジスト膜，
２．．．外層パターン，
２１．．．導電層，
２２．．．化学めっき薄層，
２３．．．電気めっきパターン層，
２４．．．半田めっき層，
２６．．．ランド部，
３．．．内層パターン，
６．．．多層基板，
６０１．．．搭載穴，
６０２．．．スルーホール，
６０３．．．導電被膜，
７．．．多層プリント配線板，
【技術分野】
本発明は，多層プリント配線板の製造方法に関し，特にスルーホールのランド部の形成技術に関する。
【０００２】
【従来技術】
従来，多層プリント配線板としては，例えば，図１２に示すごとく，多層基板９６の内部には内層パターン９３を設け，その最外層には外層パターン９２を設けて，両者の間を，スルーホール９０２の内壁を被覆する導電被膜９０３により導通させるものがある。外層パターン９２は，スルーホール９０２の開口部付近に，導電被膜９０３と接続するランド部９２６を有する。
多層プリント配線板９７の略中央には，電子部品を搭載するための搭載穴９０１を設けている。搭載穴９０１の内部には，内層パターン９３と接続するボンディングパッド９３１が露出している。
【０００３】
上記多層プリント配線板の製造方法について説明する。
まず，図１３に示すごとく，基板９６１〜９６４に内層パターン９３及び外層パターン９２を形成するとともに，搭載穴形成用の開口穴９０５〜９０８を穿設する。次いで，これらの基板９６１〜９６４を積層，圧着して，階段状に開口した搭載穴９０１を有する多層基板９６を得る。
【０００４】
次いで，図１４に示すごとく，多層基板９６にスルーホール９０２をドリル等を用いて穴明けする。これにより，スルーホール９０２の周囲にランド部９２６が形成される。
次いで，図１５に示すごとく，多層基板９６の表面全体に化学めっき薄層９２２を形成する。次いで，多層基板９６の最外層に，外層パターン未形成部分を被覆するとともに搭載穴９０１の開口部を閉塞するレジスト膜９９を形成する。
【０００５】
次いで，図１６，図１７に示すごとく，多層基板９６に電気めっき層９２３を形成する。これにより，スルーホール９０２の内壁に導電被膜９０３が形成される。
次いで，レジスト膜９９を剥離する。その後，外層パターン未形成部分及び搭載穴９０１の内部に形成された化学めっき薄層９２２をエッチングにより除去する。
以上により，上記多層プリント配線板９７が得られる。
【０００６】
【解決しようとする課題】
しかしながら，上記従来の多層プリント配線板においては，以下の問題がある。
即ち，図１８に示すごとく，外層パターン９２のランド部９２６が小さくスルーホール９０２の穴径との差が小さい場合に，スルーホールの穴明けの際に，実際の穴明け位置９０２ｂが設計位置９０２ａからわずかにズレた場合にも，スルーホール９０２がランド部９２６からはみ出してしまう場合がある。しいては，穴明けのズレ方向に位置する外層パターン９２（設計位置９０２ａの左側の外層パターン）が打ち抜かれてしまうこともある。
【０００７】
また，図１９に示すごとく，レジスト膜９９の形成位置にズレが生じることがある。この場合，外層パターンの所望の設計位置に電気めっき層を形成することができない。そのため，外層パターンの設計位置と，実際に形成された外層パターンとの間に，ズレが生じることがある。
【０００８】
また，ランド部９２とレジスト膜９９との間に位置ズレが生じた場合には，図１９に示すごとく，レジスト膜９９の開口部の終端が，多層基板６から浮き上がり，レジスト膜９９と多層基板９６との間に隙間９９１が生じる場合がある。そのため，その隙間９９１からめっき液が浸入して，外層パターン９２の外周部９２０にも電気めっきパターン層９２３が付着してしまうことがある。しいては，外層パターンの外周部９２０に付着した電気めっきパターン層９２３が，外層パターン間でのショートを発生させる原因にもなる。
【０００９】
また，図２０に示すごとく，レジスト膜９９がスルーホール９０２の開口部を覆い，スルーホール９０２の内壁に均一に電気めっき層９２３を形成することができない場合がある。
【００１０】
このように，従来の多層プリント配線板の製造方法においては，小面積のランド部に対して，穴明け用のドリルの位置合わせ，レジスト膜の位置合わせを行わなければならない。そのため，スルーホール９０２とランド部９２６との間に位置ズレが生じやすい。
近年，多層プリント配線板の高密度実装化が望まれる中，スルーホールのランド部の小面積化が進んでいる。そのため，スルーホールとランド部との位置関係の精度の向上が，より望まれている。
【００１１】
本発明はかかる従来の問題点に鑑み，スルーホールと外層パターンのランド部との位置精度を高めることができる，多層プリント配線板の製造方法を提供しようとするものである。
【００１２】
【課題の解決手段】
請求項１の発明は，多層基板の内部に設けた内層パターンと多層基板の最外層に設けた外層パターンとの電気的導通を行うスルーホールを有するとともに，電子部品を搭載するための搭載穴であって，該搭載穴の内部には上記内層パターンの一部が露出してなる多層プリント配線板を製造する方法において，
まず，内層パターン及び該内層パターンの一部を露出させた搭載穴を有する多層基板を形成するとともに該多層基板の最外層の全体に外層パターン形成用の導電層を形成し，次いで，上記多層基板にスルーホールを穴明けし，次いで，上記スルーホールの内壁及び電子部品を搭載するための搭載穴の内部を含めて上記多層基板の全体に，化学めっき薄層を形成し，次いで，上記搭載穴の開口部を閉塞するとともに上記最外層におけるパターン未形成部分を被覆するアディティブ型レジスト膜を形成し，次いで，上記スルーホールの内壁，及び上記最外層におけるアディティブ型レジスト膜の未形成部分に，電気めっきパターン層を形成し，次いで，上記電気めっきパターン層の上に半田めっき層を形成し，次いで，上記アディティブ型レジスト膜を剥離し，次いで，上記搭載穴の開口部を閉塞用レジスト膜で閉塞し，次いで，上記閉塞用レジスト膜及び半田めっき層の未形成部分から露出した化学めっき薄層及び導電層をエッチングして，外層パターンを形成し，次いで，上記半田めっき層を剥離し，次いで，上記閉塞用レジスト膜を剥離し，その後，上記搭載穴の内部に形成した化学めっき薄層のエッチングを行うことを特徴とする多層プリント配線板の製造方法である。
【００１３】
本発明において最も注目すべきことは，外層パターンを形成する前にスルーホールを穴明けすること，アディティブ型レジスト膜により，搭載穴の開口部を閉塞するとともに外層パターン未形成部分を被覆することである。
【００１４】
次に，請求項１の発明の作用及び効果について説明する。
アディティブ型レジスト膜は，多層基板の最外層に，外層パターンの未形成部分を被覆するように形成する。そのため，この状態で電気めっきを行うと，アディティブ型レジスト膜から露出した外層パターン形成部分に電気めっきパターン層が形成される。これにより，多層基板の最外層に外層パターンが形成される。
【００１５】
また，アディティブ型レジスト膜は搭載穴の開口部を閉塞するため，搭載穴の内部がめっき液により汚染されることはない。
一方，アディティブ型レジスト膜はスルーホールの開口部には形成されないため，スルーホールの内壁には電気めっきパターン層が形成され，内層パターンと外層パターンとの導通を図ることができる。
【００１６】
また，本発明においては，スルーホールの穴明けを行った後に，外層パターンを形成している。外層パターンは，アディティブ型レジスト膜の未形成部分に，電気めっきパターン層を形成することによって形成される。そのため，外層パターンの形成位置は，上記アディティブ型レジスト膜の形成位置によって定まることとなる。
【００１７】
それ故，多層基板の位置決め操作は，アディティブ型レジスト膜について行えばよい。また，位置決め回数が少なく，外層パターンの位置に誤差が生じる幅はせまい。
従って，本発明によれば，スルーホールと，外層パターンにおけるスルーホールの近傍に位置するランド部との位置精度を向上させることができ，両者間の電気的導通を確保することができる。更に，外層パターン間に不必要な電気めっきパターン層が付着することもなく，外層パターン間でのショートを防止することができる。
【００１８】
また，電気めっきパターン層の上には，半田めっき層が形成される。この状態で，半田めっき層から露出した化学めっき薄層及び導電層のエッチングを行うと，外層パターン及びスルーホールの内壁は，半田めっき層により保護されているため，エッチングされないでそのまま残る。
【００１９】
また，半田めっき層により，スルーホールの内壁及び最外層の外層パターン形成部分に形成した電気めっきパターン層を被覆している。半田めっき層は，微細な部分にまで均一に確実に形成される。そのため，化学めっき薄層及び導電層のエッチングの際に，スルーホールの内壁に確実に導電被膜を残すことができ，正確な位置に外層パターンを形成することができる。
【００２０】
また，このエッチングの際には，搭載穴を閉塞用レジスト膜により閉塞している。これにより，搭載穴の内部へのエッチング液の浸入を防止して，搭載穴の内部に形成されている内層パターンを保護することができる。
また，電気めっきパターン層を形成する前に，化学めっき薄層を形成しているため，電気めっきパターン層の形成状態が良い。
【００２１】
次に，請求項２の発明は，多層基板の内部に設けた内層パターンと多層基板の最外層に設けた外層パターンとの電気的導通を行うスルーホールを有するとともに，電子部品を搭載するための搭載穴であって，該搭載穴の内部には上記内層パターンの一部が露出してなる多層プリント配線板を製造する方法において，
まず，内層パターン及び該内層パターンの一部を露出させた搭載穴を有する多層基板を形成するとともに該多層基板の最外層の全体に外層パターン形成用の導電層を形成し，次いで，上記多層基板にスルーホールを穴明けし，次いで，上記スルーホールの内壁及び電子部品を搭載するための搭載穴の内部を含めて上記多層基板の全体に，化学めっき薄層を形成し，次いで，上記搭載穴の開口部に，該搭載穴を閉塞する閉塞用レジスト膜を形成し，次いで，上記スルーホールの内壁及び上記最外層における閉塞用レジスト膜の未形成部分に，電気めっきパターン層を形成し，次いで，上記閉塞用レジスト膜を剥離し，次いで，上記最外層に，該最外層における外層パターン形成部分を被覆するとともに上記搭載穴の開口部及びスルーホールの開口部を閉塞するサブトラクティブ型レジスト膜を形成し，次いで，上記サブトラクティブ型レジスト膜から露出した電気めっきパターン層，化学めっき薄層及び導電層をエッチングして，外層パターンを形成し，次いで，上記サブトラクティブ型レジスト膜を剥離し，その後，上記搭載穴の内部に形成した化学めっき薄層のエッチングを行うことを特徴とする多層プリント配線板の製造方法である。
【００２２】
請求項２の発明は，多層基板の最外層に外層パターンを形成する前にスルーホールを穴明けする点については，請求項１の発明と同じである。
一方，請求項２の発明は，サブトラクティブ型レジスト膜を用いて外層パターンを形成する点が，アディティブ型レジスト膜を用いて外層パターンを形成する請求項１の発明と相違する。
【００２３】
次に，請求項２の発明の作用及び効果について説明する。
サブトラクティブ型レジスト膜は，電気めっきパターン層の上に，外層パターン形成部分を被覆するように形成する。そのため，この状態で電気めっきパターン層，化学めっき薄層及び導電層のエッチングを行うと，サブトラクティブ型レジスト膜から露出した外層パターン未形成部分が除去されて，外層パターンの形成部分は残る。これにより，多層基板の最外層に外層パターンが形成される。
【００２４】
また，サブトラクティブ型レジスト膜はスルーホール及び搭載穴の開口部を閉塞するため，スルーホールの内壁に形成した電気めっきパターン層はエッチングされずに残り，また搭載穴の内部がめっき液により汚染されることはない。
【００２５】
また，外層パターンの形成位置は，サブトラクティブ型レジスト膜の形成位置によって定まることとなる。それ故，多層基板の位置決め操作は，サブトラクティブ型レジスト膜について行えばよい。従って，請求項１の発明と同様に，スルーホールとランド部との位置精度を向上させることができ，外層パターン間のショートも防止できる。
【００２６】
また，電気めっきパターン層を形成する際には，閉塞用レジスト膜により搭載穴の開口部を閉塞している。これにより，搭載穴の内部へのめっき液の浸入を防止して，搭載穴の内部を保護することができる。
【００２７】
更に，請求項２の発明は，請求項１の発明における半田めっき層の形成工程がない。そのため，請求項１の発明に比べて，少ない製造工程で，安価に大量の多層プリント配線板を製造することができる。
【００２８】
なお，本願において，外層パターンは，スルーホールの周囲に形成するランド部を始め，半田ボール接合用のパッド部，ボンディングワイヤーを接合するボンディングパッド部，信号用，電源用，接地用等，多種多用のパターンをいう。また，内層パターンも同様である。
【００２９】
【発明の実施の形態】
実施形態例１
本発明の実施形態例にかかる多層プリント配線板の製造方法について，図１〜図７を用いて説明する。
本例は，図７に示すごとく，電子部品を搭載する搭載穴６０１，及び内層パターン３と外層パターン２との電気的導通を行うスルーホール６０２を有する多層プリント配線板７を製造する方法である。
【００３０】
この多層プリント配線板の製造方法の概要を説明すると，スルーホール６０２を穴明けする（図１，図２）。次いで，多層基板６の全体に化学めっき薄層２２を形成する（図３）。次いで，多層基板６の最外層にアディティブ型レジスト膜１１を形成してその未形成部分に電気めっきパターン層２３及び半田めっき層２４を形成して外層パターン２及び，スルーホール６０２の内壁を覆う導電被膜６０３を形成する（図３，図４）。
【００３１】
次いで，アディティブ型レジスト膜１１を閉塞用レジスト膜１２に取り替えて，半田めっき層２４及び閉塞用レジスト膜１２から露出した化学めっき薄層２２及び導電層２１をエッチングする（図５，図６）。その後，半田めっき層２４及び閉塞用レジスト膜１２を剥離する。搭載穴６０１の内部に残る化学めっき薄層２２をエッチングにより除去する（図７）。
【００３２】
次に，これを詳細に説明する。
まず，図１に示すごとく，樹脂製の基板６１〜６４を準備する。多層基板の最外層となる基板６１，６４の表面の全体に導電層２１を形成する。この導電層２１は，銅箔である。また，多層基板の内層となる基板６１〜６３の表面に，内層パターン形成用のレジスト膜を形成し，銅箔をエッチングして内層パターン３を形成する。内層パターン３には，搭載穴６０１の内部に露出する部分にボンディングパッド部３１を形成しておく。
そして，各基板６１〜６４に，搭載穴形成用の開口穴６０５〜６０８を穿設する。
【００３３】
次いで，これらの基板６１〜６４を積層し，圧着して多層基板６を得るとともに，階段状に開口した搭載穴６０１を形成する。搭載穴６０１の内部には，内層パターン３の一部であるボンディングパッド部３１を露出させる。
【００３４】
次いで，図２に示すごとく，多層基板６にドリル等を用いてスルーホール６０２を穴明けする。
次いで，図３に示すごとく，スルーホール６０２の内壁及び搭載穴６０１の内部を含めて多層基板６の全体に，化学めっき薄層２２を形成する。化学めっき薄層２２は，銅化学めっき液に多層基板を浸漬して銅被膜を析出させたものであり，その厚みは２μｍである。
【００３５】
次いで，多層基板９の最外層にアディティブ型レジスト膜１１を形成して，搭載穴６０１の開口部を閉塞するとともに最外層におけるパターン未形成部分を被覆する。アディティブ型レジスト膜１１は，多層基板６の最外層全面に光硬化性樹脂フィルムを貼り付け，マスクフィルムを用いて露光し，現像することにより形成する。
【００３６】
次いで，図４に示すごとく，スルーホール６０２の内壁，及び多層基板６の最外層におけるアディティブ型レジスト膜１１の未形成部分に，電気めっきパターン層２３を形成する。電気めっきパターン層２３は，通電しながら銅電解めっき液に多層基板を浸漬して銅被膜を化学めっき薄層２２上に析出させたものであり，その厚みは２５μｍである。
【００３７】
次いで，電気めっきパターン層２３の上に，厚み５μｍの半田めっき層２４を形成する。半田めっき層２４は，通電しながら半田電解めっき液に多層基板を浸漬することにより形成する。
次いで，アディティブ型レジスト膜１１を，化学的に溶解することにより剥離する。
【００３８】
次いで，図５に示すごとく，搭載穴６０１の開口部を閉塞用レジスト膜１２で閉塞する。閉塞用レジスト膜１２は，上記アディティブ型レジスト膜１１の形成方法と同様の方法により形成する。
次いで，閉塞用レジスト膜１２の未形成部分から露出した化学めっき薄層２２及び導電層２１をエッチングする。このとき，スルーホール６０２の内壁に形成された電気めっきパターン層２３は，半田めっき層２４により保護されているため，エッチングされない。
【００３９】
次いで，図６に示すごとく，半田めっき層２４を，半田剥離液により溶解除去することにより剥離する。これにより，多層基板６の最外層には導電層２１，化学めっき薄層２２及び電気めっきパターン層２３からなる外層パターン２が，またスルーホール６０２の内壁には化学めっき薄層２２及び電気めっきパターン層２３からなる導電被膜６０３が形成される。
【００４０】
次いで，閉塞用レジスト膜１２を，化学的に溶解することにより剥離する。
次いで，搭載穴６０１の内部に形成した化学めっき薄層２２のエッチングを行う。
その後，多層基板６の最外層には放熱板５を接着して，搭載穴６０１の一方の開口部を被覆する。
以上により，多層プリント配線板７を得る。
【００４１】
次に，本例の作用及び効果について説明する。
図３に示すごとく，アディティブ型レジスト膜１１は，多層基板６の最外層に，外層パターンの未形成部分を被覆するように形成する。そのため，この状態で電気めっきを行うと，図４に示すごとく，アディティブ型レジスト膜１１から露出した外層パターン形成部分に電気めっきパターン層２３が形成される。これにより，多層基板６の最外層に外層パターン２が形成される。
【００４２】
また，アディティブ型レジスト膜１１は搭載穴６０１の開口部を閉塞するため，搭載穴６０１の内部がめっき液により汚染されることはない。
一方，アディティブ型レジスト膜１１はスルーホール６０２の開口部には形成されないため，スルーホール６０２の内壁には電気めっきパターン層２３が形成され，内層パターン３と外層パターン２との導通を図ることができる。
【００４３】
また，スルーホール６０２の穴明けを行った後に，外層パターン２を形成している。外層パターン２は，アディティブ型レジスト膜１１の未形成部分に，電気めっきパターン層２３を形成することによって形成される。そのため，外層パターンの形成位置は，アディティブ型レジスト膜１１の形成位置によって定まることとなる。
【００４４】
それ故，多層基板の位置決め操作は，アディティブ型レジスト膜について行えばよい。また，位置決め回数が少なく，外層パターンの位置に誤差が生じる幅はせまい。
従って，本例によれば，スルーホール６０２と，外層パターン２におけるスルーホール６０２の近傍に位置するランド部２６との位置精度を向上させることができ，スルーホール６０２とランド部２６との電気的導通を確保できる。
更に，外層パターン２のランド部２６間にめっき液が浸入しないため，外層パターンの設計位置以外に電気めっきパターン層が形成されることもなく，外層パターン２間でのショートといった不良の発生を抑制することができる。
【００４５】
また，電気めっきパターン層２３の上には，半田めっき層２４が形成される。図５に示すごとく，この状態で，半田めっき層２４から露出した化学めっき薄層２２及び導電層２１のエッチングを行うと，外層パターン２及びスルーホール６０２の内壁は，半田めっき層２４により保護されているため，エッチングされないでそのまま残る。
【００４６】
また，半田めっき層２４により，スルーホール６０２の内壁及び最外層の外層パターン形成部分に形成した電気めっきパターン層２３を被覆している。半田めっき層２４は，微細な部分にまで均一に確実に形成される。そのため，化学めっき薄層２２及び導電層２１のエッチングの際に，スルーホールの内壁に確実に導電被膜を残すことができ，最外層には正確な位置に外層パターンを形成することができる。
【００４７】
また，このエッチングの際には，搭載穴６０１を閉塞用レジスト膜１２により閉塞している。そのため，搭載穴６０１の内部へのエッチング液の浸入を防止して，搭載穴６０１の内部に形成されている内層パターン３を保護することができる。
また，図３，図４に示すごとく，電気めっきパターン層２３を形成する前に，化学めっき薄層２２を形成しているため，電気めっきパターン層２３の形成状態が良い。
【００４８】
実施形態例２
本例においては，図８〜図１１に示すごとく，搭載穴６０１を除いて多層基板６の全体に電気めっきパターン層２３を形成した後に，サブトラクティブ型レジスト膜１３により外層パターン未形成部分のエッチングを行うことにより外層パターン２を形成している点が，実施形態例１と相違する。
【００４９】
即ち，まず，実施形態例１と同様に多層基板６にスルーホール６０２の穴明け，多層基板６の全体に化学めっき薄層２２の形成を行う（図１，図２参照）。
次いで，図８に示すごとく，搭載穴６０１の開口部に，搭載穴６０１を閉塞する閉塞用レジスト膜１２を形成する。
【００５０】
次いで，図９に示すごとく，スルーホール６０２の内壁及び多層基板６の最外層における閉塞用レジスト膜１２の未形成部分に，電気めっきパターン層２３を形成する。
次いで，閉塞用レジスト膜１２を剥離する。
【００５１】
次いで，図１０に示すごとく，多層基板６の最外層にサブトラクティブ型レジスト膜１３を形成して，最外層における外層パターン形成部分を被覆するとともに搭載穴６０１の開口部及びスルーホール６０２の開口部を閉塞する。
【００５２】
次いで，図１１に示すごとく，サブトラクティブ型レジスト膜１３から露出した電気めっきパターン層２３，化学めっき薄層２２及び導電層２１をエッチングして，外層パターン２を形成する。
次いで，サブトラクティブ型レジスト膜１３を剥離する。
その後，搭載穴６０１の内部に形成した化学めっき薄層２２のエッチングを行う。
以上により，多層プリント配線板（図７参照）を得る。
【００５３】
次に，本例の作用及び効果について説明する。
図１０に示すごとく，サブトラクティブ型レジスト膜１３は，搭載穴６０１を除く多層基板６の全体に形成した電気めっきパターン層２３の上に，外層パターン形成部分を被覆するように形成する。
【００５４】
そのため，図１１に示すごとく，この状態で電気めっきパターン層２３，化学めっき薄層２２及び導電層２１のエッチングを行うと，サブトラクティブ型レジスト膜１３から露出した外層パターン未形成部分が除去されて，外層パターン形成部分は残る。これにより，多層基板６の最外層に外層パターン２が形成される。
【００５５】
また，サブトラクティブ型レジスト膜１３はスルーホール６０２及び搭載穴６０１の開口部を閉塞するため，スルーホール６０２の内壁に形成した電気めっきパターン層２３はエッチングされずに残り，また搭載穴６０１の内部がめっき液により汚染されることはない。
【００５６】
また，外層パターンの形成位置は，サブトラクティブ型レジスト膜１３の形成位置によって定まることとなる。それ故，多層基板の位置決め操作は，サブトラクティブ型レジスト膜について行えばよい。従って，実施形態例１と同様に，スルーホール６０２と，外層パターンにおけるスルーホールの近傍に位置するランド部２６との位置精度を向上させることができる。
【００５７】
また，図９に示すごとく，電気めっきパターン層２３を形成する際には，閉塞用レジスト膜１２により搭載穴６０１の開口部を閉塞している。これにより，搭載穴６０１の内部へのめっき液の浸入を防止して，搭載穴の内部を保護することができる。
【００５８】
更に，本例においては，実施形態例１のような半田めっき層の形成工程がない。そのため，実施形態例１に比べて，少ない製造工程で，安価に大量の多層プリント配線板を製造することができる。
【００５９】
【発明の効果】
本発明によれば，スルーホールと外層パターンのランド部との位置精度を高めることができる，多層プリント配線板の製造方法を提供することができる。
【図面の簡単な説明】
【図１】実施形態例１の多層プリント配線板の製造方法における，多層基板の断面図。
【図２】図１に続く，スルーホールを穴明けした多層基板の断面図。
【図３】図２に続く，化学めっき薄層及びアディティブ型レジスト膜を形成した多層基板の断面図。
【図４】図３に続く，電気めっきパターン層及び半田めっき層を形成した多層基板の断面図。
【図５】図４に続く，閉塞用レジスト膜を形成した多層基板の断面図。
【図６】図５に続く，外層パターン未形成部分の化学めっき薄層及び導電層を除去した多層基板の断面図。
【図７】実施形態例１における，多層プリント配線板の断面図。
【図８】実施形態例２の多層プリント配線板の製造方法における，化学めっき薄層及び閉塞用レジスト膜を形成した多層基板の断面図。
【図９】図８に続く，電気めっきパターン層を形成した多層基板の断面図。
【図１０】図９に続く，サブトラクティブ型レジスト膜を形成した多層基板の断面図。
【図１１】図１０に続く，外層パターンを形成した多層基板の断面図。
【図１２】従来例における，多層プリント配線板の断面図。
【図１３】従来例の多層プリント配線板の製造方法における，多層基板の断面図。
【図１４】図１３に続く，スルーホールを穴明けした多層基板の断面図。
【図１５】図１４に続く，化学めっき薄層及びレジスト膜を形成した多層基板の断面図。
【図１６】図１５に続く，電気めっき層を形成した多層基板の断面図。
【図１７】従来例における，スルーホール付近の電気めっきパターン層の形成位置を示す，多層基板の平面図（Ａ），及び断面図（Ｂ）。
【図１８】従来例における，スルーホールの穴明け位置にズレが生じた場合に生じる問題点を示す，多層基板の断面図。
【図１９】従来例における，レジスト膜の形成位置にズレが生じた場合に生じる問題点を示す，多層基板の平面図（Ａ），及び断面図（Ｂ）。
【図２０】従来例における，レジスト膜の形成位置にズレが生じた場合に生じるもう一つの問題点を示す，多層基板の断面図。
【符号の説明】
１１．．．アディティブ型レジスト膜，
１２．．．閉塞用レジスト膜，
１３．．．サブトラクティブ型レジスト膜，
２．．．外層パターン，
２１．．．導電層，
２２．．．化学めっき薄層，
２３．．．電気めっきパターン層，
２４．．．半田めっき層，
２６．．．ランド部，
３．．．内層パターン，
６．．．多層基板，
６０１．．．搭載穴，
６０２．．．スルーホール，
６０３．．．導電被膜，
７．．．多層プリント配線板，
Claims (2)
- 多層基板の内部に設けた内層パターンと多層基板の最外層に設けた外層パターンとの電気的導通を行うスルーホールを有するとともに，電子部品を搭載するための搭載穴であって，該搭載穴の内部には上記内層パターンの一部が露出してなる多層プリント配線板を製造する方法において，
まず，内層パターン及び該内層パターンの一部を露出させた搭載穴を有する多層基板を形成するとともに該多層基板の最外層の全体に外層パターン形成用の導電層を形成し，
次いで，上記多層基板にスルーホールを穴明けし，
次いで，上記スルーホールの内壁及び電子部品を搭載するための搭載穴の内部を含めて上記多層基板の全体に，化学めっき薄層を形成し，
次いで，上記搭載穴の開口部を閉塞するとともに上記最外層におけるパターン未形成部分を被覆するアディティブ型レジスト膜を形成し，
次いで，上記スルーホールの内壁，及び上記最外層におけるアディティブ型レジスト膜の未形成部分に，電気めっきパターン層を形成し，
次いで，上記電気めっきパターン層の上に半田めっき層を形成し，
次いで，上記アディティブ型レジスト膜を剥離し，
次いで，上記搭載穴の開口部を閉塞用レジスト膜で閉塞し，
次いで，上記閉塞用レジスト膜及び半田めっき層の未形成部分から露出した化学めっき薄層及び導電層をエッチングして，外層パターンを形成し，
次いで，上記半田めっき層を剥離し，
次いで，上記閉塞用レジスト膜を剥離し，
その後，上記搭載穴の内部に形成した化学めっき薄層のエッチングを行うことを特徴とする多層プリント配線板の製造方法。 - 多層基板の内部に設けた内層パターンと多層基板の最外層に設けた外層パターンとの電気的導通を行うスルーホールを有するとともに，電子部品を搭載するための搭載穴であって，該搭載穴の内部には上記内層パターンの一部が露出してなる多層プリント配線板を製造する方法において，
まず，内層パターン及び該内層パターンの一部を露出させた搭載穴を有する多層基板を形成するとともに該多層基板の最外層の全体に外層パターン形成用の導電層を形成し，
次いで，上記多層基板にスルーホールを穴明けし，
次いで，上記スルーホールの内壁及び電子部品を搭載するための搭載穴の内部を含めて上記多層基板の全体に，化学めっき薄層を形成し，
次いで，上記搭載穴の開口部に，該搭載穴を閉塞する閉塞用レジスト膜を形成し，
次いで，上記スルーホールの内壁及び上記最外層における閉塞用レジスト膜の未形成部分に，電気めっきパターン層を形成し，
次いで，上記閉塞用レジスト膜を剥離し，
次いで，上記最外層に，該最外層における外層パターン形成部分を被覆するとともに上記搭載穴の開口部及びスルーホールの開口部を閉塞するサブトラクティブ型レジスト膜を形成し，
次いで，上記サブトラクティブ型レジスト膜から露出した電気めっきパターン層，化学めっき薄層及び導電層をエッチングして，外層パターンを形成し，
次いで，上記サブトラクティブ型レジスト膜を剥離し，
その後，上記搭載穴の内部に形成した化学めっき薄層のエッチングを行うことを特徴とする多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26554496A JP3812006B2 (ja) | 1996-09-12 | 1996-09-12 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26554496A JP3812006B2 (ja) | 1996-09-12 | 1996-09-12 | 多層プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093243A JPH1093243A (ja) | 1998-04-10 |
| JP3812006B2 true JP3812006B2 (ja) | 2006-08-23 |
Family
ID=17418601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26554496A Expired - Lifetime JP3812006B2 (ja) | 1996-09-12 | 1996-09-12 | 多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3812006B2 (ja) |
-
1996
- 1996-09-12 JP JP26554496A patent/JP3812006B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1093243A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256495B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| KR100389314B1 (ko) | 도금인입선 없는 인쇄회로기판의 제조방법 | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| KR20080066773A (ko) | 파인 피치 상호접속부 및 그 제조 방법 | |
| KR20060034613A (ko) | 프린트 기판 제조 방법 및 프린트 기판 | |
| JP3775970B2 (ja) | 電子部品実装用基板の製造方法 | |
| TWI700021B (zh) | 同時具有貫孔及盲孔的多層電路板的製法 | |
| JP2004146742A (ja) | 配線基板の製造方法 | |
| JP4000609B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JP3812006B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2003218490A (ja) | プリント配線板およびその製造方法 | |
| KR100351923B1 (ko) | 인쇄회로기판 제조방법 | |
| JP5676833B2 (ja) | 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置 | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
| KR100815322B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2001068807A (ja) | 配線基板及び配線基板の製造方法 | |
| JP4359990B2 (ja) | フィルムキャリアの製造方法 | |
| JP3795219B2 (ja) | 両面配線フィルムキャリアテープの製造方法 | |
| JP3648753B2 (ja) | 配線基板の製造方法 | |
| JPH08186357A (ja) | プリント配線板及びその製造方法 | |
| JP2007180592A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP3688940B2 (ja) | 可撓性回路基板の配線パタ−ン形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |