KR20080066773A - 파인 피치 상호접속부 및 그 제조 방법 - Google Patents

파인 피치 상호접속부 및 그 제조 방법 Download PDF

Info

Publication number
KR20080066773A
KR20080066773A KR1020087010932A KR20087010932A KR20080066773A KR 20080066773 A KR20080066773 A KR 20080066773A KR 1020087010932 A KR1020087010932 A KR 1020087010932A KR 20087010932 A KR20087010932 A KR 20087010932A KR 20080066773 A KR20080066773 A KR 20080066773A
Authority
KR
South Korea
Prior art keywords
contact
dielectric layer
opening
layer
forming
Prior art date
Application number
KR1020087010932A
Other languages
English (en)
Other versions
KR101452791B1 (ko
Inventor
로버트 제이. 웬젤
조지 알. 레알
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20080066773A publication Critical patent/KR20080066773A/ko
Application granted granted Critical
Publication of KR101452791B1 publication Critical patent/KR101452791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

파인 피치 접촉부들(fine pitch contacts)(42, 44, 46, 및 48)은 접촉 패드들(contact pads)에서 캡쳐 패드들(capture pads)을 요구하지 않고 접촉부들로 확장하는 트레이스들(traces)(70, 72, 74, 및 76)을 사용하여 이루어진다. 캡쳐 패드들은, 이들이 부착된 선보다 더 큰 지름을 가지므로 바람직하게도 피해진다. 바람직하게는, 인접 접촉 패드들은 유전체의 동일한 개구(opening)에 존재한다. 접촉 패드들(42, 44, 46, 및 48)로의 트레이스들(70, 72, 74, 및 76)은 선에 있어서 넓힐 필요가 없고, 선들은 접촉 패드들에 접촉을 한다. 선들(70, 72, 74, 및 76)은 접촉 패드들에 도달하기 전에 넓혀질 수 있지만, 접촉 패드들에서, 이들은 실질적으로 선에 대해 최소 너비이다. 그러므로, 접촉 패드들은 캡쳐 패드들이 사용된 것보다 훨씬 더 낮은 피치에 있을 수 있다.
파인 피치, 접촉 패드, 유전층, 포토레지스트층, 시드층, 패턴화, 캡쳐 패드, 트레이스

Description

파인 피치 상호접속부 및 그 제조 방법{Fine pitch interconnect and method of making}
본 개시는 반도체들에 관한 것이고, 더 구체적으로는, 전자 접속들을 위한 반도체 상호접속(interconnection) 기술에 관한 것이다.
집적 회로는 복수 패드들(pads)을 포함한다. 집적 회로의 일부 어플리케이션들은 집적 회로 상에, 유전층과 같은, 박막을 배치와 관련된다. 박막이 존재할 때, 집적 회로의 복수 패드들은 오버라잉(overlying) 레벨 내의 위치에서 거기로의 상호접속을 요구한다. 이들 패드들은 종종 가능한 서로 근접하게 배치된다. 이들 상호접속부들은 일반적으로 비아들(vias)로서 지칭된다. 비아는 전기 도전체로 채워지거나 혹은 도금(plating)되는 유전층의 홀(hole)으로부터 형성되어, 랜드(land)로서 알려진 저 레벨 패드로부터 비아 캡쳐(capture) 패드로서 알려진 고 레벨 패드로 접촉이 만들어지도록 한다. 그러므로, 랜드와 캡쳐 패드는 정렬된 중심들을 갖는다. 제조 설계 규칙들은, 캡쳐 패드가 비아의 개구(opening)보다 적어도 사전설정된 더 큰 크기를 갖도록 요구한다. 더 큰 크기는 캡쳐 패드가 모든 방향으로 비아의 개구 이상으로 확장할 것을 요구한다. 캡쳐 패드의 크기는 그러므로 유전체 개구의 크기보다 실질적으로 크다. 또한, 오버라잉 캡쳐 패드들 간에 최소 거리가 요구되어, 이것은 캡쳐 패드들 간에 그리고 결과적으로 랜드들 간에 최소 피치(pitch)를 더 증가시킨다.
예로서 도 1에, 상호접속부들을 갖는 알려진 집적 회로(10)가 도시된다. 패드(12)는 다른 패드(14)에 근접하여 위치된다. 한 형태에서, 패드(12)와 패드(14)의 각각은 랜드로서 구현될 수 있다. 패드(12)와 패드(14)를 오버라잉하는것은 유전층(22)이다. 유전층(22)을 오버라잉하는 것은, 도전 트레이스(trace) 혹은 트레이스들(traces)로서 기능하는 금속 상호접속부(16) 그리고 금속 상호접속부(18)이다. 금속 상호접속부(16)는 지름 d1을 갖는 홀 혹은 비아를 통해 패드(14)에 더 접속되는 캡쳐 패드(17)에 접속된다. 유사하게, 상호접속부(18)는 지름 d1보다 매우 더 큰 지름 d2를 갖는 캡쳐 패드(19)를 통해 캡쳐되는 지름 d1을 갖는 비아 또는 홀을 통해 랜드(12)로 접속된다.
캡쳐 패드(17)는 L1로서 레이블링된 요구된 최소 길이만큼 캡쳐 패드(19)로부터 분리된다. 결과적으로, 캡쳐 패드(17)와 캡쳐 패드(19)의 중심들 사이의 거리는 L2이다. 단점은, L2가 집적 회로(10)의 측면을 따라 패드들의 총수를 제한한다는 점이다. 환언하면, 종래 기술에서, 거리 L2는, 집적 회로가 더 소형의 랜드 패드 피치를 갖는 것을 방지하는 제한 인자이다.
도 2에, 도 1의 선 2-2을 따라 취해진 캡쳐 패드(19), 다이 패드(die pad;12), 및 연관된 비아의 단면도가 도시된다. 패드(12)는 집적 회로(10)의 기판(20) 내에 위치된다. 기판(20)이 벌크(bulk) 혹은 몸체층(body layer) 외의 집적 회로(10) 내의 다양한 레벨들에서 구현될 수 있슴이 이해되어야 한다. 유전 층(22)은 기판(20)을 오버라잉하고, 비아를 정의하기 위해 너비 d1의 개구를 갖는다. 유전층(22)을 오버라잉하는 것은, 비아 캡쳐 패드(19)를 교차하고 전기적으로 패드(19)에 접속하는 금속 상호접속부(18)이다.
본 발명은, 유사 참조부호들이 유사 요소들을 나타내는, 첨부 도면들에서 예제로서 설명되지만 이에 제한되지는 않는다.
도 1은 제한된 패드 피치를 갖는 알려진 집적 회로를 지형도 형태(topographical form)로 나타낸다.
도 2는 오버라잉 상호접속부를 갖는 도 1의 집적 회로의 패드를 단면도 형태로 나타낸다,
도 3 내지 도 18은 본 발명에 따른 파인(fine) 피치 상호접속부를 갖는 집적 회로를 지형도 혹은 단면도 형태로 도시한다.
당업자라면, 도면들의 요소들이 간략성과 명료성을 위해 도시되었고 반드시 치수대로 그려지지는 않았슴을 이해할 것이다. 예를 들어, 도면들의 일부 요소들의 치수들은 다른 요소들에 비해 과장되어 본 발명의 실시예들의 이해를 향상시키는 것을 도울 것이다.
도 3에 본 발명에 따른 상호접속부를 갖는 집적 회로(40)가 도시된다. 이 도시 형태에서, 다이 패드(42), 다이 패드(44), 다이 패드(46), 및 다이 패드(48)와 같은, 복수의 패드들이 제공된다. 다이 패드가 접촉 패드의 한 형태임을 이해 해야 한다. 본 명세서에 설명된 구조들은 다이보다는 표면 상에서 반도체 또는 전자 소자에 용이하게 구현될 수 있다. 예를 들어, 본 명세서에 설명된 구조들은 다이를 오버라잉하는 복수 층들을 오버라잉하는 층 상에 구현될 수 있거나, 또는 인쇄된 회로 보드 상에 구현될 수 있다. 다이 패드들(42, 44, 46, 및 48)의 각각은, 집적 회로(10)를 신뢰성이 있게 제조하기 위해 서로 측면에 위치되고 물리적으로 가능한 한 서로 근접하게 위치된다. 한 형태에서, 다이 패드들(42, 44, 46, 및 48)은 100 미크론(microns) 이하인 피치 혹은 분리 거리를 갖는다. 이 도시된 형태에서, 다이 패드들(42, 44, 46, 및 48)은 집적 회로(40)의 변(edge)에 인접하여 위치된다. 그러나, 다이 패드들(42, 44, 46, 및 48)의 배치에 대한 집적 회로(40) 내의 다른 위치들이 선택될 수 있슴이 잘 이해되어야 한다. 집적 회로(40) 및 다이 패드들(42, 44, 46, 및 48)의 일부를 오버라잉하는 것은 유전층(50)이다. 이 도시된 형태에서, 다이 패드들(42, 44, 46, 및 48)은 집적 회로의 인접 외면(periphery)에 평행한 2개의 선들에 정렬된 2개의 변들을 갖는다. 이 도시된 형태에서, 다이 패드들(42, 44, 46, 및 48)은 실질적으로 직사각형이다. 원, 정사각형, 팔각형, 혹은 다른 다각형들을 포함하는 접촉 패드들에 대한 다른 기하학적 형태들이 구현될 수 있슴이 이해되어야 한다.
도 4에, 선 4-4를 따라 취해진 다이 패드(46)의 단면도가 도시된다. 다이 패드(46)는 집적 회로(40)의 기판(52) 내에 형성된다. 다이 패드(46)를 오버라잉하는 것은 유전층(50)이다. 유전층(50)은, 산화물, 질화물, Mitsubishi Gas and Chemical로부터의 BT(Bismaleimide-Triazine), Dow Chemical로부터의 BCB(Bisbenzocyclobutene), Rohm and Haas에 의한 Intervia 8010, 또는 중합체 기반 건성 막 유전체와 같은 다수의 절연성 재료들 중의 임의 것으로부터 만들어질 수 있다. 선택된 재료는 광학적으로 정의가능하거나 가능하지 않을 수 있고, 래미네이션(lamination) 혹은 스핀 코팅(spin coating)과 같은 다양한 기술들에 의해 적용될 수 있다.
도 5에 집적 회로(40)의 추가 처리가 도시된다. 트렌치 혹은 개구(54)가 유전층(50)에 형성된다. 개구(54)는 집적 회로의 외면에 따른 길이와 다이 패드들(42, 44, 46, 및 48)이 정렬되는 2개의 선들 내에 있는 너비를 가진다. 트렌치 혹은 개구(54)는, 예를 들어, 광학적 정의(photodefinition) 혹은 레이저 박리(laser ablation)에 의해 형성될 수 있다.
도 6에는 도 5의 선 6-6을 실질적으로 따라 취해진 집적 회로(40)의 단면도가 도시된다. 이 도시된 형태에서, 개구(54)는 다이 패드(46)의 너비의 단지 일부만을 오버라잉하여 위치된다. 개구(54)의 벽들이 비스듬하게 도시되었지만, 개구(54)의 벽들이 실질적으로 수직이도록 형성될 수 있슴을 이해해야 한다.
도 7은 집적 회로(40)의 추가 처리를 도시한다. 시드층(seed layer;56)(이로부터 다른 층이 형성되는 층이므로 그렇게 지칭됨)은 개구(54)를 형성한 후에 다이 패드들(42, 44, 46, 및 48)과 유전층(50)을 오버라잉하여 형성된다. 시드층(56)은 대안적으로는 도금(plating)을 위한 버스층으로서 지칭될 수 있다. 시드층(56)은 시드층으로서 적절한 티타늄, 텅스텐, 구리, 티타늄 구리, 티타늄 텅스텐 구리, 혹은 다른 금속 혹은 금속 조합 중의 하나를 피착하여 한 실시예에 형성된 다. 다른 형태에서, 시드층(56)은 무전해(electroless) 구리 도금에 의해 형성될 수 있다.
도 8은 도 7의 선 8-8을 실질적으로 따라 취해진 집적 회로(40)의 단면도를 도시한다. 이 도시된 형태에서, 시드층(56)은 유전층(50)의 두께에 비해 박막이다. 시드층(56)은 피착된 블랭킷(blanket)이므로 개구(54)와 또한 유전층(50) 상에 형성된다.
도 9는 집적 회로(40)의 추가 처리를 도시한다. 포토레지스트(58)의 막은 집적 회로(40)를 오버라잉하여 그리고 직접 시드층(56)에 형성된다. 한 실시예에서, 포토레지스트(58)는 스핀(spin) 동작 혹은 스프레이 코팅(spray coating)에 의해 형성된다. 다른 형태들에서, 포토레지스트(58)의 박막이 형성될 수 있다.
도 10은 도 9의 선 10-10을 실질적으로 따라 취해진 집적 회로(40)의 단면도를 도시한다. 포토레지스트(58)의 막은 개구(54)를 실질적으로 채우는 것으로서 도시된다. 포토레지스트(58)의 작은 딥(dip) 혹은 리세스(recess) 영역은 개구(54) 상에 직접 존재할 수 있다.
도 11은 복수의 트레이스 개구들(60, 62, 64, 및 66)이 포토레지스트(58)를 패턴화하여 형성되는 집적 회로(40)의 추가 처리를 도시한다. 포토레지스트(58)의 패턴화는 각각 다이 패드들(42, 44, 46, 및 48)을 노출시키는 실질적으로 균일한 크기의 트레이스 개구들(60, 62, 64, 및 66)을 생성한다. 상기 패턴화는 각각이 트레이스 개구 너비(68)를 갖는 트레이스 개구들(60, 62, 64, 및 66)을 형성한다. 2개의 인접 트레이스들 사이의 공간으로서 정의된 피치를 최소화하기 위해, 트레이 스 개구들(60, 62, 64, 및 66) 각각에 대한 최소 너비가 다이 패드들 위에 한 형태로 생긴다. 개구들(60, 62, 64, 및 66) 각각이 실질적으로 동일한 치수들로 도시되었지만, 개구들(60, 62, 64, 및 68)의 치수들이 다르도록 포토레지스트(58)가 사전설정된 패턴으로 패턴화될 수 있슴이 이해되어야 한다. 개구들(60, 62, 64, 및 66)은 개구(54)에 의해 형성되는 트렌치 내의 한 점에서 우측에 종료되는 것으로서 도시된다. 그러나, 개구들(60, 62, 64, 및 66)은 원하면 우측으로 개구(54)를 넘어 확장될 수 있다.
도 12는 도 11의 선 12-12을 따라 취해진 집적 회로(40)의 단면도를 도시한다. 이 도시된 형태에서, 개구(64)는 뷰(view)의 좌측으로부터 개구(54) 내의 한 점까지 확장한다. 한 대안적 형태에서, 개구(64)는 또한 우측으로 개구(54)를 넘어 확장하여, 원하면 도 12의 가장 우측 부분에 유전층(50)과 시드층(56) 위에 개구가 존재하도록 한다. 그러나, 도 12에 도시된 것처럼, 우측의 포토레지스트(58)의 일부는 시드층(56)을 계속 마스킹하기 위해 시드층(56)을 오버라잉하여 그대로 남아 있다.
도 13은, 도전 재료가 개구들(60, 62, 64, 및 66) 각각에 형성되어 금속 트레이스들(70, 72, 74, 및 76)과 같은 도전 선들을 형성하는 집적 회로(40)의 추가 처리를 도시한다. 금속 트레이스들(70, 72, 74, 및 76)은 각각 다이 패드들(42, 44, 46, 및 48)과 직접 접촉하고 금속 트레이스들(70, 72, 74, 및 76) 사이에 시드층(56)에 의해 함께 전기적으로 단락되어 있다. 한 형태에서 이 금속이 구리이지만, 다른 금속들 및 다른 도전 재료들이 형성될 수 있슴이 잘 이해되어야 한다. 도시된 처리에서, 금속은 개구들(60, 62, 64, 및 66)에 금속을 도금하기 위해 시드층(56)을 사용하여 전자 도금에 의해 형성된다. 무전해 도금과 같은, 다른 금속화 처리들이 사용될 수 있슴이 이해되어야 한다.
도 14는 도 13의 선 14-14를 따라 취해진 단면도를 도시한다. 금속 트레이스(74)는 시드층(56)의 일부를 오버라잉하고, 다이 패드(46)와 접촉하기 위해 개구(54)로 확장한다. 금속 트레이스(74)의 두께가 실질적으로 그 길이에 따라 균일함이 주목되어야 한다. 시드층(56)과 금속 트레이스(74) 모두가 도전성이므로, 다이 패드(46)에 전기 접속이 형성된다. 도 13에서와 같이, 시드층(56)이 금속 트레이스들(70, 72, 74, 및 76)을 전기적으로 계속 단락함을 주목한다. 금속 트레이스(74)는 도 14의 좌측으로 확장하여 도시되고, 집적 회로(40)의 동일 레벨 혹은 다른 레벨들(도시 안됨) 상에서 다른 회로(도시 안됨)에 접속하기 위해 더 패턴화될 수 있다. 다른 형태에서, 금속 트레이스(74)는 개구(54)의 우측으로 확장하여 도 14의 우측 상의 유전층(50)의 상단에 놓일 수 있다. 그런 대안적 형태에서, 포토레지스트(58)는 우측 상에서 제거되어 시드층(56) 상에 금속을 형성하도록 한다.
도 15는 포토레지스트(58)와 시드층(56)의 나머지가 제거되는 집적 회로(40)의 추가 처리를 도시한다. 이 제거 단계는 금속 트레이스들(70, 72, 74, 및 76) 사이의 시드층(56)을 제거하고, 트레이스들을 격리시키고, 그들의 각각의 다이 패드들에 개별 트레이스 접촉부들을 형성한다. 한 형태에서, 포토레지스트(58)의 나머지는 화학적 스트립핑(stripping) 처리를 사용하여 스트립핑되고, 시드층(56)의 나머지는 에칭된다.
도 16은 도 15의 선 16-16을 따라 실질적으로 취해진 집적 회로(40)의 단면도를 도시한다. 이 도시된 형태에서, 개구(54)는 다이 패드(46)의 사전설정된 부분에 전기적으로 접촉을 하는 금속 트레이스(74)를 도시한다. 이 도시된 형태에서, 포토레지스트(58)가 이전에 있던 다이 패드(46)의 실질적으로 좌측 부분만이 이제 노출된다. 한 대안적 형태에서, 다이 패드(46)의 전체는 다이 패드(46)의 반대측들로(부터) 도전체가 연속되도록 노출된다.
도 17은, 모든 금속 트레이스들(70, 72, 74, 및 76), 다이 패드들(42, 44, 46, 및 48)의 노출 부분들, 및 유전층(50)의 일부와 접촉하여 오버라잉하여 유전층(80)이 형성되는 집적 회로(40)의 추가 처리를 도시한다. 유전층(80)은 금속 트레이스들(70, 72, 74, 및 76)을 더 절연하기 위해 기능한다. 이 시점에서, 처리 방법에서, 추가적 회로층들(도시 안됨)이 원하는 회로 기능을 구현하기 위해 추가될 수 있슴이 더 이해되어야 한다. 금속 트레이스들(70, 72, 74, 및 76) 중의 임의 2개 사이의 피치가 도전 트레이스의 중심으로부터 인접 도전 트레이스의 중심으로의 거리임을 주목한다. 그러므로, 도전 트레이스들 각각이 실질적으로 동일한 너비를 가진다고 가정하면, 금속 트레이스들(70, 72, 74, 및 76) 중의 임의 2개 사이의 피치는 2개의 인접 도전 트레이스들 사이의 분리 거리에 한 도전 트레이스의 너비를 합한 것과 같다. 금속 트레이스들(70, 72, 74, 및 76) 중의 임의 것들 사이의 피치는 도 1의 금속 상호접속부들(16 및 18) 사이의 피치보다 실질적으로 더 작다.
도 18은, 도 17의 선 18-18을 따라 취해진 집적 회로 구조(40)의 단면도를 도시한다. 도 18에서, 유전층(80)은 금속 트레이스(74), 다이 패드(46)의 노출 부분, 및 유전층(50)의 일부와 접촉하여 오버라잉한다. 용이하게 볼 수 있는 것처럼, 유전층(80)은 개구(54) 내에 약간 리세스될 수 있다. 종래 평탄화 기술들은 유전층(80)의 노출 표면을 더 평탄화하기 위해 사용될 수 있다.
한 형태에서, 도 3 내지 도 18에 도시된 구조들의 피치는 도 1의 집적 회로의 피치의 1/3이다. 이것은 실질적으로 더 회로 소형화를 할 수 있게 하는 다이 공간의 큰 절약이다. 비아의 상단 1/2에 패드가 없는 트렌치 스타일 비아를 사용하여, 2개의 접촉 패드들 사이의 피치에서 큰 감소가 이루어진다.
현재까지, 반도체 상호접속과 반도체 상호접속을 만드는 방법이 제공되었슴이 이해되어야 한다. 연속 트렌치가 2개 이상의 패드들에서 제 1 방향으로 형성된다. 제 2 방향에서, 각각의 패드에 대해, 연속적이고, 패드 위에 상승된 레벨로부터(즉, 패드의 평면 밖으로) 저 레벨로 천이하여 이 패드와 접촉하는 도전 스트립(strip) 혹은 금속 트레이스가 형성된다. 이 구조는 또한 원하면 역방향 형태로(즉, 위아래가 회전되어) 사용될 수도 있다. 유전체 개구를 오버라잉하는 도전선의 일부가 이 개구의 전체 외면 혹은 영역을 덮을 필요는 없슴이 주목되어야 한다.
본 명세서에 기재된 방법은 반도체 디바이스에 상호접속을 제조하는 데에 매우 도움이 된다. 예를 들어, 상호접속 구조가 반도체 다이에 부착될 때, 다이의 패드들에 도전 트레이스들을 형성하기 위해 사용되는 툴(tool)에 의한 정렬과 연관되는 다이 트리프트(drift)가 존재할 수 있다. 금속 트레이스들(70, 72, 74, 및 76)의 너비가 이들이 접속되는 다이 패드들의 너비 이하이므로, 다이 드리프트 에러들은, 이 다이 트리프트가 최대 드리프트 값을 초과하지 않은 한, 자동으로 보상된다. 본 명세서에서, 오버라잉 혹은 비아 캡쳐 패드를 갖기 위해 비아(즉, 접촉될 언더라잉(underlying) 패드를 노출하는 유전체에서 개구)를 요구하지 않는 상호접속 구조가 개시되었다. 유전층의 상단 표면 상의 도전 트레이스들은, 이 도전 트레이스들이 커버(cover) 패드가 없이 개구로 배치되는 평면 밖으로 나오도록 패턴화된다. 도전 트레이스 상호접속부는 집적 회로의 외면 혹은 변을 따라 또는 집적 회로 내의 임의 다른 곳에 배치될 수 있다.
상술된 명세서에서, 본 발명은 특정 실시예들을 참조하여 설명되었다. 그러나, 당업자라면, 첨부된 청구범위에 기재된 본 발명의 범위를 벗어나지 않고 다양한 수정들 및 변경들이 만들어질 수 있슴을 이해할 것이다. 예를 들어, 금속 트레이스들(70, 72, 74, 및 76)이 트렌치 혹은 개구(54)로의 방향에서 수직으로서 도시되지만, 금속 트레이스들은 개구들(54)에 다른 각도들에 형성될 수 있다. 금속 트레이스들(70, 72, 74, 및 76)이 종래 도금 처리에 의해 형성된 것처럼 설명되지만, 다른 알려진 처리들이 도전 트레이스들을 형성하기 위해 사용될 수 있다. 다이 패드(46)는 다른 어플리케이션들에서 도전 패드로서 구현될 수 있다. 예를 들어, 집적 회로 보드 또는 다른 유형의 기판 상에 패드가 사용될 수 있다. 다양한 유형들의 금속들 및 금속 합금들이 사용될 수 있다. 또한, 도전 에폭시(epoxy)와 같은 다양한 도전 재료들이 사용될 수 있슴이 이해되어야 한다. 따라서, 명세서와 도면들은 제한적 관점보다는 설명적 관점에서 고려되어야 하고, 모든 그런 수정들은 본 발명의 범위 내에 포함되도록 의도된다.
한 형태에서, 본 명세서에 집적 회로의 접촉 패드들을 접촉하는 방법이 제공된다. 유전층이 집적 회로와 접촉 패드들 위에 제공된다. 유전층의 개구가 접촉 패드들을 노출하기 위해 형성되어, 유전층의 일부는 인접 접촉 패드들 사이에서 제거된다. 시드층은 개구를 형성한 후에 유전층과 접촉 패드들 위에 형성된다. 포토레지스트층은 시드층 위에 형성된다. 포토레지스트층은 접촉 패드들에 포토레지스트층의 남은 부분에 개구를 형성하도록 패턴화된다. 개구들은 너비들을 갖는 선들을 형성하고, 포토레지스트층의 남은 부분은 시드층의 제 1 부분을 마스킹한다. 포토레지스트의 남은 부분은 제거되고, 시드층의 제 1 부분이 제거된다.
한 형태에서, 포토레지스트층의패턴화는 개구들에서 시드층을 노출하고, 포토레지스트층의 남은 부분으로 시드층의 제 1 부분을 덮는다. 포토레지스트층의 남은 부분이 제거되고, 시드층의 제 1 부분이 제거된다. 한 형태에서, 접촉 패드들은 70 미크론보다 더 크지 않은 피치를 갖는다.
한 형태에서, 접촉 패드들은 집적 회로의 외면을 따라 존재하고, 시드층은 티타늄, 텅스텐, 혹은 구리 중의 적어도 하나를 포함한다. 다른 형태에서, 모든 이들 3개의 금속들은 시드층에서 사용된다.
한 형태에서, 선들에 대한 최소 너비들은 접촉 패드들 위에 나타난다. 다른 형태에서, 포토레지스트층의 남은 부분은 접촉 패드들의 부분을 덮는다. 다른 형태에서, 접촉 패드들은 집적 회로의 인접 외면에 평행한 2개의 선들을 따라 정렬된 2개의 변들을 가지며, 유전층의 개구는 집적 회로의 외면에 따른 길이와, 2개의 선 들 내에 있는 너비를 갖는다.
다른 형태에서, 집적 회로 구조 위에 상호접속 구조가 제공되고, 집적 회로 구조는 복수의 접촉 패드들을 갖는다. 복수의 선들은 집적 회로 구조 위에 설치되고, 접촉 패드들에 인접한 영역에 트레이스 부분들과 접촉 패드들 위에 접촉 부분들을 갖는다. 접촉 부분들은 접촉 패드들에 전기적으로 접촉을 한다. 트레이스 부분들은 유전층 위에 존재하고, 접촉 패드들은 유전층의 단일 개구에 존재한다. 한 형태에서, 접촉 패드들은 인접하고, 70 micron보다 더 크지 않은 피치를 갖는다. 한 형태에서, 트레이스 부분들은 너비를 가지며, 접촉 부분들은 트레이스 부분들의 너비의 최소값을 초과하지 않는 너비를 갖는다. 접촉 패드들은 집적 회로의 인접 외면에 평행한 2개의 선들을 따라 정렬된 2개의 변들을 가지며, 유전층의 개구는 집적 회로의 외면에 따른 길이와 2개의 선들 사이의 너비를 갖는다.
다른 형태에서, 제 1 접촉 패드에 제 1 도전 선을 형성하는 방법이 제공된다. 제 1 접촉 패드는 제 1 유전층의 일부 위에 있다. 시드층은 제 1 유전층과 제 1 접촉 패드 위에 형성된다. 포토레지스트층은 제 1 유전층 위에 형성된다. 포토레지스트층은 포토레지스트층에 제 1 개구를 형성하기 위해 패턴화되고, 포토레지스트층의 남은 부분을 그대로 둔다. 이 개구는 제 1 접촉 패드에 인접한 영역의 제 1 트레이스 부분과 제 1 접촉 패드 위의 제 1 접촉 부분을 갖는다. 제 1 접촉 부분은 제 1 접촉 패드에 전기적으로 접촉을 한다. 제 1 트레이스 부분은 너비를 가지며, 제 1 접촉 부분은 제 1 트레이스 부분의 너비의 최소치를 실질적으로 초과하지 않는 너비를 갖는다. 도전 재료는 제 1 개구에 형성되어 제 1 접촉 부분 의 제 1 접촉 패드에 전기적으로 접촉을 하고 제 1 트레이스 부분에 제 1 도전 트레이스를 형성하여, 제 1 도전 선이 형성된다. 다른 형태에서, 제 2 유전층이 제 1 유전층 위에 형성된다. 제 2 유전층의에 개구가 형성되고, 제 1 접촉 패드는 제 2 유전층의 개구에 있다. 제 1 트레이스 부분은 제 2 유전층 위에 있다.
다른 형태에서, 포토레지스트층은 개구에 시드층을 노출시키고, 포토레지스트층의 남은 부분으로 시드층의 제 1 부분을 덮도록 패턴화된다. 포토레지스트층의 남은 부분은 제거되고, 시드층의 제 1 부분은 제거된다. 한 형태에서, 시드층은 티타늄, 텅스텐, 혹은 구리 중의 적어도 하나이다. 다른 형태에서, 제 2 도전 선은 제 2 접촉 패드에 접촉을 하고, 제 2 접촉 패드는 제 1 유전층의 제 2 부분 위에 있다. 시드층은 제 2 접촉 패드 위에 형성된다. 포토레지스트층은 포토레지스트층에 제 2 개구를 형성하도록 패턴화된다. 제 2 개구는 제 2 접촉 패드에 인접한 영역에 제 2 트레이스 부분 그리고 제 2 접촉 패드 위에 제 2 접촉 부분을 갖는다. 제 2 접촉 부분은 제 2 접촉 패드에 전기적으로 접촉한다. 제 2 트레이스 부분은 너비를 가지며, 제 2 접촉 부분은 제 2 트레이스 부분의 너비의 최소치를 실질적으로 초과하지 않는 너비를 갖는다. 한 형태에서, 도전 재료는 제 2 접촉 부분의 제 2 접촉 패드에 전기적으로 접촉하도록 하기 위해 제 2 개구에 형성되고, 제 2 도전 트레이스는 제 2 트레이스 부분에 형성되어, 제 2 도전 선이 형성된다. 다른 형태에서, 제 1 및 제 2 접촉 패드들은 70 미크론보다 더 크지 않은 피치에서 분리된다. 다른 형태에서, 제 2 유전층은 제 1 유전층 위에 형성된다. 제 2 유전층 위에 개구가 형성되고, 제 1 접촉 패드와 제 2 접촉 패드는 제 2 유전층의 개구 에 있다. 영역은 직접적으로 제 1 접촉 패드와 제 2 패드 사이에 있다. 제 1 트레이스 부분과 제 2 트레이스 부분은 제 2 유전층 위에 있고, 제 2 유전층의 개구는 제 1 및 제 2 접촉 패드들 사이 영역을 직접적으로 포함한다.
특정 실시예들에 대해 이득들, 다른 이점들, 및 문제들의 해결책들이 설명되었다. 임의 이득, 이점, 혹은 해결책이 더 공고되도록 할 수 있는 이득들, 이점들, 문제들의 해결책들, 및 임의 요소(들)은 청구항들 중의 임의 것 혹은 전부의 중요한, 필수의, 혹은 기본적 특징 혹은 요소로서 해석되어서는 안 된다. 본 명세서에 사용되는 것처럼, "포함한다(comprises)", "포함하는(comprising)" 또는 이들의 임의 다른 변형의 용어들은 비배타적 포괄성(non-exclusive inclusion)을 나타내려고 의도되어, 요소들의 리스트를 포함하는 처리, 방법, 제품, 혹은 장치는 단지 이들 요소들만을 포함할 뿐만이 아니라, 또한 그런 처리, 방법, 제품, 혹은 장치에 명백히 리스트되지 않거나 또는 고유하지 않은 다른 요소들을 포함할 수도 있다. 본 명세서에 사용된 것처럼, "한" 혹은 "하나의"("a" or "an")라는 용어들은 하나 이상으로서 정의된다. 본 명세서에 사용된 것처럼, "복수(plurality)"라는 용어는 2 이상으로서 정의된다. 본 명세서에 사용된 것처럼, "또 다른(another)"이라는 용어는 적어도 2번째 이상으로서 정의된다. 본 명세서에 사용된 것처럼, "포함하는(including)", 및/또는 "갖는(having)"이라는 용어들은 "포함하는(comprising)"(즉, 개방 언어)으로서 정의된다. 본 명세서에 사용된 것처럼, "결합된(coupled)"이라는 용어는, 반드시 직접적으로 그리고 기계적으로는 아니지만, 접속되는 것으로서 정의된다.

Claims (20)

  1. 집적 회로의 접촉 패드들을 접촉하기 위한 방법에 있어서,
    상기 집적 회로와 상기 접촉 패드들 위에 유전층을 제공하는 단계;
    상기 접촉 패드들을 노출시키기 위해 상기 유전층에 개구(opening)를 형성하는 단계로서, 상기 유전층의 일부는 인접 접촉 패드들 사이에서 제거되는, 상기 개구 형성 단계;
    상기 개구를 형성한 후, 상기 유전층과 상기 접촉 패드들 위에 시드층(seed layer)을 형성하는 단계;
    상기 시드층 위에 포토레지스트층을 형성하는 단계;
    상기 접촉 패드들에 상기 포토레지스트층의 개구들을 형성하기 위해 상기 포토레지스트층을 패턴화하는 단계로서, 상기 포토레지스트층의 개구들은 너비들을 갖는 선들을 형성하고, 상기 포토레지스트층의 나머지는 상기 시드층의 제 1 부분을 마스킹(masking)하는, 상기 포토레지스트층을 패턴화하는 단계;
    상기 접촉 패드들에 전기적으로 접촉하도록 하기 위해 상기 포토레지스트층의 상기 개구들에 금속을 형성하는 단계;
    상기 포토레지스트층의 나머지를 제거하는 단계; 및
    상기 시드층의 제 1 부분을 제거하는 단계를 포함하는, 집적 회로의 접촉 패드들을 접촉하기 위한 방법.
  2. 제 1 항에 있어서, 상기 포토레지스트층을 패턴화하는 단계는, 상기 포토레지스트층의 상기 개구들에 상기 시드층을 노출시키고, 상기 포토레지스트층의 나머지로 상기 시드층의 제 1 부분을 덮는, 집적 회로의 접촉 패드들을 접촉하기 위한 방법.
  3. 제 3 항에 있어서, 상기 접촉 패드들은 70 미크론(microns)보다 더 크지 않은 피치(pitch)를 갖는, 집적 회로의 접촉 패드들을 접촉하기 위한 방법.
  4. 제 1 항에 있어서, 상기 접촉 패드들은 상기 집적회로의 외면(periphery)에 따라 존재하는, 집적 회로의 접촉 패드들을 접촉하기 위한 방법.
  5. 제 1 항에 있어서, 상기 시드층은 티타늄, 텅스텐, 또는 구리 중의 적어도 하나를 포함하는, 집적 회로의 접촉 패드들을 접촉하기 위한 방법.
  6. 제 1 항에 있어서, 상기 선들에 대한 최소 너비들이 상기 접촉 패드들 위에 나타나는, 집적 회로의 접촉 패드들을 접촉하기 위한 방법.
  7. 제 1 항에 있어서, 상기 포토레지스트층의 나머지는 상기 접촉 패드들의 일부를 덮는, 집적 회로의 접촉 패드들을 접촉하기 위한 방법.
  8. 제 1 항에 있어서, 상기 접촉 패드들은 상기 집적 회로의 인접 외면에 평행한 2개의 선들을 따라 정렬된 2개의 변들(edges)을 가지며, 상기 유전층의 상기 개구는 상기 집적 회로의 외면에 따른 길이 그리고 상기 2개의 선들 내의 너비를 갖는, 집적 회로의 접촉 패드들을 접촉하기 위한 방법.
  9. 집적 회로 구조 위의 상호접속 구조에 있어서,
    상기 집적 회로 구조는, 복수의 접촉 패드들에 인접한 영역에 트레이스(trace) 부분들 그리고 상기 복수의 접촉 패드들 위에 접촉 부분들을 갖는 상기 집적 회로 구조 위에 설치되는 복수의 선들을 포함하는 상기 복수의 접촉 패드들을 가지며,
    상기 접촉 부분들은 상기 복수의 접촉 패드들에 전기적으로 접촉하고,
    상기 트레이스 부분들은 유전층 위에 있고, 상기 복수의 접촉 패드들은 상기 유전층의 단일 개구에 있는, 집적 회로 구조 위의 상호접속 구조.
  10. 제 9 항에 있어서, 상기 복수의 접촉 패드들은 인접하고, 70 미크론보다 더 크지 않은 피치를 갖는, 집적 회로 구조 위의 상호접속 구조.
  11. 제 9 항에 있어서,
    상기 트레이스 부분들은 너비를 가지며,
    상기 접촉 부분들은 상기 트레이스 부분들의 상기 너비의 최소치를 초과하지 않는 너비를 갖는, 집적 회로 구조 위의 상호접속 구조.
  12. 제 11 항에 있어서, 상기 복수의 접촉 패드들은 상기 집적 회로 구조의 인접 외면에 평행한 2개의 선들에 따라 정렬된 2개의 변들을 가지며, 상기 유전층의 상기 단일 개구는 상기 집적 회로 구조의 외면에 따른 길이와 상기 2개의 선들 내의 너비를 갖는, 집적 회로 구조 위의 상호접속 구조.
  13. 제 1 접촉 패드에 제 1 도전 선을 형성하는 방법에 있어서,
    상기 제 1 접촉 패드는 제 1 유전층의 일부 위에 있고,
    상기 제 1 유전층과 상기 제 1 접촉 패드 위에 시드층(seed layer)을 형성하는 단계;
    상기 제 1 유전층 위에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층에 제 1 개구를 형성하고 상기 포토레지스트층의 남은 부분을 남기기 위해 상기 포토레지스트층을 패턴화하는 단계로서, 상기 제 1 개구는 상기 제 1 접촉 패드에 인접한 영역에서 제 1 트레이스 부분을 가지며, 상기 제 1 개구는 상기 제 1 접촉 패드 위에 제 1 접촉 부분을 가지며, 상기 제 1 접촉 부분은 상기 제 1 접촉 패드에 전기적으로 접촉하고, 상기 제 1 트레이스 부분은 너비를 가지며, 상기 제 1 접촉 부분은 상기 제 1 트레이스 부분의 상기 너비의 최소치를 실질적으로 초과하지 않는 너비를 갖는, 상기 포토레지스트층을 패턴화하는 단계; 및
    상기 제 1 접촉 부분에 상기 제 1 접촉 패드 그리고 상기 제 1 트레이스 부분에 제 1 도전 트레이스로의 전기적으로 접촉하기 위해 상기 제 1 개구에 도전 재료를 형성하는 단계를 포함하는, 제 1 접촉 패드에 제 1 도전 선을 형성하는 방법.
  14. 제 13 항에 있어서,
    상기 제 1 유전층 위에 제 2 유전층을 형성하는 단계, 및
    상기 제 2 유전층에 개구를 형성하는 단계를 더 포함하고,
    상기 제 1 접촉 패드는 상기 제 2 유전층의 상기 개구 내에 있고,
    상기 제 1 트레이스 부분은 상기 제 2 유전층 위에 있는, 제 1 접촉 패드에 제 1 도전 선을 형성하는 방법.
  15. 제 13 항에 있어서, 상기 포토레지스트층을 패턴화하는 단계는, 상기 포토레지스트층의 상기 제 1 개구의 상기 시드층을 노출시키고, 상기 포토레지스트층의 남은 부분으로 상기 시드층의 제 1 부분을 덮고,
    상기 포토레지스트층의 남은 부분을 제거하는 단계, 및
    상기 시드층의 제 1 부분을 제거하는 단계를 더 포함하는, 제 1 접촉 패드에 제 1 도전 선을 형성하는 방법.
  16. 제 13 항에 있어서, 상기 시드층은 티탄늄, 텅스텐, 및 구리를 포함하는, 제 1 접촉 패드에 제 1 도전 선을 형성하는 방법.
  17. 제 13 항에 있어서,
    상기 방법은 제 2 접촉 패드에 제 2 도전 선을 더 형성하기 위해서이고, 상기 제 2 접촉 패드는 상기 제 1 유전층의 제 2 부분 위에 있고,
    상기 시드층을 형성하는 단계는 상기 제 2 접촉 패드 위에 있는 특징이 더 있고,
    상기 포토레지스트층을 패턴화하는 단계는 상기 포토레지스트층에 제 2 개구를 형성하는 특징이 더 있고,
    상기 제 2 개구는 상기 제 2 접촉 패드에 인접한 영역에서 제 2 트레이스 부분을 가지며, 상기 제 2 개구는 상기 제 2 접촉 패드 위의 제 2 접촉 부분을 가지며,
    상기 제 2 접촉 부분은 상기 제 2 접촉 패드에 전기적으로 접촉하며,
    상기 제 2 트레이스 부분은 너비를 가지며,
    상기 제 2 접촉 부분은 상기 제 2 트레이스 부분의 너비의 최소치를 실질적으로 초과하지 않는 너비를 가지며,
    상기 도전 재료를 형성하는 단계는 상기 제 2 접촉 부분의 상기 제 2 접촉 패드 그리고 상기 제 2 트레이스 부분의 도전 트레이스에 전기적으로 접촉하기 위해 상기 제 2 개구에 도전 재료를 형성하는 특징을 더 가지며, 상기 제 2 도전 선이 형성되는, 제 1 접촉 패드에 제 1 도전 선을 형성하는 방법.
  18. 제 17 항에 있어서, 상기 제 1 및 제 2 접촉 패드들은 70 미크론보다 더 크지 않은 피치에서 분리되는, 제 1 접촉 패드에 제 1 도전 선을 형성하는 방법.
  19. 제 17 항에 있어서,
    상기 제 1 유전층 위에 제 2 유전층을 형성하는 단계, 및
    상기 제 2 유전층에 개구를 형성하는 단계를 더 포함하고,
    상기 제 1 접촉 패드와 상기 제 2 접촉 패드는 상기 제 2 유전층의 상기 개구에 있고,
    영역은 상기 제 1 접촉 패드와 상기 제 2 접촉 패드 사이에 직접적으로 있고,
    상기 제 1 트레이스 부분과 상기 제 2 트레이스 부분은 상기 제 2 유전층 위에 있고,
    상기 제 2 유전층의 상기 개구는 상기 제 1 및 제 2 접촉 패드들 사이의 상기 영역을 직접적으로 포함하는, 제 1 접촉 패드에 제 1 도전 선을 형성하는 방법.
  20. 제 17 항에 있어서, 상기 제 1 및 제 2 접촉 패드들은 집적 회로의 외면에 따라 존재하는, 제 1 접촉 패드에 제 1 도전 선을 형성하는 방법.
KR1020087010932A 2005-11-07 2006-10-11 파인 피치 상호접속부 및 그 제조 방법 KR101452791B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/267,975 2005-11-07
US11/267,975 US7528069B2 (en) 2005-11-07 2005-11-07 Fine pitch interconnect and method of making
PCT/US2006/040020 WO2007055863A2 (en) 2005-11-07 2006-10-11 Fine pitch interconnect and method of making

Publications (2)

Publication Number Publication Date
KR20080066773A true KR20080066773A (ko) 2008-07-16
KR101452791B1 KR101452791B1 (ko) 2014-10-21

Family

ID=38002924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010932A KR101452791B1 (ko) 2005-11-07 2006-10-11 파인 피치 상호접속부 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7528069B2 (ko)
EP (1) EP1949426A4 (ko)
JP (1) JP2009515361A (ko)
KR (1) KR101452791B1 (ko)
CN (1) CN101305453B (ko)
TW (1) TWI408775B (ko)
WO (1) WO2007055863A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132511B2 (en) 2011-01-13 2015-09-15 Suss Microtec Photonic Systems, Inc. Laser removal of conductive seed layers

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750250B1 (en) * 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US20080272496A1 (en) * 2007-05-02 2008-11-06 Starkey Laboratories, Inc. Planar interconnect structure for hybrid circuits
US9202713B2 (en) 2010-07-26 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming RDL over contact pad with high alignment tolerance or reduced interconnect pitch
US9171793B2 (en) 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US9520323B2 (en) * 2012-09-11 2016-12-13 Freescale Semiconductor, Inc. Microelectronic packages having trench vias and methods for the manufacture thereof
US9281293B2 (en) 2013-10-30 2016-03-08 Freescale Semiconductor Inc. Microelectronic packages having layered interconnect structures and methods for the manufacture thereof
US9312206B2 (en) 2014-03-04 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package with thermal via and method for fabrication thereof
US9589909B1 (en) 2015-10-23 2017-03-07 Nxp Usa, Inc. Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers
US10276382B2 (en) * 2016-08-11 2019-04-30 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and stacked package assemblies including high density interconnections

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753253B1 (en) * 1986-06-18 2004-06-22 Hitachi, Ltd. Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
JPH01176936U (ko) * 1988-05-31 1989-12-18
US5019997A (en) * 1989-06-05 1991-05-28 General Electric Company Adaptive lithography accommodation of tolerances in chip positioning in high density interconnection structures
US5933752A (en) * 1996-11-28 1999-08-03 Sony Corporation Method and apparatus for forming solder bumps for a semiconductor device
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP2004502296A (ja) 2000-06-26 2004-01-22 スリーエム　イノベイティブ　プロパティズ　カンパニー バイアのない印刷回路板
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6258705B1 (en) * 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
JP2003243394A (ja) * 2002-02-19 2003-08-29 Fuji Electric Co Ltd 半導体装置の製造方法
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
JP3551961B2 (ja) * 2002-04-10 2004-08-11 松下電器産業株式会社 半導体装置およびその製造方法
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
TW200410377A (en) * 2002-12-02 2004-06-16 Shen Yu Nung Semiconductor chip package and the packaging method
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
TWI241700B (en) * 2003-01-22 2005-10-11 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
JP2005129665A (ja) * 2003-10-22 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7087517B2 (en) * 2003-12-24 2006-08-08 Intel Corporation Method to fabricate interconnect structures
KR100588904B1 (ko) * 2003-12-31 2006-06-09 동부일렉트로닉스 주식회사 구리 배선 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132511B2 (en) 2011-01-13 2015-09-15 Suss Microtec Photonic Systems, Inc. Laser removal of conductive seed layers
KR20160012250A (ko) * 2011-01-13 2016-02-02 타마랙 사이언티픽 컴퍼니 인코포레이티드 전도성 시드 레이어를 레이저 제거하는 방법 및 장치

Also Published As

Publication number Publication date
CN101305453A (zh) 2008-11-12
WO2007055863A3 (en) 2007-07-12
US7528069B2 (en) 2009-05-05
TW200729403A (en) 2007-08-01
US20070102828A1 (en) 2007-05-10
CN101305453B (zh) 2010-10-27
TWI408775B (zh) 2013-09-11
WO2007055863A2 (en) 2007-05-18
JP2009515361A (ja) 2009-04-09
KR101452791B1 (ko) 2014-10-21
EP1949426A4 (en) 2012-07-25
EP1949426A2 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
KR101452791B1 (ko) 파인 피치 상호접속부 및 그 제조 방법
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
KR100674458B1 (ko) 프린트 기판 제조 방법 및 프린트 기판
US6465886B1 (en) Semiconductor device having circuit pattern and lands thereon
US8188377B2 (en) Circuit board having electrically connecting structure and fabrication method thereof
US8186043B2 (en) Method of manufacturing a circuit board
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
KR100300624B1 (ko) 전자부품탑재용기판및그의제조방법
JP2000114715A (ja) 汚染の低減された周辺低インダクタンス相互接続部の製作方法
US7427716B2 (en) Microvia structure and fabrication
TWI825648B (zh) 電路板及其製造方法
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
KR100494463B1 (ko) 고성능 반도체 실장용 인쇄회로기판의 제조방법
CN116939946A (zh) 电路板及其制造方法
JP3812006B2 (ja) 多層プリント配線板の製造方法
JP2007180592A (ja) 電子部品搭載用基板及びその製造方法
TWI395308B (zh) 封裝基板之製法
KR20060030548A (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JPS63107043A (ja) 半導体装置の導電線路の形成方法
KR20060035855A (ko) 세미어디티브 공정에 의한 무도금 패턴을 갖는 반도체패키지용 인쇄회로기판의 제조방법
KR20090011932A (ko) 패키지 기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5