JP2009515361A - 微細ピッチ相互接続及びその作製方法 - Google Patents

微細ピッチ相互接続及びその作製方法 Download PDF

Info

Publication number
JP2009515361A
JP2009515361A JP2008540029A JP2008540029A JP2009515361A JP 2009515361 A JP2009515361 A JP 2009515361A JP 2008540029 A JP2008540029 A JP 2008540029A JP 2008540029 A JP2008540029 A JP 2008540029A JP 2009515361 A JP2009515361 A JP 2009515361A
Authority
JP
Japan
Prior art keywords
opening
contact
dielectric layer
contact pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008540029A
Other languages
English (en)
Other versions
JP2009515361A5 (ja
Inventor
ジェイ． ウェンゼル、ロバート
アール． リール、ジョージ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2009515361A publication Critical patent/JP2009515361A/ja
Publication of JP2009515361A5 publication Critical patent/JP2009515361A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

コンタクトパッドにおいてキャプチャパッドを必要とすることなく、接点まで延びるトレース（７０，７２，７４，７６）を使用することによって、微細ピッチのコンタクト部（４２，４４，４６，４８）が得られる。キャプチャパッドは、取り付けられるラインより大きな直径を有するため、望ましくは回避される。好ましくは、隣接するコンタクトパッドが、誘電体内の同じ開口内に存在する。コンタクトパッド（４２，４４，４６，４８）に対するトレース（７０，７２，７４，７６）は、ラインがコンタクトパッドに接続するところで、幅広化を必要としないように、一直線になる。ライン（７０，７２，７４，７６）は、コンタクトパッドに達する前に幅広化される可能性があるが、コンタクトパッドにおいては、実質的にラインの最小幅である。そのため、コンタクトパッドは、キャプチャパッドが使用された場合に比べて、ずっと短いピッチになる可能性がある。

Description

本発明は、半導体に関する。より詳細には、電気接続用の半導体相互接続技術に関する。
集積回路は、複数のパッドを含む。集積回路の一部の用途は、集積回路上に、誘電体層などの薄膜の配置を含む。薄膜が存在すると、集積回路の複数のパッドは、上のレベル内のあるロケーションに、パッドに対する相互接続を必要とする。これらのパッドは、できる限り互いに非常に接近して配置されることが多い。これらの相互接続は、一般に、ビヤと呼ばれる。ビヤは、ランドとして知られるレベルが低いパッドからビヤキャプチャパッドとして知られるレベルが高いパッドに対して接続を行うように、導電体を充填されるか、又は、メッキされる、誘電体層内の穴から形成される。したがって、ランド及びキャプチャパッドは、一直線に揃った中心を有する。製造設計ルールは、キャプチャパッドが、ビヤの開口に比べて、少なくとも所定の量だけ大きいサイズを有することを要求する。より大きなサイズは、キャプチャパッドが、全ての方向にビヤの開口を超えて広がることを要求する。したがって、キャプチャパッドのサイズは、誘電体開口のサイズよりかなり大きい。さらに、上のキャプチャパッド間には、最小距離が要求され、キャプチャパッド間、結果として、ランド間の最小ピッチがさらに増加する。
たとえば、図１では、相互接続を有する、公知の集積回路１０が示される。パッド１２は、別のパッド１４に隣接して配置される。一形態では、パッド１２及びパッド１４はそれぞれ、ランドとして形成されてもよい。パッド１２及びパッド１４の上には、誘電体層２２がある。誘電体層２２の上には、トレースとして機能する導電性トレース又は金属相互接続１６及び金属相互接続１８がある。金属相互接続１６は、キャプチャパッド１７に接続され、キャプチャパッド１７は、さらに、直径ｄ１を有するホール又はビヤによってパッド１４に接続される。同様に、相互接続１８は、直径ｄ１を有するホール又はビヤによってランド１２に接続され、ホール、又はビヤは、直径ｄ１よりかなり大きい直径ｄ２を有するビヤキャプチャパッド１９によって接続される。
キャプチャパッド１７は、Ｌ１と表示される、必要とされる最小長だけキャプチャパッド１９から離れる。結果として、キャプチャパッド１７の中心とキャプチャパッド１９の中心との間の距離は、Ｌ２である。欠点は、Ｌ２が、集積回路１０の側面に沿うパッドの総数を制限することである。換言すれば、従来技術では、距離Ｌ２は、集積回路が小さなランドパッドピッチを持つことを妨げる制限要因である。
図２には、図１のライン２−２に沿って切り取った、キャプチャパッド１９、ダイパッド１２、及び関連するビヤの断面が示される。パッド１２は、集積回路１０の基板２０内に位置する。基板２０は、バルク又は本体層以外の、集積回路１０内の種々のレベルで実施されてもよいことが理解されるべきである。誘電体層２２は、基板２０の上にあり、ビヤを画定するための幅ｄ１の開口を有する。誘電体層２２の上には、キャプチャパッド１９によって交わり、かつ、パッド１２に電気接続する金属相互接続１８がある。
本発明は、添付図において、制限としてではなく、例として示される。図では、同じ参照は、同様な要素を示す。
図の要素は、簡略化及び明確化のために示され、必ずしも一定比例尺に従って描かれていないことを当業者は理解する。たとえば、本発明の実施形態の理解を高めるのに役立つために、図の要素の一部の寸法は、他の要素に対して誇張されてもよい。
図３には、本発明による、相互接続を有する集積回路４０が示される。図示する形態では、ダイパッド４２、ダイパッド４４、ダイパッド４６、及びダイパッド４８などの複数のダイパッドが設けられる。ダイパッドという用語は、コンタクトパッドの一形態であることが理解されるべきである。本明細書に述べる構造は、ダイ以外の表面上の半導体又は電子デバイスにおいて容易に実施されてもよい。たとえば、本明細書に述べる構造は、ダイの上にある複数の層の上の層上で実施されてもよく、又は、プリント回路板上で実施されてもよい。ダイパッド４２，４４，４６，４８はそれぞれ、集積回路１０を確実に製造するために、互いに並んで、かつ、物理的にできる限り互いに接近して位置決めされる。一形態では、ダイパッド４２，４４，４６，４８は、１００マイクロメートル（ミクロン）以下であるピッチ又は分離距離を有する。図示する形態では、ダイパッド４２，４４，４６，４８は、集積回路４０の縁部に隣接して位置決めされる。しかし、ダイパッド４２，４４，４６，４８のために、集積回路４０内の他のロケーションが選択されてもよいことがよく理解されるべきである。集積回路４０及びダイパッド４２，４４，４６，４８の一部分の上には、誘電体層５０がある。図示する形態では、ダイパッド４２，４４，４６，４８は、集積回路要素の隣接する辺縁に平行な２本のラインに整列した２つの縁部を有する。図示する形態では、ダイパッド４２，４４，４６，４８は、実質的に長方形である。円形、正方形、八角形、又は他の多角形を含む、コンタクトパッドのための他の幾何学的形態が実施されてもよいことが理解されるべきである。
図４には、ライン４−４に沿って切り取ったダイパッド４６の断面が示される。ダイパッド４６は、集積回路４０の基板５２内に形成される。ダイパッド４６の上には、誘電体層５０がある。誘電体層５０は、酸化物、窒化物、ミツビシ ガス アンド ケミカルからのビスマレイミド−トリアジン（ＢＴ）、ダウ ケミカルから入手可能なビスベンゾシクロブタン（ＢＣＢ）、ローム アンド ハースが販売するIntervia8010、又は、ポリマベース乾燥膜誘電体などの多数の絶縁材料のうちの任意の絶縁材料から作られてもよい。選択された材料は、感光性であっても、なくてもよく、また、ラミネーション又はスピンコーティングなどの種々の技法によって塗布されてもよい。
図５には、集積回路４０のさらなる処理が示される。トレンチ、又は開口５４が、誘電体層５０内に形成される。開口５４は、集積回路の一辺に沿った一定の長さと、ダイパッド４２，４４，４６，４８が、それに沿って整列する２本のラインよりも内側に画成される一定の幅とを有する。トレンチ又は開口５４は、たとえば、感光又はレーザアブレーションによって形成されてもよい。
図６には、図５のライン６−６に沿って実質的に切り取った集積回路４０の断面が示される。図示する形態では、開口５４は、ダイパッド４６の幅の一部分だけの上にあるように配置される。開口５４の壁は傾斜しているものとして示されるが、開口５４の壁は、実質的に垂直であるように形成されてもよいことが理解されるべきである。
図７には、集積回路４０のさらなる処理が示される。開口５４を形成した後、シード層５６が、誘電体層５０ならびにダイパッド４２，４４，４６，４８の上になるように形成される。シード層５６は、あるいは、メッキ用のバス層と呼ばれてもよい。シード層５６は、一実施形態では、チタン、タングステン、銅、チタン銅、チタンタングステン銅、あるいは、シード層５６として適した他の金属又は金属の組合わせのうちの１つを堆積させることによって形成される。別の形態では、シード層５６は、銅の無電解メッキによって形成されてもよい。
図８には、図７のライン８−８に沿って実質的に切り取った集積回路４０の断面が示される。図示する形態では、シード層５６は、ブランケット堆積され、開口５４内、ならびに、電体層５０の上に形成される。
図９には、集積回路４０のさらなる処理が示される。フォトレジスト５８の膜は、集積回路４０の上にあるように、かつ、シード層５６の真上に形成される。一実施形態では、フォトレジスト５８は、スピン動作又はスプレーコーティングによって形成される。他の形態では、フォトレジスト５８の層状膜が形成されてもよい。
図１０には、図９のライン１０−１０に沿って実質的に切り取った集積回路４０の断面が示される。フォトレジスト５８の膜は、開口５４を実質的に充填するものとして示される。フォトレジスト５８内の小さなディップ又は窪んだエリアが、開口５４の真上に存在してもよい。
図１１には、集積回路４０のさらなる処理が示され、複数のトレース開口６０，６２，６４，６６が、フォトレジスト５８にパターニングすることによって形成される。フォトレジスト５８のパターニングは、それぞれ、ダイパッド４２，４４，４６，４８を露出させる、実質的に均一なサイズのトレース開口６０，６２，６４，６６を生成する。パターニングは、それぞれが、トレース開口幅６８を有するトレース開口６０，６２，６４，６６を形成する。２つの隣接するトレース間の空間として規定されるピッチを最小にするために、一形態では、トレース開口６０，６２，６４，６６のそれぞれについての最小幅が、ダイパッド上で生じる。開口６０，６２，６４，６６はそれぞれ、実質的に同じ寸法を持つ状態で示されるが、フォトレジスト５８は、開口６０，６２，６４，６６の寸法が変わるような、所定のパターンでパターニングされてもよいことが理解されるべきである。開口６０，６２，６４，６６は、開口５４によって形成されるトレンチ内の地点の右側で終わるものとして示される。しかし、開口６０，６２，６４，６６は、所望である場合、開口５４を超えて右側に延びてもよい。
図１２には、図１１のライン１２−１２に沿って切り取った集積回路４０の断面が示される。図示する形態では、開口６４は、図の左側から開口５４内の地点まで延びる。代替の形態では、開口６４はまた、所望される場合、図１２の最も右側の部分の誘電体層５０及びシード層５６の上に存在するように、開口５４を超えて右側に延びる。しかし、図１２に示すように、右側のフォトレジスト５８の一部分は、シード層５６をマスクし続けるために、そのままシード層５６の上に残される。
図１３には、集積回路４０のさらなる処理が示され、導電性材料が、開口６０，６２，６４，６６のそれぞれの中に形成されて、金属トレース７０，７２，７４，７６などの導電性ラインが形成される。金属トレース７０，７２，７４，７６は、シード層５６によって金属トレース７０，７２，７４，７６に短絡されたままになっているダイパッド４２，４４，４６，４８にそれぞれ間接的に接続される。一形態では、金属は、銅であるが、他の金属及び他の導電性材料が形成されてもよいことがよく理解されるべきである。図示するプロセスでは、金属は、金属を開口６０，６２，６４，６６内にメッキするための、シード層５６を使用した電気メッキによって形成される。無電解メッキなどの他の金属化プロセスが使用されてもよいことが理解されるべきである。
図１４には、図１３のライン１４−１４に沿って切り取った集積回路４０の断面が示される。金属トレース７４は、シード層５６の一部分の上にあり、ダイパッド４６との接続を取るために、開口５４内に延伸している。金属トレース７４の厚さは、長さに沿って実質的に均一であることが留意されるべきである。シード層５６と金属トレース７４は、共に導電性であるため、ダイパッド４６に対する電気接続が形成される。図１３の場合と同様に、シード層５６は、金属トレース７０，７２，７４，７６を短絡させ続けることに留意されたい。金属トレース７４は、図１４の左側に延びるように示されるが、集積回路４０の同じレベル又は他のレベル（図示せず）で、他の回路要素（図示せず）に接続するようにさらにパターニングされてもよい。他の形態では、金属トレース７４は、図１４の右側の誘電体層５０の先端になるように、開口５４の右側に延びてもよい。こうした代替の形態では、フォトレジスト５８は、右側が除去されて、シード層５６上での金属の形成が可能になる。
図１５には、集積回路４０のさらなる処理が示され、フォトレジスト５８の残り及びシード層５６が除去されている。この除去ステップは、金属トレース７０と、７２と、７４と、７６との間のシード層５６を除去し、トレースを絶縁し、それぞれのダイパッドに対する個々のトレースコンタクトを形成する。一形態では、フォトレジスト５８の残りを、化学剥離プロセスを使用して剥離し、シード層５６の残りを、エッチング除去する。
図１６には、図１５のライン１６−１６に沿って実質的に切り取った集積回路４０の断面が示される。図示する形態では、開口５４は、ダイパッド４６の所定の部分に電気接続する金属トレース７４を示す。図示する形態では、以前にフォトレジスト５８が存在したダイパッド４６の実質的に右側部分だけがここで露出される。代替の形態では、ダイパッド４６の全体が、露出して、ダイパッド４６の対向面に対する導体の延長が可能になる。
図１７には、集積回路４０のさらなる処理が示され、誘電体層８０が、全ての金属トレース７０，７２，７４，７６、ダイパッド４２，４４，４６，４８の露出部分、ならびに、誘電体層５０の一部分の上にあり、かつ、接触するように形成される。誘電体層８０は、さらに、金属トレース７０，７２，７４，７６を絶縁するように機能する。処理方法のこの時点で、さらなる回路層（図示せず）が、所望の回路機能を実施するために付加されてもよいことが理解されるべきである。金属トレース７０，７２，７４，７６の任意の２つのトレース間のピッチは、導電性トレースの中心から隣接する導電性トレースまでの距離であることに留意されたい。そのため、導電性トレースがそれぞれ、実質的に同じ幅を有すると仮定すると、金属トレース７０，７２，７４，７６の任意の２つのトレース間のピッチは、２つの隣接する導電性トレース間の分離距離に１つの導電性トレースの幅を足した値に等しい。金属トレース７０，７２，７４，７６の任意の２つのトレース間の図示する構造のピッチは、図１の金属相互接続１６，１８との間のピッチより実質的に小さい。
図１８には、図１７のライン１８−１８に沿って切り取った集積回路４０の断面が示される。図１８では、誘電体層８０は、金属トレース７４、ダイパッド４６の露出部分、及び、誘電体層５０の一部分の上にあり、かつ、それに接触する。容易に見てわかるように、誘電体層８０は、開口５４内で少し窪んでいてもよい。従来の平坦化技法を使用して、誘電体層８０の露出表面がさらに平坦化されてもよい。
一形態では、図３〜１８に示す構造のピッチは、図１の集積回路のピッチの３分の１である。これは、ダイ空間のかなりの節約であり、回路要素の実質的に大幅な小型化を可能にする。ビヤの上半分にパッドが全く存在しないトレンチスタイルのビヤを使用することによって、２つのコンタクトパッド間のピッチの大幅な低減が達成される。
これまでに、半導体相互接続及び半導体相互接続を作製する方法が提供されてきたことが理解されるべきである。連続トレンチが、２つ以上のパッドにわたって第１方向に形成される。第２方向には、各パッドについて、連続的に延び、かつ、パッドよりも上にある（すなわち、パッドの平面から突出する）レベルから、下方レベルへ延在する導電性ストリップ即ち金属トレースが形成されて、パッドとの接続を取る。この構造はまた、所望である場合、反転（すなわち、逆さまに回転した）形態で使用されてもよい。誘電体開口の上にある導電性ラインの部分は、開口の辺縁又はエリア全体を被覆する必要がないことが留意されるべきである。
本明細書で教示される方法は、半導体デバイスに対する相互接続を製造するときに非常に役立つ。たとえば、相互接続構造が、半導体ダイに取り付けられるとき、ダイのパッドに対して導電性トレースを形成するのに使用されるツールによる位置合わせに関連するダイドリフトが存在する場合がある。金属トレース７０，７２，７４，７６の幅は、金属トレースが接続されるダイパッドの幅より小さいため、ダイドリフトが最大ドリフト値を超えない限り、ダイドリフトエラーは自動的に補償される。上のパッド又はビヤキャプチャパッドを有するビヤ（すなわち、接続される下のパッドを露出させる誘電体内の開口）を必要としない相互接続構造が、本明細書で開示されてきた。誘電体層の上部表面上の導電性トレースは、パターニングされて、導電性トレースがそこに設置される平面からはずれ、かつ、カバーパッドを使用することなく開口内に入る。導電性トレース相互接続は、集積回路の辺縁又は縁部に沿って、又は、集積回路内の他の任意のところに設置されてもよい。
先の明細書では、本発明は、特定の実施形態を参照して述べられた。しかし、添付特許請求項で述べられる本発明の範囲から逸脱することなく、種々の修正及び変更を行うことができることを当業者は理解する。たとえば、金属トレース７０，７２，７４，７６は、トレンチ又は開口５４に対して方向が垂直であるとして示されるが、金属トレースは、開口５４に対して他の角度で形成されてもよい。金属トレース７０，７２，７４，７６は、従来のメッキプロセスによって形成されるものとして述べられるが、他の知られているプロセスが、導電性トレースを形成するのに使用されてもよい。ダイパッド４６は、他の用途では、導電性パッドとして実施されてもよい。たとえば、集積回路板又は他のタイプの基板上のパッドが使用されてもよい。種々のタイプの金属及び金属合金が使用されてもよい。導電性エポキシなどの種々の導電性材料が使用されてもよいことも理解されるべきである。相応して、本明細書及び図は、制限的な意味ではなく例示的な意味で考えられるできであり、また、全てのこうした変更は、本発明の範囲内に含まれることを意図される。
一形態では、集積回路のコンタクトパッドとの接続を取るための方法が本明細書で提供される。誘電体層は、集積回路及びコンタクトパッドの上に設けられる。誘電体層内の開口は、コンタクトパッドを露出させるように形成され、それにより、誘電体層の一部分は、隣接するコンタクトパッド間で除去される。シード層は、開口を形成した後に、誘電体層とコンタクトパッドの上に形成される。フォトレジスト層は、シード層の上に形成される。フォトレジスト層がパターニングされて、コンタクトパッドに対するフォトレジスト層の残りの部分内の開口が形成される。開口は、複数の幅を有するラインを形成し、フォトレジスト層の残りの部分は、シード層の第１部分をマスクする。フォトレジスト層の残りの部分が除去され、シード層の第１部分が除去される。
一形態では、フォトレジスト層をパターニングすることは、開口内のシード層を露出させ、フォトレジスト層の残りの部分によってシード層の第１部分を被覆する。フォトレジスト層の残りの部分が除去され、シード層の第１部分が除去される。一形態では、コンタクトパッドは、７０マイクロメートルしかないピッチを有する。
一形態では、コンタクトパッドは、集積回路の辺縁に沿い、シード層は、チタン、タングステン、又は銅の少なくとも１つを含む。別の形態では、これら金属の３つ全てが、シード
層で使用される。
一形態では、ラインについての最小幅は、コンタクトパッドの上で起こる。別の形態では、フォトレジスト層の残りの部分は、コンタクトパッドの一部分を被覆する。別の形態では、コンタクトパッドは、集積回路の隣接する辺縁に平行な２本のラインに沿って整列する２つの縁部を有し、誘電体層内の開口は、集積回路の一辺に沿った一定の長さと、２本のラインの内側に画成される一定の幅とを有する。
別の形態では、複数のコンタクトパッドを有する集積回路構造にわたる相互接続構造が提供される。複数のラインは、集積回路構造の上に延び、また、コンタクトパッドに隣接する領域内のトレース部分及びコンタクトパッドの上のコンタクト部を有する。コンタクト部は、コンタクトパッドに電気接続する。トレース部分は誘電体層に上にあり、コンタクトパッドは、誘電体層内の単一開口内にある。一形態では、コンタクトパッドは、隣接し、かつ、７０マイクロメートルしかないピッチを有する。一形態では、トレース部分は、ある幅を有し、コンタクト部は、トレース部分の幅の最小値を超えない幅を有する。コンタクトパッドは、集積回路の隣接する辺縁に平行な２本のラインに沿って整列する２つの縁部を有し、誘電体層内の開口は、集積回路構造の一辺に沿った一定の長さと、２本のラインの内側に画成される一定の幅とを有する。
別の形態では、第１コンタクトパッドに対して第１導電性ラインを形成する方法が提供される。第１コンタクトパッドは、第１誘電体層の一部分の上にある。シード層は、第１誘電体層と第１コンタクトパッドの上に形成される。フォトレジスト層は、第１誘電体層の上に形成される。フォトレジスト層がパターニングされて、フォトレジスト層内に第１開口が形成され、フォトレジスト層の残りの部分が残される。開口は、第１コンタクトパッドに隣接する領域内に第１トレース部分、及び、第１コンタクトパッドの上に第１コンタクト部を有する。第１コンタクト部は、第１コンタクトパッドに電気接続する。第１トレース部分は、ある幅を有し、第１コンタクト部は、第１トレース部分の幅の最小値を実質的に超えない幅を有する。導電性材料は、第１開口内に形成されて。第１コンタクト部内の第１コンタクトパッドに電気接続し、また、第１導電性トレースは、第１トレース部分内に形成され、それにより、第１導電性ラインが形成される。別の形態では、第２誘電体層が第１誘電体層の上に形成される。第２誘電体層内の開口が形成され、第１コンタクトパッドは、第２誘電体層内の開口内にある。第１トレース部分は、第２誘電体層の上にある。
別の形態では、フォトレジスト層がパターニングされて、開口内のシード層が露出し、フォトレジスト層の残りの部分によってシード層の第１部分が被覆される。フォトレジスト層の残りの部分が除去され、シード層の第１部分が除去される。一形態では、シード層は、チタン、タングステン、又は銅の少なくとも１つである。別の形態では、第２導電性ラインは、第２コンタクトパッドに接続し、第２コンタクトパッドは、第１誘電体層の第２部分の上にある。シード層は、第２コンタクトパッドの上に形成される。フォトレジスト層がパターニングされて、フォトレジスト層内に第２開口が形成される。第２開口は、第２コンタクトパッドに隣接する領域内に第２トレース部分、及び、第２コンタクトパッドの上に第２コンタクト部を有する。第２コンタクト部は、第２コンタクトパッドに電気接続する。第２トレース部分は、ある幅を有し、第２コンタクト部は、第２トレース部分の幅の最小値を実質的に超えない幅を有する。一形態では、導電性材料が、第２開口内に形成されて、第２コンタクト部内の第２コンタクトパッドに接続し、また、第２導電性トレースが第２トレース部分内に形成され、それにより、第２導電性ラインが形成される。別の形態では、第１及び第２のコンタクトパッドは、７０マイクロメートルしかないピッチで分離される。なお別の形態では、第２誘電体層は、第１誘電体層の上に形成される。第２誘電体層内の開口が形成され、第１コンタクトパッド及び第２コンタクトパッドは、第２誘電体層内の開口内にある。ある領域は、第１コンタクトパッドと第２コンタクトパッドとのちょうど間にある。第１トレース部分及び第２トレース部分は、第２誘電体層の上にあり、第２誘電体層内の開口は、第１コンタクトパッドと第２コンタクトパッドとのちょうど間の領域を含む。
パッドピッチが制限された、知られている集積回路の地形図。 相互接続が上にある、図１の集積回路のパッドの断面図。 本発明による微細ピッチ相互接続を有する集積回路の地形図。 本発明による微細ピッチ相互接続を有する集積回路の断面図。 本発明による微細ピッチ相互接続を有する集積回路の地形図。 本発明による微細ピッチ相互接続を有する集積回路の断面図。 本発明による微細ピッチ相互接続を有する集積回路の地形図。 本発明による微細ピッチ相互接続を有する集積回路の断面図。 本発明による微細ピッチ相互接続を有する集積回路の地形図。 本発明による微細ピッチ相互接続を有する集積回路の断面図。 本発明による微細ピッチ相互接続を有する集積回路の地形図。 本発明による微細ピッチ相互接続を有する集積回路の断面図。 本発明による微細ピッチ相互接続を有する集積回路の地形図。 本発明による微細ピッチ相互接続を有する集積回路の断面図。 本発明による微細ピッチ相互接続を有する集積回路の地形図。 本発明による微細ピッチ相互接続を有する集積回路の断面図。 本発明による微細ピッチ相互接続を有する集積回路の地形図。 本発明による微細ピッチ相互接続を有する集積回路の断面図。

Claims (20)

  1. 集積回路と複数のコンタクトパッドの上に誘電体層を設ける工程と、
    前記コンタクトパッドを露出させるために前記誘電体層に開口を形成する結果、前記誘電体層の一部分が、隣接するコンタクトパッド間で除去される、開口を形成する工程と、
    前記開口を形成した後に、前記誘電体層と前記コンタクトパッドの上にシード層を形成する工程と、
    前記シード層の上にフォトレジスト層を形成する工程と、
    前記コンタクトパッドに通じる開口を前記フォトレジスト層に形成すべく前記フォトレジスト層をパターニングする工程であって、前記フォトレジスト層内の前記開口は、変化する幅を有するラインを形成し、前記フォトレジスト層の残された部分は、前記シード層の第１部分をマスクしている、フォトレジスト層のパターニング工程と、
    前記コンタクトパッドに電気接続するために、前記フォトレジスト層内の前記開口に金属を形成する工程と、
    前記フォトレジスト層の前記残された部分を除去する工程と、
    前記シード層の前記第１部分を除去する工程とを備える、集積回路の複数のコンタクトパッドに接続を取るための方法。
  2. 前記フォトレジスト層のパターニング工程は、前記フォトレジスト層内の前記開口内の前記シード層を露出させ、前記フォトレジスト層の前記残された部分によって前記シード層の前記第１部分を被覆する請求項１に記載の方法。
  3. 前記コンタクトパッドは、７０マイクロメートル以下のピッチを有する請求項１に記載の方法。
  4. 前記コンタクトパッドは、前記集積回路の一辺に沿っている、請求項１に記載の方法。
  5. 前記シード層は、チタン、タングステン、又は銅の少なくとも１つを含む請求項１に記載の方法。
  6. 前記ラインの最小幅は、前記コンタクトパッドの上の箇所にある、請求項１に記載の方法。
  7. 前記フォトレジスト層の前記残された部分は、前記コンタクトパッドの一部分を被覆する請求項１に記載の方法。
  8. 複数の前記コンタクトパッドの２つの縁部は、前記集積回路の隣接する一辺に平行な２本のラインに沿って整列し、前記誘電体層内の前記開口は、前記集積回路の一辺に沿った一定の長さと前記２本のラインの内側に画成される一定の幅とを有する請求項１に記載の方法。
  9. 複数のコンタクトパッドを有する集積回路構造の相互接続構造物であって、
    前記複数のコンタクトパッドに隣接する領域内のトレース部分及び前記複数のコンタクトパッドの上のコンタクト部を有する前記集積回路構造の上に延びる複数のラインを備え、
    前記コンタクト部は、前記複数のコンタクトパッドに電気接続し、
    前記トレース部分は誘電体層に上にあり、前記複数のコンタクトパッドは、前記誘電体層内の単一開口内にある相互接続構造物。
  10. 前記複数のコンタクトパッドは、隣接し、かつ、７０マイクロメートル以下のピッチを有する請求項９に記載の相互接続構造物。
  11. 前記トレース部分は、一定の幅を有し、
    前記コンタクト部は、前記トレース部分の前記幅の最小値を超えない幅を有する請求項９に記載の相互接続構造物。
  12. 前記複数のコンタクトパッドの２つの縁部は、前記集積回路構造の隣接する一辺に平行な２本のラインに沿って整列し、前記誘電体層内の前記単一開口は、前記集積回路構造の一辺に沿った一定の長さと、前記２本のラインの内側に画成される一定の幅を有する請求項１１に記載の相互接続構造物。
  13. 第１誘電体層の一部分の上にある第１コンタクトパッドに対して第１導電性ラインを形成するための方法であって、
    前記第１誘電体層と前記第１コンタクトパッドの上にシード層を形成する工程と、
    前記第１誘電体層の上にフォトレジスト層を形成する工程と、
    前記フォトレジスト層内に第１開口を形成し、かつ、前記フォトレジスト層の残りの部分を残すように、前記フォトレジスト層をパターニングする工程であって、
    前記第１開口は、前記第１コンタクトパッドに隣接する領域内に第１トレース部分を有し、前記第１開口は、前記第１コンタクトパッドの上に第１コンタクト部を有し、
    前記第１コンタクト部は、前記第１コンタクトパッドに電気接続し、
    前記第１トレース部分は、ある幅を有し、
    前記第１コンタクト部は、前記第１トレース部分の前記幅の最小値を実質的に超えない幅を有する、前記フォトレジスト層のパターニング工程と、
    前記第１コンタクト部内の前記第１コンタクトパッドに電気接続するために、前記第１開口内に導電性材料を形成し、及び、前記第１トレース部分内の第１導電性トレースを形成する結果、前記第１導電性ラインが形成される、前記導電性材料を形成する工程とを備える方法。
  14. 前記第１誘電体層の上に第２誘電体層を形成する工程と、
    前記第２誘電体層内に開口を形成する工程とをさらに備え、
    前記第１コンタクトパッドは、前記第２誘電体層内の前記開口内にあり、
    前記第１トレース部分は、前記第２誘電体層の上にある請求項１３に記載の方法。
  15. 前記フォトレジスト層のパターニング工程は、前記フォトレジスト層内の前記第１開口内の前記シード層を露出させ、前記フォトレジスト層の前記残りの部分によって前記シード層の第１部分を被覆し、前記方法は、
    前記フォトレジスト層の前記残りの部分を除去する工程と、
    前記シード層の前記第１部分を除去する工程とをさらに備える請求項１３に記載の方法。
  16. 前記シード層は、チタン、タングステン、及び銅を含む請求項１３に記載の方法。
  17. 方法は、さらに、前記第１誘電体層の第２部分の上にある第２コンタクトパッドに対して第２導電性ラインを形成するために使用され、
    前記シード層は前記第２コンタクトパッドの上にあり、
    前記フォトレジスト層のパターニング工程では、さらに、前記フォトレジスト層内に第２開口を形成し、
    前記第２開口は、前記第２コンタクトパッドに隣接する領域内に第２トレース部分を有し、前記第２開口は、前記第２コンタクトパッドの上に第２コンタクト部を有し、
    前記第２コンタクト部は前記第２コンタクトパッドに電気接続し、
    前記第２トレース部分は一定の幅を有し、
    前記第２コンタクト部は、前記第２トレース部分の前記幅の最小値を実質的に超えない幅を有し、
    導電性材料を形成する前記工程は、さらに、前記第２コンタクト部内の前記第２コンタクトパッドに電気接続するために前記第２開口内に導電性材料を、及び前記第２トレース部分内の第２導電性トレースを形成することであって、それにより、前記第２導電性ラインが形成される、導電性材料を形成することとみなされる請求項１３に記載の方法。
  18. 前記第１及び第２コンタクトパッドは、７０マイクロメートル以下のピッチで分離される請求項１７に記載の方法。
  19. 前記第１誘電体層の上に第２誘電体層を形成する工程と、
    前記第２誘電体層内に開口を形成する工程とをさらに備え、
    前記第１コンタクトパッド及び前記第２コンタクトパッドは、前記第２誘電体層内の前記開口内にあり、
    ある領域は、前記第１コンタクトパッドと前記第２コンタクトパッドとのちょうど間にあり、
    前記第１トレース部分及び前記第２トレース部分は、前記第２誘電体層の上にあり、
    前記第２誘電体層内の前記開口は、前記第１コンタクトパッドと前記第２コンタクトパッドとのちょうど間の前記領域を含む請求項１７に記載の方法。
  20. 前記第１及び第２コンタクトパッドは、集積回路の一辺に沿っている請求項１７に記載の方法。
JP2008540029A 2005-11-07 2006-10-11 微細ピッチ相互接続及びその作製方法 Pending JP2009515361A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/267,975 US7528069B2 (en) 2005-11-07 2005-11-07 Fine pitch interconnect and method of making
PCT/US2006/040020 WO2007055863A2 (en) 2005-11-07 2006-10-11 Fine pitch interconnect and method of making

Publications (2)

Publication Number Publication Date
JP2009515361A true JP2009515361A (ja) 2009-04-09
JP2009515361A5 JP2009515361A5 (ja) 2009-10-22

Family

ID=38002924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008540029A Pending JP2009515361A (ja) 2005-11-07 2006-10-11 微細ピッチ相互接続及びその作製方法

Country Status (7)

Country Link
US (1) US7528069B2 (ja)
EP (1) EP1949426A4 (ja)
JP (1) JP2009515361A (ja)
KR (1) KR101452791B1 (ja)
CN (1) CN101305453B (ja)
TW (1) TWI408775B (ja)
WO (1) WO2007055863A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750250B1 (en) * 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US20080272496A1 (en) 2007-05-02 2008-11-06 Starkey Laboratories, Inc. Planar interconnect structure for hybrid circuits
US9202713B2 (en) 2010-07-26 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming RDL over contact pad with high alignment tolerance or reduced interconnect pitch
JP5898699B2 (ja) 2011-01-13 2016-04-06 タマラック サイエンティフィック カンパニー インコーポレイテッド 導電性シード層のレーザ除去
US9171793B2 (en) 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US9520323B2 (en) * 2012-09-11 2016-12-13 Freescale Semiconductor, Inc. Microelectronic packages having trench vias and methods for the manufacture thereof
US9281293B2 (en) 2013-10-30 2016-03-08 Freescale Semiconductor Inc. Microelectronic packages having layered interconnect structures and methods for the manufacture thereof
US9312206B2 (en) 2014-03-04 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package with thermal via and method for fabrication thereof
US9589909B1 (en) 2015-10-23 2017-03-07 Nxp Usa, Inc. Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers
US10276382B2 (en) * 2016-08-11 2019-04-30 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and stacked package assemblies including high density interconnections

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01176936U (ja) * 1988-05-31 1989-12-18
JP2003243394A (ja) * 2002-02-19 2003-08-29 Fuji Electric Co Ltd 半導体装置の製造方法
JP2003303822A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005129665A (ja) * 2003-10-22 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753253B1 (en) * 1986-06-18 2004-06-22 Hitachi, Ltd. Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams
US4714516A (en) 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
US5019997A (en) * 1989-06-05 1991-05-28 General Electric Company Adaptive lithography accommodation of tolerances in chip positioning in high density interconnection structures
US5933752A (en) * 1996-11-28 1999-08-03 Sony Corporation Method and apparatus for forming solder bumps for a semiconductor device
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US6479765B2 (en) 2000-06-26 2002-11-12 Robinson Nugent, Inc. Vialess printed circuit board
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6258705B1 (en) * 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
JP2003282698A (ja) 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
TW200410377A (en) * 2002-12-02 2004-06-16 Shen Yu Nung Semiconductor chip package and the packaging method
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
TWI241700B (en) 2003-01-22 2005-10-11 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
US7208825B2 (en) 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
US7087517B2 (en) 2003-12-24 2006-08-08 Intel Corporation Method to fabricate interconnect structures
KR100588904B1 (ko) 2003-12-31 2006-06-09 동부일렉트로닉스 주식회사 구리 배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01176936U (ja) * 1988-05-31 1989-12-18
JP2003243394A (ja) * 2002-02-19 2003-08-29 Fuji Electric Co Ltd 半導体装置の製造方法
JP2003303822A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005129665A (ja) * 2003-10-22 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2007055863A3 (en) 2007-07-12
US7528069B2 (en) 2009-05-05
TW200729403A (en) 2007-08-01
EP1949426A4 (en) 2012-07-25
TWI408775B (zh) 2013-09-11
CN101305453B (zh) 2010-10-27
EP1949426A2 (en) 2008-07-30
KR20080066773A (ko) 2008-07-16
US20070102828A1 (en) 2007-05-10
KR101452791B1 (ko) 2014-10-21
CN101305453A (zh) 2008-11-12
WO2007055863A2 (en) 2007-05-18

Similar Documents

Publication Publication Date Title
JP2009515361A (ja) 微細ピッチ相互接続及びその作製方法
KR100641696B1 (ko) 반도체 장치 제조방법
US7091589B2 (en) Multilayer wiring board and manufacture method thereof
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US20030067074A1 (en) Circuit boards containing vias and methods for producing same
US10262946B2 (en) Wiring substrate and semiconductor device
JP2008282842A (ja) 配線基板及びその製造方法
US20100101851A1 (en) Wiring substrate and method of manufacturing the same
JPH10209273A (ja) 半導体装置の製造方法
US7135762B2 (en) Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument
KR100970314B1 (ko) 박막회로소자를 구비한 반도체장치
KR102521788B1 (ko) 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법
EP1003209A1 (en) Process for manufacturing semiconductor device
JP2006134914A (ja) 電子部品内蔵モジュール
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
US20050017058A1 (en) [method of fabricating circuit substrate]
US7427716B2 (en) Microvia structure and fabrication
CN112786560A (zh) 半导体装置封装及其制造方法
TWI825648B (zh) 電路板及其製造方法
JP4504774B2 (ja) 配線基板の製造方法
US20030204949A1 (en) Method of forming connections on a conductor pattern of a printed circuit board
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
CN116939946A (zh) 电路板及其制造方法
JP2022119619A (ja) 配線基板及びその製造方法
KR20200105031A (ko) 미세 피치 회로구조를 갖는 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130226