JP2003282698A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JP2003282698A
JP2003282698A JP2002080056A JP2002080056A JP2003282698A JP 2003282698 A JP2003282698 A JP 2003282698A JP 2002080056 A JP2002080056 A JP 2002080056A JP 2002080056 A JP2002080056 A JP 2002080056A JP 2003282698 A JP2003282698 A JP 2003282698A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
organic
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002080056A
Other languages
English (en)
Inventor
Koichi Takeuchi
幸一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002080056A priority Critical patent/JP2003282698A/ja
Priority to DE10392412T priority patent/DE10392412T5/de
Priority to KR10-2004-7014809A priority patent/KR20040093742A/ko
Priority to US10/506,792 priority patent/US20050079705A1/en
Priority to PCT/JP2003/003454 priority patent/WO2003081665A1/ja
Priority to TW092106339A priority patent/TWI228792B/zh
Publication of JP2003282698A publication Critical patent/JP2003282698A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 既に形成した有機系の層間絶縁膜の開口部内
壁が、他の有機系材料のエッチング時に変質したり削れ
る。 【解決手段】 有機系の層間絶縁膜４，６を堆積する工
程と、有機系の層間絶縁膜４，６に開口部を形成する工
程と、開口部内で露出した有機系の層間絶縁膜４，６の
壁面部をシリル化して改質する（シリル化による改質層
４ａ，６ａを形成する）工程とを含む。シリル化された
開口部壁面の表面に、無機系絶縁材料からなる保護層４
ｂ，６ｂを形成すると、さらに望ましい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、比誘電率が無機系
の絶縁材料より低くできる有機系の層間絶縁膜に開口部
を形成する工程を含む半導体装置の製造方法と、いわゆ
るデュアルダマシン構造の配線構造を有した半導体装置
とに関する。
【０００２】
【従来の技術】半導体回路の高速化、低消費電力化の要
求から、配線材料に銅が用いられるようになっている。
銅をエッチングすることが困難なことから、層間絶縁膜
に配線溝およびヴィアホールを形成してから、そこに銅
を同時に埋め込むデュアルダマシン法が多く採用されて
いる。デュアルダマシン法は、先にヴィアプラグを彫り
込む先ヴィアタイプと、先に配線溝を彫り込む先溝タイ
プに大別される。
【０００３】以下、先ヴィアタイプのデュアルダマシン
構造の形成方法を説明する。図１４〜図２１は、従来の
先ヴィアタイプのデュアルダマシン構造の形成方法を示
す断面図である。なお、これら図では、配線層上にさら
に、ヴィアホールと配線層を一括形成する場合を例示す
るが、半導体基板の上にヴィアホールと配線層を一括形
成する場合も基本的なプロセスは同じである。
【０００４】図１４に示すように、配線層１０２が既に
形成された第１層間絶縁膜１０１上に、エッチングスト
ッパ膜１０３、第２層間絶縁膜１０４、エッチングスト
ッパ膜１０５、第３層間絶縁膜１０６、ハードマスク膜
１０７を順次積層する。図１５に示すように、リソグラ
フィ技術およびドライエッチング技術を用いて、最下層
のエッチングストッパ膜１０３が露出するまで、その上
のハードマスク膜１０７、第３層間絶縁膜１０６、エッ
チングストッパ膜１０５、第２層間絶縁膜１０４を部分
的にエッチングし、ヴィアホールＶＨを形成する。図１
６に示すように、エッチングストッパ用に樹脂１０８を
全面に塗布して、ヴィアホールＶＨに埋め込む。このと
き、ヴィアホールＶＨの側壁が完全に樹脂１０８で覆わ
れる。
【０００５】図１７に示すように、レジストＲを塗布
し、リソグラフィ技術を用いて、これに溝状の配線パタ
ーンＲＰを転写する。図１８に示すように、レジストＲ
をマスクに、ヴィアホールＶＨの上面および側壁に薄く
着いた樹脂１０８、ハードマスク膜１０７、第３層間絶
縁膜層１０６をドライエッチングし、配線パターンの溝
ＣＧを刻む。このとき、ヴィアホールＶＨの底に樹脂１
０８ｂが残り、これがハードマスク膜１０７、第３層間
絶縁膜１０６のエッチングにおけるストッパの役目を果
たし、その下のエッチングストッパ膜１０３が掘られ
て、ヴィアホールＶＨより下方の配線層（あるいは、基
板）が損傷するのを防ぐ。通常、エッチングストッパ膜
１０３は薄い。そのため、エッチンストッパ膜１０３
は、ハードマスク膜１０７、第３層間絶縁膜１０６のエ
ッチング時のストッパとしては不十分であり、樹脂１０
８ｂからなるエッチングストッパが必要である。
【０００６】つぎに、図１９に示すように、レジストＲ
および樹脂１０８ａ，１０８ｂを酸素アッシングにより
除去する。図２０に示すように、全面ドライエッチング
によりエッチングストッパ膜１０３、１０５の露出部分
を除去する。このとき、上面のハードマスク膜１０７の
一部が削られ、より薄いハードマスク膜１０７´が残
る。
【０００７】ヴィアホールＶＨおよび配線溝ＣＧの内壁
に、バリアメタル層１０９、銅メッキシード層を薄く形
成し、メッキ法により銅１１０を埋め込む。その後、上
面の余分な銅をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａ
ｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて除去す
る。このとき、ハードマスク膜１０７´が、銅のＣＭＰ
工程での研磨ストッパとして機能する。ハードマスク膜
１０７´は、最終的には、銅の場合と別条件のＣＭＰ工
程で除去する。以上により、図２１に示すように、バリ
アメタル層１０９と銅１１０からなる銅配線のデュアル
ダマシン構造が完成する。
【０００８】ところで、配線遅延の低減のため、層間絶
縁膜には有機系の低比誘電率膜が提案されている。
【０００９】
【発明が解決しようとする課題】しかし、第２および第
３層間絶縁膜１０４および１０６に有機系膜を用いる
と、埋め込み樹脂１０８およびレジストＲも有機系膜で
あるため、埋め込み樹脂１０８、レジストＲを剥離する
図１８〜図１９の工程等で有機系の第２および第３層間
絶縁膜１０４、１０６のヴィアホール内壁部分が変質
し、または削れてしまう。このため、図２１の工程で、
このヴィアホール内壁部分にバリアメタル層１０９を良
好に形成することが出来ない。その結果、銅１１０を埋
め込んだときに、銅１１０が第２および第３層間絶縁膜
１０４に拡散し、あるいはヴィアホールＶＨに埋め込ん
だ銅１１０の中にボイドが発生し、これらがデバイスの
電気的特性を低下させてしまう。また、この層間絶縁膜
１０４および１０６の削れ量が大きいと、リソグラフィ
工程での線幅エラーとなる、当該配線と他の配線との距
離が確保できない、あるいは、それらの位置合わせエラ
ーが生じるなど種々の問題が発生する。
【００１０】本発明の目的は、既に形成した有機系の層
間絶縁膜の開口部を保護することができる工程（または
構造）を含む半導体装置の製造方法と、半導体装置とを
提供することにある。
【００１１】
【課題を解決するための手段】本発明の第１の観点にか
かる半導体装置の製造方法は、前記目的を達成するため
のものであり、有機系の層間絶縁膜に開口部を形成する
工程を含む半導体装置の製造方法であって、有機系の層
間絶縁膜を堆積する工程と、当該有機系の層間絶縁膜に
開口部を形成する工程と、前記開口部内で露出した前記
有機系の層間絶縁膜の壁面部をシリル化して改質する工
程とを含む。好適に、シリル化された前記開口部壁面の
表面に、無機系絶縁材料からなる保護層を形成する工程
をさらに含む。また、前記シリル化後に、前記開口部を
形成した状態で有機系物質を形成し、当該有機系物質を
少なくとも開口部内から除去する工程をさらに含む。
【００１２】さらに、好適に、前記有機系の層間絶縁膜
として、多孔質な有機絶縁膜を形成する。
【００１３】本発明の第２の観点に係る半導体装置の製
造方法は、前述した目的を達成するためのものであり、
有機系の層間絶縁膜に開口部を形成する工程を含む半導
体装置の製造方法であって、シリル化剤を含有した有機
系の層間絶縁膜を堆積する工程と、当該有機系の層間絶
縁膜に開口部を形成する工程と、シリル化剤を含んだ前
記開口部の内壁面の表面に無機系絶縁材料からなる保護
層を形成する工程とを含む。
【００１４】これら第１および第２の観点に係る半導体
装置の製造方法によれば、有機系の層間絶縁膜に開口部
が形成された以後に、他の有機系材料が当該開口部に入
り、それを除去するような工程がある場合でも、有機系
材料のエッチングからシリル化により改質された開口部
内壁部分でエッチング有機系層間絶縁材料のエッチング
が進まない。たとえば、その後のフォトレジストプロセ
スでシリル化していないレジストを除去する場合に、シ
リル化した部分が開口部を保護するため、形状がくずれ
ない。有機系の層間絶縁膜として多孔質な有機絶縁膜を
用いた場合は、シリル化剤が拡散しやすい。また、最初
から層間絶縁膜にシリル化剤を含有させておくと、シリ
ル化の工程が要らない。
【００１５】本発明の第３の観点にかかる半導体装置
は、前述した目的を達成するためのものであり、重ねて
積層された２つの有機系の層間絶縁膜を有し、当該２つ
の有機系の層間絶縁膜のうち下層の層間絶縁膜にヴィア
ホールが開口され、上層の層間絶縁膜に前記ヴィアホー
ルに連通した配線溝が開口され、当該配線溝と前記ヴィ
アホールに導電材料が埋め込まれた配線構造を有した半
導体装置であって、前記２つの層間絶縁膜のうち下層の
層間絶縁膜の前記ヴィアホールの内壁部分に、シリル化
分子を含む層と、当該シリル化分子を含む層のヴィアホ
ール内壁表面部分に形成され無機系絶縁物質からなる保
護層とを有する。
【００１６】この半導体装置では、前記下層の層間絶縁
膜のヴィアホール内壁部分にシリル化分子を含む層と保
護層とが形成されているため、その形状が崩れていな
い。その結果、導電材料が良好に埋め込まれ、ボイド等
が発生していない。また、このような配線構造が複数あ
る場合、配線間あるいは配線とヴィアホール部分の相互
距離が一定に保たれている。
【００１７】
【発明の実施の形態】［第１実施形態］図１は、本発明
の実施形態に係る半導体装置の配線構造の断面図であ
る。ここでは、配線層上にさらに、ヴィアホールと配線
層が一体となったデュアルダマシン構造の配線パターン
を形成する場合を例示する。第１層間絶縁膜１中に導電
材料が埋め込まれて下層配線層２が形成されている。第
１層間絶縁膜１上に、エッチングストッパ膜３、第２層
間絶縁膜４、エッチングストッパ膜５、第３層間絶縁膜
６、ハードマスク膜７が順次積層されている。エッチン
グストッパ膜３と第２層間絶縁膜４にヴィアホールが形
成されている。ヴィアホールは、孤立した略円形あるい
は短い溝状の上面視パターンを有し、長い下層配線層２
に対し適宜必要な箇所に設けられている。エッチングス
トッパ膜５と第３層間絶縁膜６に、ヴィアホールより一
回り大きな幅の配線溝が形成されている。配線溝は、ヴ
ィアホール上を通過する所定のパターンにて形成されて
いる。これら配線溝とヴィアホールの内壁にバリアメタ
ル層９が形成され、バリアメタル層９を介して配線溝内
とヴィアホール内に、銅１０が埋め込まれている。これ
により、デュアルダマシン構造が形成されている。
【００１８】本実施形態のデュアルダマシン構造では、
特に第２層間絶縁膜４と第３層間絶縁膜が共に、有機系
の層間絶縁材料、好ましくは、二酸化シリコンなどの通
常の無機系の層間絶縁材料より低い比誘電率の有機系絶
縁材料から構成されている。そして、本実施形態の特徴
的な点であるが、とくに下層の第２層間絶縁膜４のヴィ
アホール側面部分に、シリル化層またはシリル化剤拡散
層４ａと、シリル化層の表面を反応させてできた無機系
の絶縁材料からなる保護層４ｂとが形成されている。保
護層４ｂの材質は、シリル化層またはシリル化剤拡散層
４ａと酸素を反応させて生成した酸化シリコンが例示さ
れる。なお、後述する製造方法の例によれば、第３層間
絶縁膜６に形成されたヴィアホール形成時の孔にも、そ
の内壁に同じようにシリル化層またはシリル化剤拡散層
と保護層が形成されるが、これらは配線溝形成時に除去
されるので、完成したデュアルダマシン構造には現れな
い。保護層４ｂを設けた理由は、後述する製造方法にお
いて述べる。
【００１９】つぎに、このデュアルダマシン構造の形成
方法について、図面を参照して説明する。図２〜図１０
は、本実施形態に係る半導体装置の製造途中の断面図で
ある。
【００２０】素子が形成された半導体基板（不図示）
上、必要に応じて第１層間絶縁膜１に埋め込まれた下層
配線層２を形成する。この下層配線層２は、これから説
明するデュアルダマシンプロセスによって形成してもよ
いが、ここでは、本発明の実施形態を、その上に形成さ
れる配線層において説明する。第１層間絶縁膜１上に、
エッチングストッパ膜３、第２層間絶縁膜４、エッチン
グストッパ膜５、第３層間絶縁膜６、ハードマスク膜７
をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法または回転塗布法により順次形成する。
【００２１】第２および第３層間絶縁膜４、６として
は、低比誘電率の有機系層間絶縁膜が望ましい。低比誘
電率の有機系層間絶縁膜として、メチル基含有ＳｉＯ２
膜、ポリイミド系高分子膜、パリレン系高分子膜、テフ
ロン（登録商標）系高分子膜、ポリアリルエーテル系高
分子膜、フッ素をドープしたアモルファスカーボン膜の
いずれかを用いる。具体的に、メチル基含有ＳｉＯ２と
して、ＪＳＲ社製の「ＬＫＤ−Ｔ４００（商品名）」を
用いることができる。ポリアリルエーテル系高分子材料
としては、たとえば、Ｔｈｅ Ｄｏｗ Ｃｈｅｍｉｃａ
ｌ社製の「ＳｉＬＫ（商標名）」、あるいは、Ｈｏｎｅ
ｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌ
社製の「ＦＬＡＲＥ（商標名）」を用いることができ
る。エッチングストッパ膜３、５およびハードマスク膜
７の材質は、層間絶縁膜材料に対してエッチング選択比
が高い材料が用いられる。また、特にハードマスク膜７
は、銅のＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃ
ａｌ Ｐｏｌｉｓｈｉｎｇ）のストッパとしての役目が
あり、その観点も考慮して材料が選択される。たとえ
ば、有機系の低比誘電率絶縁材料としてポリアリルエー
テル系樹脂が選択された場合、エッチングストッパ膜
３、５およびハードマスク膜７の材質としては、窒化シ
リコンが好適である。
【００２２】この積層膜形成の具体例は、例えば次のご
とくである。まず、エッチングストッパ膜３として、Ｓ
ｉＮ膜をＣＶＤ法により５０ｎｍほど形成する。第２層
間絶縁膜４として、比誘電率が２．６のポリアリルエー
テル系樹脂を回転塗布し、１３０℃、９０秒の基板加熱
により溶剤をとばして最終膜厚を３５０ｎｍにする。ま
た、基板を３００℃で１時間ほど加熱し、第２層間絶縁
膜４をキュアする。つぎに、エッチングストッパ膜５と
して、ＳｉＮ膜をＣＶＤ法により５０ｎｍほど形成す
る。第３層間絶縁膜６として、比誘電率が２．６のポリ
アリルエーテル系樹脂を回転塗布し、１３０℃、９０秒
の基板加熱により溶剤をとばして最終膜厚を２５０ｎｍ
にする。また、基板を３００℃で１時間ほど加熱し、第
３層間絶縁膜６をキュアする。最後に、ハードマスク膜
７として、ＳｉＮ膜をＣＶＤ法により１２０ｎｍほど形
成する。この例では、ハードマスク膜７とエッチングス
トッパ膜５は同じ材質（ＳｉＮ）なので、ハードマスク
膜７の厚さは、エッチングストッパ膜厚を差し引いて
も、ヴィアホール形成時のマスク、あるいは銅のＣＭＰ
時のハードマスクとして十分な膜厚が残るように厚めに
設定される。エッチングストッパ膜５の厚さが５０ｎｍ
の場合、ハードマスク膜７としては１２０ｎｍ程度あれ
ば十分である。
【００２３】図３に示すように、この積層した膜３〜７
に、リソグラフィ技術、ドライエッチング技術を用い
て、ヴィアホールＶＨを形成する。
【００２４】ヴィアホール形成の具体例は、例えば次の
ごとくである。ハードマスク膜７の上に、有機系の反射
防止膜を形成し、その上に、アセタール系の化学増幅型
レジストを塗布する。例えばＫｒＦエキシマレーザー露
光機を用いて、ヴィアホールのパターンをレジストに転
写し、現像してパターニングする。ＫｒＦエキシマレー
ザー露光を用いた場合、例えば直径１８０ｎｍのホール
を最小ピッチ３６０ｎｍで形成できる。その後、このレ
ジストパターンをマスクにした反応性イオンエッチング
（ＲＩＥ）により、ハードマスク膜７、第３層間絶縁膜
６、エッチングストッパ膜５、第２層間絶縁膜４を、エ
ッチングガスを順次切り替えながら連続してエッチング
する。例えば、ハードマスク膜７のエッチング時にはＣ
ＨＦ３とＡｒとＯ２の混合ガスを用い、第３層間絶縁膜
６のエッチング時にはＮＨ３とＨ２の混合ガスを用い、
エッチングストッパ膜５のエッチング時にはＣ５Ｆ８と
ＣＨ２Ｆ２とＡｒとＯ２の混合ガスを用い、第２層間絶
縁膜４のエッチング時にはＮＨ３とＨ２の混合ガスを用
いることができる。レジスト材料および塗布条件にもよ
るが、前記した直径およびピッチの微細ホールのエッチ
ングでは、第３層間絶縁膜６のエッチング時にレジスト
および有機系反射防止膜もエッチオフされる。レジスト
等がエッチオフされた後のエッチングでは、最上層のハ
ードマスク膜７がエッチングマスクとして機能する。こ
れにより、ヴィアホールＶＨが形成される。
【００２５】図４では、第２および第３層間絶縁膜４、
６の露出面にシリル化層またはシリル化拡散層４ａを形
成する。シリル化の方法には、有機系層間絶縁膜４、６
にヴィアホールＶＨを形成した基板を、シリル化剤の蒸
気にさらす気相シリル化レジストプロセスと、シリル化
剤を含む溶液に浸す方法とがある。気相シリル化レジス
トプロセスでは、ヘキサメチルジシザラン（ＨＭＤ
Ｓ）、ジメチルシリルジメチルアミン（ＤＭＳＤＭ
Ａ）、トリメチルジシラザン（ＴＭＤＳ）、トリメチル
ジメチルアミン（ＴＭＳＤＭＡ）、ジメチルアミノトリ
メチルシラン（ＴＭＳＤＥＡ）、へプタメチルジシラザ
ン（ＨｅｐｔａＭＤＳ）、アリルトリメチルシラン（Ａ
ＴＭＳ）、ヘキサメチルジシラン（ＨＭＤ Ｓｉｌａｎ
ｅ）、ビス［ジメチルアミノ］メチルシラン（Ｂ［ＤＭ
Ａ］ＭＳ）、ビス［ジメチルアミノ］ジメチルシラン
（Ｂ［ＤＭＡ］ＤＳ）、ヘキサメチルシクロトリシラザ
ン（ＨＭＣＴＳ）、あるいはジアミノシロキサン等のシ
リル化剤の蒸気を用いることができる。また、シリル化
剤を含む溶液としては、例えば、上述したいずれかのシ
リル化剤をキシレン等の溶媒にとかし、さらに２−メチ
ルピロリドンを反応触媒として添加した溶液を用いるこ
とができる。
【００２６】ところで、有機系層間絶縁膜４、６は、通
常、吸湿しないように高温で加熱し、ＯＨ基をなるべく
除去するように処理されている。しかし、耐熱性の問題
からあまり高温で長く熱処理できず、完全にＯＨ基が除
去されていないのが普通である。また、ヴィアホールＶ
Ｈの形成後の内壁は、エッチング後の洗浄液、または大
気にさらさるために、高分子化合物の末端にＯＨ基が結
合している場合が多い。前記シリル化プロセスでは、こ
のＯＨ基とシリル化剤とを反応させて、ホール内壁にシ
リル化層を形成する。また、ＯＨ基以外にも、表面の酸
素の未結合手−Ｏ−と反応してシリル化層が形成される
場合もある。この意味では、シリル化促進のために、性
能をあまり劣化させない程度に、有機系層間絶縁膜４、
６を通常より低い温度で加熱し、または通常より短い時
間だけ加熱し、残留ＯＨ基を増やしてもよい。
【００２７】このように形成されたシリル化層のほか
に、シリル化層からシリル化剤が拡散してできたシリル
化剤の拡散層、あるいは、シリル化した高分子と、拡散
したシリル化剤が混在する層が生成される場合がある。
この場合、図４の符号４ａ，６ａにより示す層は、これ
らの層の何れかを、あるいは異なる態様の層を一括して
示すものである。
【００２８】シリル化の具体例は、例えば次のごとくで
ある。シリル化処理のチャンバー内で、基板をホットプ
レート上に置いて２５０℃で加熱しながら、チャンバー
内に導入した７５Ｔｏｒｒのシリル化剤、例えばＤＭＳ
ＤＭＡの蒸気に１２０秒間さらす。この条件では、図４
に示すように、有機系の第２および第３層間絶縁膜４、
６のホール露出内壁に、シリル化高分子と、拡散したシ
リル化剤の混合層４ａ，６ａが約３０ｎｍほどの厚さだ
け形成される。
【００２９】このように基板をシリル化剤の蒸気にさら
す方法では、レジスト塗布前の密着性向上のためのＨＭ
ＤＳ処理に使うチャンバーと同様なものを用いればよ
い。したがって、従来のコータディベロッパー等の装置
構成をそのままで、あるいは一部ユニットを付加したも
のを用いて容易にシリル化を実現できる。また、基板を
シリル化溶液に浸す方法では、一般に使用されているバ
ッチ式あるいは枚葉式の薬液処理装置を用いることがで
きる。したがって、従来の装置を流用してシリル化を容
易に実現できる。
【００３０】図５の工程では、シリル化層またはシリル
化剤が拡散した層４ａ，６ａの表面部を、例えば酸化シ
リコンに変化させて保護層４ｂ，６ｂを形成する。保護
層４ｂ，６ｂが酸化シリコンからなる場合、基板を酸素
プラズマにさらすだけでよく、通常使用されるドライア
ッシング装置、ドライエッチング装置を用いることがで
きる。基板を酸素プラズマにさらすときは、シリル化層
またはシリル化剤が拡散した層４ａ，６ａの表面をスパ
ッタしないように、酸素プラズマのエネルギーをある程
度低く設定して処理するのが望ましい。
【００３１】保護層形成の具体例は、例えば次のごとく
である。ドライエッチング装置として、Ｔｒａｎｓｆｅ
ｒ Ｃｏｕｐｌｅｄ ｐｌａｓｍａエッチング装置を用
いて基板を酸素プラズマ処理する。そのときの条件とし
て、例えば、Ｏ２ガスの流量３０ｓｃｃｍ、圧力５ｍＴ
ｏｒｒ、上部ＲＦパワー２０Ｗ、下部ＲＦパワー５Ｗと
して生成された酸素プラズマに、基板温度−１０℃とし
て２０秒間基板をさらす。これにより、シリル化高分子
またはシリル化剤と酸素が反応して、図５に示すよう
に、第２および第３層間絶縁膜４、６のホール内壁表面
に、酸化シリコン層４ｂ，６ｂが、それぞれ約８ｎｍほ
どの厚さだけ形成される。
【００３２】図６の工程では、まず、ヴィアホール底部
のエッチング保護用に有機膜８を形成する。有機膜８と
して、有機系反射防止膜を用ることができる。この場
合、有機系反射防止膜８を回転塗布したときのヴィアホ
ール底部における埋め込み高さは、中間のエッチングス
トッパ膜５の高さより低い程度でよく、その上方のヴィ
アホール側面が薄く有機系反射防止膜８で被覆されるよ
うにするとよい。
【００３３】続いて、配線溝用のレジストパターンＲを
形成する。
【００３４】レジスト形成の具体例は、例えば次のごと
くである。化学増幅型ネガレジストＲを、有機系反射防
止膜８上に５３０ｎｍほどの厚さとなるように塗布し
て、ＫｒＦエキシマレーザー露光機で配線溝のパターン
を転写し、現像する。これにより、ヴィアホールの径と
同じか一回り大きい幅の配線溝パターンのレジストＲが
ハードマスク膜７の上方部分に形成される。ここでは、
配線溝パターンの最小幅はヴィアホールの径と同じ１８
０ｎｍであり、その最小ピッチは３６０ｎｍである。
【００３５】配線溝のリソグラフィ工程において線幅規
格、位置合わせ規格から外れた場合は、有機系反射防止
膜８およびレジストＲを剥離して、再度、有機系反射防
止膜およびレジストを塗布する。有機系反射防止膜８お
よびレジストＲの剥離では、酸素プラズマアッシング後
に洗浄液で洗浄する。酸素プラズマアッシングでは、例
えばダウンフロー型アッシャーを用い、Ｏ２（流量：１
７００ｓｃｃｍ）と、バッファガスとしてＨ２とＮ２の
混合ガス（流量：４００ｓｃｃｍ）とをガス圧１．５Ｔ
ｏｒｒでチャンバー内に流し、ＲＦパワー１７００Ｗ、
基板温度２００℃で９０秒間処理する。このとき、第２
および第３層間絶縁膜４、６のホール内端面が保護層４
ｂ，６ｂに守られて保護される。その後の洗浄では、一
般的に用いられているＲＣＡ洗浄法を用い、例えば、Ｓ
Ｃ−１洗浄液（ＮＨ４ＯＨとＨ２Ｏ２とＨ２Ｏの混合
液）およびＳＣ−２洗浄液（ＨＣｌとＨ２Ｏ２とＨ２Ｏ
の混合液）を用いる。
【００３６】図７の工程では、形成したレジストＲをマ
スクに有機系反射防止膜８をエッチングする。このと
き、ヴィアホールＶＨの内壁の中腹から上部にかけて薄
っすらと付いていた有機系反射防止膜部分が除去され、
有機系反射防止膜８が、レジストＲ直下の部分８ａと、
ヴィアホール底部の部分８ｂとに分離される。
【００３７】続く図８の工程では、レジストＲをマスク
としたドライエッチングにより、配線溝パターン内に露
出したハードマスク膜７の部分を除去する。ハードマス
ク膜７が窒化シリコンの場合、このドライエッチングで
はＣＨＦ３とＡｒとＯ２の混合ガスを用いる。
【００３８】この状態で、エッチングガスを切り替えて
配線溝形成のためのドライエッチングを行う。
【００３９】このエッチングの具体例は、例えば次のご
とくである。まず、Ｃ５Ｆ８とＡｒとＯ２の混合ガスを
用いたエッチングにより、第３層間絶縁膜６のホール内
壁部分の保護層（酸化シリコン膜）６ｂと、シリル化高
分子および拡散したシリル化剤の混合層６ａとをエッチ
ングする。続いて、有機系絶縁材料のエッチングガスに
切り替えてレジストＲをマスクとしたエッチングを行
い、配線溝パターンを第３層間絶縁膜６に転写する。レ
ジストＲおよび有機系反射防止膜８ａは第３層間絶縁膜
６と同じ有機系材料からなるので、レジストの膜厚や配
線溝深さにもよるが、こられの膜Ｒ、８ａは、通常、第
３層間絶縁膜６のエッチング時に除去される。レジスト
Ｒが除去された後は、中間のエッチングストッパ膜５が
ヴィアホールＶＨの保護層として機能する。このエッチ
ング後の断面を、図９に示す。
【００４０】なお、この第３層間絶縁膜６のエッチング
時にレジストＲがエッチオフされない場合、あるいは、
当該エッチングおよびその前の保護層６ｂ等のエッチン
グ時にヴィアホールＶＨの形状が崩れないほどエッチン
グ終点の制御性が高い場合は、中間のエッチングストッ
パ５は不要であり、図２の工程で、その形成ステップを
省略可能である。また、図９のエッチング終了時点でビ
アホール底部の有機系反射防止膜部分８ｂが少しでも残
る場合は、最下層のエッチングストッパ膜３も省略可能
である。また、逆に、最下層のエッチングストッパ膜３
が十分に厚い場合は、反射防止膜等の有機物質をヴィア
ホールに埋め込む工程は省略可能である。
【００４１】これらのエッチングストッパ膜３，５を有
した図示例の場合、次の図１０に示す工程が必要であ
る。つまり、ヴィアホール底面のエッチングストッパ膜
３部分、および配線溝底面のエッチングストッパ膜５部
分を全面エッチングにより除去する。
【００４２】この全面エッチングの具体例は、例えば次
のごとくである。これらエッチングストッパ膜３、５が
窒化シリコンからなる場合、Ｃ５Ｆ８とＣＨ２Ｆ２とＡ
ｒとＯ２の混合ガスを用いた全面エッチング（エッチバ
ック）を行い、これらのエッチングストッパ膜３、５を
ヴィアホール内や配線溝内で除去する。このとき、同じ
材料からなるハードマスク膜７の厚みが減少し、初期厚
より薄い膜７´となる。
【００４３】その後は、基板を洗浄後、ヴィアホールお
よび破線溝の内壁にバリアメタル層、銅のメッキシード
膜を形成し、メッキ技術を用いて銅をヴィアホールおよ
び配線溝に一括して埋め込む。そして、ＣＭＰ技術を用
いて、上面の余分な銅を除去する。このとき、ハードマ
スク膜７´がＣＰＭの終点ストッパとして機能する。そ
の後、ハードマスク膜７´を除去すれば、図１に示すデ
ュアルダマシンの銅配線構造が完成する。なお、ハード
マスク膜７´がなくても銅のＣＰＭの終点制御性が高
く、さらに図３のヴィアホールのエッチングおよび図９
の配線溝のエッチング時にレジストがエッチオフされな
い場合は、このハードマスク膜７´は最初から省略する
ことができる。
【００４４】本実施形態では、第２および第３層間絶縁
膜４、６のヴィアホール内壁部をシリル化して保護層４
ｂ，６ｂを形成するため、第２および第３層間絶縁膜
４，６が低比誘電率の有機系絶縁材料からなる場合で
も、レジスト等の有機系材料の剥離工程や他の有機系絶
縁材料のエッチング時に、ヴィアホール内壁がアタック
されないため、良好なホール形状が最後まで維持できる
利点がある。そのため、バリアメタル層９を良好に形成
でき、銅１０の埋め込み時に銅１０が層間絶縁膜４，６
内に拡散せず、またヴィアホール部分に銅１０のボイド
が発生しない。さらに、配線間あるいは配線とヴィアホ
ール部分の相互距離が一定に保たれている。結果とし
て、当該多層配線構造を用いた半導体デバイスの電気的
特性が良好である。シリル化工程は、シリル化剤の蒸気
あるいは溶液に基板をさらすだけなので、従来の処理装
置がそのまま、あるいは一部変更して使用でき、またプ
ロセス上の大幅なコスト増要因とならない。デュアルダ
マシンの銅配線構造と低比誘電率の有機系層間絶縁膜と
の組み合わせにより、高度に集積化され、しかも消費電
力が低く、かつ高速に動作する半導体装置が容易に、低
コストで製造できる。
【００４５】［第２実施形態］第１実施形態の変更例と
して、ヴィアホールが形成される第２層間絶縁膜４を、
無機系絶縁材料から構成させることができる。図２の工
程で、有機系絶縁材料からなる第２層間絶縁膜４に代え
て、無機系絶縁材料、例えば酸化シリコンから第２層間
絶縁膜を形成させる。この無機系の第２層間絶縁膜を、
以後の説明および図面において、符号４０で表記する。
有機系のエッチング条件から無機系のエッチング条件に
切り替えながらヴィアホールＶＨの形成を図３と同様に
行い、続く図４および図５の工程で、有機系層間絶縁膜
のシリル化と保護層の形成を行う。
【００４６】図１１は、第２実施形態における、この保
護層形成後の断面図である。第２層間絶縁膜４０は無機
系なので、シリル化はされず、したがって保護層も形成
されない。第２層間絶縁膜４０の材料自体が、有機系材
料のエッチング時に殆ど削れない無機系材料なので保護
層の形成の必要がない。一方、有機系の第３層間絶縁膜
６のヴィアホール内壁には、第１実施形態と同様に、シ
リル化層またはシリル化剤の拡散層６ａと保護層６ｂが
形成されている。
【００４７】以後、第１実施形態と同様に、有機物（例
えば、有機系反射防止膜）のヴィアホール内埋め込み工
程、配線溝の形成工程を行い、銅でヴィアホールと配線
溝を一括して埋め込んで当該銅配線構造を完成させる。
図１２は、配線溝形成後の断面図である。また、図１３
は、完成した銅配線構造の断面図である。第２実施形態
では、上層の第３層間絶縁膜６側にのみ、シリル化層あ
るいはシリル化剤の拡散層６ａと保護層６ｂが形成され
るが、これらは配線溝のエッチング時に除去され（図１
２）、完成後の配線構造（図１３）には現れない。
【００４８】しかし、本実施形態では途中まで上層の第
３層間絶縁膜６側のホール側壁が保護されているので、
配線溝のフォトリソグラフィ時のレジスト形成のやり直
しを何度行っても、ホール上部の形状がくずれることが
ないという利点がある。とくに、配線溝パターン幅と、
その下のヴィアホールの径とがほぼ等しいボーダレスコ
ンタクト構造を採用した場合、レジスト剥離等でホール
上部の形状がくずれると、これがそのまま配線のパター
ン崩れとなってしまうが、本実施形態では、必要な時点
まで第３層間絶縁膜６のホール内壁が保護層６ｂにより
保護されているので、このようなパターン崩れの問題は
有効に回避できる。とくにヴィアホール部分のパターン
崩れ防止は、最終的な配線間あるいは配線とヴィアホー
ル間の相互距離の変動に有効であり、また、銅埋め込み
時のボイドは径が小さいヴィアホール部分で問題となる
ことから、本実施形態のように下層の層間絶縁膜４のヴ
ィアホール内壁保護のみでも第１実施形態と同様な効果
が得られる。
【００４９】一方、配線間容量の低減に関し、本実施形
態では、第３層間絶縁膜６が低比誘電率の有機系絶縁材
料からなるので、少なくとも配線間の結合容量は低減で
き、無機層間絶縁膜のみを用いた場合に比べ高速で、低
消費電力の半導体装置を良好に製造できる利点がある。
【００５０】［第３実施形態］上述した第１または第２
実施形態において、有機系層間絶縁膜を多孔質（ポーラ
ス）な膜から構成させると、シリル化剤の拡散が進み、
シリル化層またはシリル化剤の拡散層が容易に形成でき
る。
【００５１】このポーラス膜形成の具体例は、次のごと
くである。図２の第３層間絶縁膜６（および第２層間絶
縁膜４）として、多孔質タイプのポリアリルエーテル系
樹脂を用いる。空孔が多いので、図４のシリル化工程で
シリル化剤が容易に拡散し、ホール内壁に、より安定し
たシリル化剤拡散層、シリル化層および酸化シリコン膜
（保護層）が形成される。多孔質タイプのポリアリルエ
ーテル系樹脂の層間絶縁膜は、溶剤にポリアリルエーテ
ル系高分子、有機オリゴマーを溶かした液体材料を基板
に回転塗布し、１３０℃で９０秒間基板を加熱して溶剤
を飛ばし、その後、基板を３００℃で１時間ほど加熱し
てキュアする。キュアの加熱のとき、有機オリゴマーが
熱分解して微細な空孔が多数できる。続くシリル化処理
では、チャンバー内のホットプレート上に基板を置いて
２５０℃で加熱しながら、基板を５０Ｔｏｒｒ流量でチ
ャンバー内に流したシリル化剤ＤＭＳＤＭＡの蒸気に９
０秒間だけさらす。これにより、有機系層間絶縁膜のホ
ール内壁部にシリル加工分子と拡散したシリル化剤の混
合層が、第１実施形態より厚く、例えば約３０ｎｍほど
形成される。その後、第１実施形態と同様にして、酸素
プラズマ処理により酸化シリコンからなる保護層を形成
する。
【００５２】［第４実施形態］上述した第１または第２
実施形態において、有機系層間絶縁膜全体に最初からシ
リル化剤を添加したものを用いることができる。これに
より、図４のシリル化工程は不要となる。
【００５３】このシリル化剤が含有した有機系層間絶縁
膜形成の具体例は、次のごとくである。図２の第３層間
絶縁膜６（および第２層間絶縁膜４）の形成時に、有機
絶縁膜を堆積しようとする面上に、溶剤にポリアリルエ
ーテル系高分子のほか、シリル化剤であるＤＭＳＤＭＡ
を１０質量％ほど溶かした液体材料を回転塗布し、１３
０℃で９０秒間基板を加熱して溶剤を飛ばし、その後、
基板を３００℃で１時間ほど加熱してキュアする。これ
により、シリル化剤が含有した有機系層間絶縁膜が容易
に形成される。シリル化剤の含有率は、当該有機系絶縁
材料の比誘電率があまり大きくならないように決められ
る。この有機形層間絶縁膜は、シリル化剤が含有、また
は一部シリル化しているので、シリル化処理を省くこと
ができる。その後、第１実施形態と同様にして、酸素プ
ラズマに基板をさらすだけで、ホール内壁に酸化シリコ
ンからなる保護層が容易に形成される。
【００５４】上述した第１〜第４実施形態では、配線層
上にさらにデュアルダマシン構造の配線層を形成する場
合を図示して示すが、基板上に当該デュアルダマシン構
造の配線層を形成する場合にも同様に適用できる。ま
た、前述したようにエッチングストッパ膜３，５および
ハードマスク膜７、７´は、場合によっては省略でき
る。ただし、中間のエッチングストッパ膜５は、ドライ
エッチングの制御性を容易にする意味で、できるだけ設
けることが望ましい。さらに、ヴィアホール底面に埋め
込む有機物は、反射防止膜材料に限定されない。たとえ
ば、配線溝形成時のフォトリソグラフィ工程で、下層膜
とＳｉ含有レジスト、あるいは下層膜とＳＯＧ（Ｓｐｉ
ｎ Ｏｎ Ｇｌａｓｓ）と上層レジストを用いた多層レ
ジストプロセスを採用した場合、その下層膜をヴィアホ
ール底部に残すようにしてもよい。すなわち、下層膜の
ドライエッチング時に、その下層膜の一部をホール底部
に残し、これをドライエッチングストッパとして用いて
もよい。また、上述した４つの実施形態ではシリル化工
程で酸素プラズマにさらして酸化シリコンからなる保護
層を形成したが、これは一例であり、例えば窒素プラズ
マまたは窒素ラジカルにさらして窒化シリコンからなる
保護層を形成してもよい。その他、本発明の趣旨を逸脱
しない範囲で、種々の変形が可能である。
【００５５】
【発明の効果】本発明によれば、シリル化という簡単な
工程を追加するだけで、有機系の層間絶縁膜に一旦形成
した開口部を、その後の有機系材料の除去工程などにお
いて保護できる。このため、無機系絶縁材料より低い比
誘電率の有機系の層間絶縁膜の加工時のパターン精度を
高く維持できる。また、この開口部に導電材料を埋め込
むような場合、その導電材料を良好に埋め込むことがで
きる。その結果、有機系の層間絶縁膜の導入が容易とな
り、無機系層間絶縁膜を有した半導体装置に比べ消費電
力が低く高速な半導体装置が容易に実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の配線構造
の断面図である。
【図２】本発明の第１実施形態に係る半導体装置の製造
において、ハードマスク膜の形成後の断面図である。
【図３】本発明の第１実施形態に係る半導体装置の製造
において、ヴィアホール形成後の断面図である。
【図４】本発明の第１実施形態に係る半導体装置の製造
において、シリル化後の断面図である。
【図５】本発明の第１実施形態に係る半導体装置の製造
において、保護層形成後の断面図である。
【図６】本発明の第１実施形態に係る半導体装置の製造
において、配線溝パターンを有したレジスト形成後の断
面図である。
【図７】本発明の第１実施形態に係る半導体装置の製造
において、有機系反射防止膜の一部除去後の断面図であ
る。
【図８】本発明の第１実施形態に係る半導体装置の製造
において、ハードマスク層の一部除去後の断面図であ
る。
【図９】本発明の第１実施形態に係る半導体装置の製造
において、配線溝形成後の断面図である。
【図１０】本発明の第１実施形態に係る半導体装置の製
造において、エッチングストッパ膜の一部除去形成後の
断面図である。
【図１１】本発明の第２実施形態に係る半導体装置の製
造において、シリル化後の断面図である。
【図１２】本発明の第２実施形態に係る半導体装置の製
造において、配線溝形成後の断面図である。
【図１３】本発明の第２実施形態に係る半導体装置の製
造において、銅のＣＭＰ後の断面図である。
【図１４】従来の先ヴィアタイプのデュアルダマシン構
造の形成において、ハードマスク膜の形成後の断面図で
ある。
【図１５】従来の先ヴィアタイプのデュアルダマシン構
造の形成において、ヴィアホール形成後の断面図であ
る。
【図１６】従来の先ヴィアタイプのデュアルダマシン構
造の形成において、有機系物質の埋め込み後の断面図で
ある。
【図１７】従来の先ヴィアタイプのデュアルダマシン構
造の形成において、配線溝パターンを有したレジスト形
成後の断面図である。
【図１８】従来の先ヴィアタイプのデュアルダマシン構
造の形成において、配線溝形成後の断面図である。
【図１９】従来の先ヴィアタイプのデュアルダマシン構
造の形成において、レジストおよび樹脂の除去後の断面
図である。
【図２０】従来の先ヴィアタイプのデュアルダマシン構
造の形成において、エッチングストッパ膜の一部除去後
の断面図である。
【図２１】従来の先ヴィアタイプのデュアルダマシン構
造の形成において、銅のＣＭＰ後の断面図である。
【符号の説明】
１…第１層間絶縁膜、２…下層配線層、３，５…エッチ
ングストッパ膜、４…第３層間絶縁膜、６…第３層間絶
縁膜、４ａ，６ａ…シリル化層，シリル化拡散層または
混合層、４ｂ，６ｂ…酸化シリコン層（保護層）、７，
７´…ハードマスク膜、８，８ａ，８ｂ…有機系反射防
止膜（有機膜）、９…バリアメタル層、１０…銅、４０
…第２層間絶縁膜、Ｒ…レジスト、ＶＨ…ヴィアホール
フロントページの続き Ｆターム(参考） 5F033 HH11 JJ01 JJ11 KK11 MM02 MM12 MM13 NN06 NN07 PP27 QQ04 QQ09 QQ10 QQ11 QQ21 QQ25 QQ28 QQ37 QQ48 QQ49 QQ89 QQ90 QQ91 RR04 RR06 RR22 RR23 RR24 RR25 RR29 SS03 SS11 SS22 SS30 TT02 TT04 TT07 XX09 XX24 XX28

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】有機系の層間絶縁膜に開口部を形成する工
    程を含む半導体装置の製造方法であって、 有機系の層間絶縁膜を堆積する工程と、 当該有機系の層間絶縁膜に開口部を形成する工程と、 前記開口部内で露出した前記有機系の層間絶縁膜の壁面
    部をシリル化して改質する工程とを含む半導体装置の製
    造方法。
  2. 【請求項２】シリル化された前記開口部壁面の表面に、
    無機系絶縁材料からなる保護層を形成する工程をさらに
    含む請求項１記載の半導体装置の製造方法。
  3. 【請求項３】前記保護層の形成工程では、シリル化によ
    りシリル化分子を含んだ前記開口部の内壁面を酸素プラ
    ズマにさらして、当該開口部の内壁面を保護する酸化シ
    リコン膜を形成する請求項２記載の半導体装置の製造方
    法。
  4. 【請求項４】前記シリル化後に、前記開口部を形成した
    状態で有機系物質を形成し、当該有機系物質を少なくと
    も前記開口部内から除去する工程をさらに含む請求項１
    記載の半導体装置の製造方法。
  5. 【請求項５】前記開口部は、デュアルダマシンの配線プ
    ロセスにおける２つの層間絶縁膜を貫いて形成されたヴ
    ィアホールであり、 当該ヴィアホールが形成された状態で、フォトレジスト
    を塗布し、露光し、現像する工程を経て前記２つの層間
    絶縁膜のうち上層の層間絶縁膜に、前記ヴィアホールに
    連通した配線溝を形成する工程をさらに含む請求項４記
    載の半導体装置の製造方法。
  6. 【請求項６】前記２つの層間絶縁膜の間に、前記配線溝
    の形成のためのエッチング時に、前記２つの層間絶縁膜
    のうち下層の層間絶縁膜のヴィアホールを保護するエッ
    チングストッパ膜を予め形成する工程をさらに含む請求
    項５記載の半導体装置の製造方法。
  7. 【請求項７】前記２つの層間絶縁膜のうち、前記配線溝
    が形成される少なくとも前記上層の層間絶縁膜が有機系
    の絶縁材料から構成されている請求項５記載の半導体装
    置の製造方法。
  8. 【請求項８】前記有機系の層間絶縁膜として、多孔質な
    有機絶縁膜を形成する請求項１記載の半導体装置の製造
    方法。
  9. 【請求項９】有機系の層間絶縁膜に開口部を形成する工
    程を含む半導体装置の製造方法であって、 シリル化剤を含有した有機系の層間絶縁膜を堆積する工
    程と、 当該有機系の層間絶縁膜に開口部を形成する工程と、 シリル化剤を含んだ前記開口部の内壁面の表面に無機系
    絶縁材料からなる保護層を形成する工程とを含む半導体
    装置の製造方法。
  10. 【請求項１０】前記保護層の形成工程では、シリル化剤
    を含んだ前記開口部の内壁面を酸素プラズマにさらし
    て、当該開口部の内壁面を保護する酸化シリコン膜を形
    成する請求項９記載の半導体装置の製造方法。
  11. 【請求項１１】重ねて積層された２つの有機系の層間絶
    縁膜を有し、当該２つの有機系の層間絶縁膜のうち下層
    の層間絶縁膜にヴィアホールが開口され、上層の層間絶
    縁膜に前記ヴィアホールに連通した配線溝が開口され、
    当該配線溝と前記ヴィアホールに導電材料が埋め込まれ
    た配線構造を有した半導体装置であって、 前記２つの層間絶縁膜のうち下層の層間絶縁膜の前記ヴ
    ィアホールの内壁部分に、シリル化分子を含む層と、当
    該シリル化分子を含む層のヴィアホール内壁表面部分に
    形成され無機系絶縁物質からなる保護層とを有する半導
    体装置。
  12. 【請求項１２】前記保護層が酸化シリコンからなる請求
    項１１記載の半導体装置。
JP2002080056A 2002-03-22 2002-03-22 半導体装置の製造方法および半導体装置 Withdrawn JP2003282698A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002080056A JP2003282698A (ja) 2002-03-22 2002-03-22 半導体装置の製造方法および半導体装置
DE10392412T DE10392412T5 (de) 2002-03-22 2003-03-20 Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
KR10-2004-7014809A KR20040093742A (ko) 2002-03-22 2003-03-20 반도체 장치의 제조 방법 및 반도체 장치
US10/506,792 US20050079705A1 (en) 2002-03-22 2003-03-20 Process for producing semiconductor device and semiconductor device
PCT/JP2003/003454 WO2003081665A1 (fr) 2002-03-22 2003-03-20 Procede de production de dispositif semi-conducteur et dispositif semi-conducteur
TW092106339A TWI228792B (en) 2002-03-22 2003-03-21 Process for producing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002080056A JP2003282698A (ja) 2002-03-22 2002-03-22 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2003282698A true JP2003282698A (ja) 2003-10-03

Family

ID=28449084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002080056A Withdrawn JP2003282698A (ja) 2002-03-22 2002-03-22 半導体装置の製造方法および半導体装置

Country Status (6)

Country Link
US (1) US20050079705A1 (ja)
JP (1) JP2003282698A (ja)
KR (1) KR20040093742A (ja)
DE (1) DE10392412T5 (ja)
TW (1) TWI228792B (ja)
WO (1) WO2003081665A1 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006003948A1 (ja) * 2004-07-02 2006-01-12 Tokyo Electron Limited 半導体デバイスの製造方法
WO2006025501A1 (ja) * 2004-09-02 2006-03-09 Rohm Co., Ltd. 半導体装置の製造方法およびこれを用いて形成された半導体装置
WO2006025500A1 (ja) * 2004-09-02 2006-03-09 Rohm Co., Ltd. 半導体装置の製造方法およびこれを用いて形成された半導体装置
JP2007123836A (ja) * 2005-09-29 2007-05-17 Tokyo Electron Ltd 基板処理方法およびコンピュータ読取可能な記憶媒体
JP2007335621A (ja) * 2006-06-15 2007-12-27 Sony Corp 半導体装置の製造方法
US7326641B2 (en) 2003-12-04 2008-02-05 Renesas Technology Corp. Semiconductor device and method for manufacturing the same
JP2008034837A (ja) * 2006-07-05 2008-02-14 Tokyo Electron Ltd アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法
JP2008098418A (ja) * 2006-10-12 2008-04-24 Tokyo Electron Ltd 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP2008513552A (ja) * 2004-09-15 2008-05-01 ハネウェル・インターナショナル・インコーポレーテッド 処理剤物質
JP2008518460A (ja) * 2004-10-27 2008-05-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属間誘電体として用いられる低ｋ及び超低ｋの有機シリケート膜の疎水性の回復
JP2008535249A (ja) * 2005-03-28 2008-08-28 東京エレクトロン株式会社 超臨界ｃｏ２を用いた誘電体層の処理法
KR101036159B1 (ko) * 2003-11-20 2011-05-23 매그나칩 반도체 유한회사 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
JP2012044065A (ja) * 2010-08-20 2012-03-01 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2012222329A (ja) * 2011-04-14 2012-11-12 Tokyo Electron Ltd 液処理方法及び液処理装置
US8377818B2 (en) 2006-07-05 2013-02-19 Tokyo Electron Limited Aftertreatment method for amorphous carbon film
JP2013157625A (ja) * 2013-04-09 2013-08-15 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US8821974B2 (en) 2010-08-20 2014-09-02 Dainippon Screen Mfg. Co., Ltd. Substrate processing method
JP2015079992A (ja) * 2014-12-22 2015-04-23 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2015088666A (ja) * 2013-10-31 2015-05-07 富士通株式会社 半導体装置の製造方法及び半導体装置
JP2015204365A (ja) * 2014-04-14 2015-11-16 富士通株式会社 化合物半導体装置及びその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797202B1 (ko) * 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
US8475666B2 (en) * 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
JP2005294525A (ja) 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
US7528069B2 (en) * 2005-11-07 2009-05-05 Freescale Semiconductor, Inc. Fine pitch interconnect and method of making
US20070202689A1 (en) * 2006-02-27 2007-08-30 Samsung Electronics Co., Ltd. Methods of forming copper vias with argon sputtering etching in dual damascene processes
KR100822581B1 (ko) * 2006-09-08 2008-04-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100829603B1 (ko) * 2006-11-23 2008-05-14 삼성전자주식회사 에어 갭을 갖는 반도체 소자의 제조 방법
US7906426B2 (en) * 2007-04-23 2011-03-15 Globalfoundries Singapore Pte. Ltd. Method of controlled low-k via etch for Cu interconnections
US8481423B2 (en) * 2007-09-19 2013-07-09 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
US8772933B2 (en) * 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
US8361152B2 (en) * 2008-06-06 2013-01-29 Providence Medical Technology, Inc. Facet joint implants and delivery tools
US20100285667A1 (en) * 2009-05-06 2010-11-11 International Business Machines Corporation Method to preserve the critical dimension (cd) of an interconnect structure
US9171793B2 (en) * 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
EP3311404A4 (en) * 2015-06-22 2019-02-20 INTEL Corporation INVERSION OF PICTURE SHADES WITH DIELECTRIC USING ASCENDING RETICULATION FOR INTERCONNECTIONS OF FINAL MANUFACTURING UNITS (BEOL)
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3060913D1 (en) * 1979-05-12 1982-11-11 Fujitsu Ltd Improvement in method of manufacturing electronic device having multilayer wiring structure
US4394211A (en) * 1982-09-08 1983-07-19 Fujitsu Limited Method of manufacturing a semiconductor device having a layer of polymide resin
US4715941A (en) * 1986-04-14 1987-12-29 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US5312196A (en) * 1992-05-19 1994-05-17 Hewlett-Packard Company Portable printer and sheet feeder
JPH07321091A (ja) * 1994-05-19 1995-12-08 Sanyo Electric Co Ltd エッチング方法及び配線形成方法
JPH08335634A (ja) * 1995-06-08 1996-12-17 Toshiba Corp 半導体装置の製造方法
JPH1050632A (ja) * 1996-07-30 1998-02-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH10209273A (ja) * 1997-01-16 1998-08-07 Fujitsu Ltd 半導体装置の製造方法
US6037249A (en) * 1997-12-31 2000-03-14 Intel Corporation Method for forming air gaps for advanced interconnect systems
JP3585384B2 (ja) * 1998-12-22 2004-11-04 松下電器産業株式会社 半導体装置の製造方法
JP3084367B1 (ja) * 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
US6348407B1 (en) * 2001-03-15 2002-02-19 Chartered Semiconductor Manufacturing Inc. Method to improve adhesion of organic dielectrics in dual damascene interconnects

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036159B1 (ko) * 2003-11-20 2011-05-23 매그나칩 반도체 유한회사 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
US7326641B2 (en) 2003-12-04 2008-02-05 Renesas Technology Corp. Semiconductor device and method for manufacturing the same
US8075730B2 (en) 2004-07-02 2011-12-13 Tokyo Electron Limited Apparatus for manufacturing a semiconductor device
WO2006003948A1 (ja) * 2004-07-02 2006-01-12 Tokyo Electron Limited 半導体デバイスの製造方法
JP2006049798A (ja) * 2004-07-02 2006-02-16 Tokyo Electron Ltd 溝配線または接続孔を有する半導体装置の製造方法
US7727907B2 (en) 2004-09-02 2010-06-01 Ulvac Inc. Manufacturing method of semiconductor device and semiconductor device produced therewith
JP2006073800A (ja) * 2004-09-02 2006-03-16 Rohm Co Ltd 半導体装置の製造方法
US8288295B2 (en) 2004-09-02 2012-10-16 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device produced therewith
JP2006073799A (ja) * 2004-09-02 2006-03-16 Rohm Co Ltd 半導体装置の製造方法
WO2006025501A1 (ja) * 2004-09-02 2006-03-09 Rohm Co., Ltd. 半導体装置の製造方法およびこれを用いて形成された半導体装置
WO2006025500A1 (ja) * 2004-09-02 2006-03-09 Rohm Co., Ltd. 半導体装置の製造方法およびこれを用いて形成された半導体装置
US8212338B2 (en) 2004-09-02 2012-07-03 Ulvac Manufacturing method of semiconductor device and semiconductor device produced therewith
JP2008513552A (ja) * 2004-09-15 2008-05-01 ハネウェル・インターナショナル・インコーポレーテッド 処理剤物質
JP2008518460A (ja) * 2004-10-27 2008-05-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属間誘電体として用いられる低ｋ及び超低ｋの有機シリケート膜の疎水性の回復
JP2008535249A (ja) * 2005-03-28 2008-08-28 東京エレクトロン株式会社 超臨界ｃｏ２を用いた誘電体層の処理法
JP2007123836A (ja) * 2005-09-29 2007-05-17 Tokyo Electron Ltd 基板処理方法およびコンピュータ読取可能な記憶媒体
JP2007335621A (ja) * 2006-06-15 2007-12-27 Sony Corp 半導体装置の製造方法
JP2008034837A (ja) * 2006-07-05 2008-02-14 Tokyo Electron Ltd アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法
US8377818B2 (en) 2006-07-05 2013-02-19 Tokyo Electron Limited Aftertreatment method for amorphous carbon film
JP2008098418A (ja) * 2006-10-12 2008-04-24 Tokyo Electron Ltd 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
US8187981B2 (en) 2006-10-12 2012-05-29 Tokyo Electron Limited Substrate processing method, substrate processing system, and computer-readable storage medium
US8821974B2 (en) 2010-08-20 2014-09-02 Dainippon Screen Mfg. Co., Ltd. Substrate processing method
US9005703B2 (en) 2010-08-20 2015-04-14 SCREEN Holdings Co., Ltd. Substrate processing method
US9455134B2 (en) 2010-08-20 2016-09-27 SCREEN Holdings Co., Ltd. Substrate processing method
JP2012044065A (ja) * 2010-08-20 2012-03-01 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2012222329A (ja) * 2011-04-14 2012-11-12 Tokyo Electron Ltd 液処理方法及び液処理装置
JP2013157625A (ja) * 2013-04-09 2013-08-15 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US9966463B2 (en) 2013-10-31 2018-05-08 Fujitsu Limited Semiconductor device and method for producing same having multilayer wiring structure with contact hole having hydrophobic film formed on side surface of the contact hole
JP2015088666A (ja) * 2013-10-31 2015-05-07 富士通株式会社 半導体装置の製造方法及び半導体装置
US9660065B2 (en) 2013-10-31 2017-05-23 Fujitsu Limited Semiconductor device and method for producing same having multilayer wiring structure with contact hole having hydrophobic film formed on side surface of the contact hole
JP2015204365A (ja) * 2014-04-14 2015-11-16 富士通株式会社 化合物半導体装置及びその製造方法
JP2015079992A (ja) * 2014-12-22 2015-04-23 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
DE10392412T5 (de) 2005-06-30
US20050079705A1 (en) 2005-04-14
WO2003081665A1 (fr) 2003-10-02
TW200402835A (en) 2004-02-16
TWI228792B (en) 2005-03-01
KR20040093742A (ko) 2004-11-08

Similar Documents

Publication Publication Date Title
JP2003282698A (ja) 半導体装置の製造方法および半導体装置
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
US6649531B2 (en) Process for forming a damascene structure
US7268071B2 (en) Dual damascene interconnections having low K layer with reduced damage arising from photoresist stripping
CN100440433C (zh) 制造半导体器件的方法
US7781332B2 (en) Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
US7563719B2 (en) Dual damascene process
JP2001077196A (ja) 半導体装置の製造方法
US7432191B1 (en) Method of forming a dual damascene structure utilizing a developable anti-reflective coating
US20100181678A1 (en) Structure with self aligned resist layer on an interconnect surface and method of making same
JP2007173795A (ja) 相互接続構造体を形成する方法
US7001833B2 (en) Method for forming openings in low-k dielectric layers
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US20070232046A1 (en) Damascene interconnection having porous low K layer with improved mechanical properties
US20070222076A1 (en) Single or dual damascene structure reducing or eliminating the formation of micro-trenches arising from lithographic misalignment
US7767386B2 (en) Method of patterning an organic planarization layer
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
WO2004065934A2 (en) Semiconductor fabrication method for making small features
US20080073321A1 (en) Method of patterning an anti-reflective coating by partial etching
US6452275B1 (en) Fabrication of integrated circuits with borderless vias
US7883835B2 (en) Method for double patterning a thin film
US20040063308A1 (en) Method for forming openings in low-k dielectric layers
US7452822B2 (en) Via plug formation in dual damascene process
US20030205815A1 (en) Fabrication method of integrated circuits with borderless vias and low dielectric constant inter-metal dielectrics
US20040115565A1 (en) Method for patterning a layer of a low dielectric constant material

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050126