JP3585384B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3585384B2 JP3585384B2 JP36387898A JP36387898A JP3585384B2 JP 3585384 B2 JP3585384 B2 JP 3585384B2 JP 36387898 A JP36387898 A JP 36387898A JP 36387898 A JP36387898 A JP 36387898A JP 3585384 B2 JP3585384 B2 JP 3585384B2
- Authority
- JP
- Japan
- Prior art keywords
- organic insulating
- insulating film
- layer
- forming
- silylated layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明に属する技術分野】
本発明は、半導体装置の製造方法、特に有機絶縁膜を用いた配線の形成方法を含む半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＬＳＩの高速化・低消費電力化に伴い、配線遅延を抑制するために層間絶縁膜の低誘電率化が必要となっている。従来、層間絶縁膜には酸化膜（誘電率ε＝４．２）が用いられてきたが、近年、誘電率を下げるためフッ素をドープした酸化膜ＳｉＯＦ（誘電率ε＝３．３〜３．８ ）が用いられつつある。さらに誘電率を低くし、配線遅延を抑制するために、有機材料を用いた有機絶縁膜（誘電率ε＝２．０〜２．８ ）の利用が提案されている。
【０００３】
このような有機絶縁膜を用いる場合、ドライエッチングによるパターン形成時のマスクとしてレジストマスクを用いることができないという問題点がある。すなわち、レジストマスクを用いてドライエッチングを行ないパターンを形成した後に、レジストマスクを除去する際に、有機絶縁膜にダメージが入るためである。
【０００４】
以下に図面を用いて、有機絶縁膜のパターニングにレジストを用いることができない理由を説明する。
【０００５】
まず、図６（ａ）に示すようにシリコン基板６１上に有機絶縁膜６２を堆積し、フォトリソグラフィーによりレジストパターン６３を形成する（図６（ｂ））。次に、レジストマスクを用いてドライエッチングを行ないパターンを形成した後に、レジストマスクを除去する際に、酸素ガスを主体としたアッシングを用いる。有機絶縁膜６２も炭素を主構成物質としているポリマーであり、Ｏ２ プラズマによりエッチングされる。そのため、レジスト６３が消失すると、有機絶縁膜のエッチングが始まり、有機絶縁膜中にダメージ層６４が形成される。（図６（ｃ）参照）。
【０００６】
そこで、有機絶縁膜を用いる際には、酸化膜等を用いたハードマスクを用いるのが一般的である。
【０００７】
また、配線工程における工程削減のためダマシン（Ｄａｍａｓｃｅｎｅ）プロセスが提案されている。これは、層間絶縁膜に配線となる溝パターンを形成し、配線溝に配線材料を同時に埋め込み、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって研磨を行ない、不要部分の配線材料を除去し、配線溝を形成しようというものである。
【０００８】
以下図面を参照しながら、上記した従来の有機絶縁膜を用いてダマシンプロセスにより配線を形成する方法について説明する。図７は従来の有機絶縁膜を用いた場合のダマシンプロセスの一例を示したものである。
【０００９】
図７（ａ） に示すようにシリコン基板７１上に有機絶縁膜７２を形成する。次に、シリコン酸化膜７３を堆積する（図７（ｂ））。その後、リソグラフィー、ドライエッチングにより上記シリコン酸化膜７３をパターニングする（図７（ｃ））。次に、シリコン酸化膜７３をマスクとして、Ｏ２ を主体としたプラズマによってドライエッチングを行ない溝パターン７５を形成する（図７（ｄ））。続いて、図７（ｅ）に示すように配線材料となる金属７６をスパッタ法、ＣＶＤ法、メッキ法等により溝パターン７５に埋め込む（図７（ｅ））。次に、ＣＭＰ法によって、先に堆積した配線材料の不要な領域を除去し、溝配線を形成する。（図７（ｆ））。
【００１０】
【発明が解決しようとする課題】
しかしながら上記のような構成では、以下のような問題点を有していた。
【００１１】
▲１▼ 有機絶縁膜上に、酸化膜を用いたハードマスクを形成する際に、ＣＶＤ法による酸化膜堆積、リソグラフィー、ドライエッチング工程等、非常に工程数が増加する。
【００１２】
▲２▼ 有機絶縁膜上に酸化膜を堆積する際に、堆積中の基板温度の上昇により有機絶縁膜にダメージが生じる（例えばＣＶＤでは、デポ中に４００℃を超える高温になり、有機絶縁膜にダメージを与える）。
【００１３】
▲３▼ 有機絶縁膜に配線材料が接する場合、大気中から有機絶縁膜中に浸入した水分や不純物に配線材料が影響される。
【００１４】
▲４▼ また、有機絶縁膜中に水分が浸入していると、配線を形成した際の配線の劣化をもたらす。
【００１５】
本発明は上記問題点に鑑み、有機絶縁膜を用いた際のダメージを抑制でき、また、大気中からの有機絶縁膜への水分の浸入および有機絶縁膜から配線材料への水分の浸入を抑制できるとともに、より簡便に有機絶縁膜を用いたダマシンプロセスを実現することができる半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、基板上に有機絶縁膜を形成する工程と、
前記有機絶縁膜上にシリコン酸化膜を堆積する工程と、
リソグラフィーによりレジストパターンを形成した後、前記レジストパターンをマスクとして前記シリコン酸化膜を選択的に除去する工程と、
前記シリコン酸化膜をマスクとして、酸素を含んだプラズマにより前記有機絶縁膜を選択的に除去する工程と、
前記有機絶縁膜の側壁にシリル化層を形成する工程と、を備えることを特徴とするものである。
【００１７】
請求項１記載の半導体装置の製造方法によれば、有機絶縁膜の表面に表面改質層を形成することにより、エッチングストッパ、ＣＭＰストッパ、水分の吸着浸入抑制が可能となり、とくに従来の酸化膜マスクを用いずにパターニングが可能となるので、マスクとなる酸化膜の堆積による温度上昇による有機絶縁膜の劣化を抑制することができ、有機絶縁膜にダメージを与えず、かつ有機絶縁膜の劣化のない配線を形成することが可能となる。
【００１８】
このように有機絶縁膜表面を低温で改質することにより、上記課題を解決することができるが、ここで本発明に用いる表面改質の一手段であるシリル化プロセスについて説明する。シリル化はリソグラフィー工程におけるレジストと基板との密着性を向上するために一般的に使用されている基板表面の改質処理方法の一つである。シリル化には用いられる溶剤の一つとして、ヘキサメチルジシラザン（以下ＨＭＤＳと略す）があり、これは室温中でＯＨ基と加水分解を起こす性質がある。表面にＯＨ基が吸着した基板をＨＭＤＳで処理すると、
（ＣＨ３）３−Ｓｉ−ＮＨ−Ｓｉ−（ＣＨ３）３＋ ２ （Ｘ−ＯＨ） →２（（ＣＨ３）３−Ｓｉ −ＯＸ）＋ ＮＨ３
という反応が起こり、基板上にＳｉを含む疎水性の膜が形成される（図５参照）。このように基板を疎水性に改質し、レジストと基板との密着性を向上させることができる。
【００１９】
また、レジスト上の所望領域をシリル化することにより、マスク層を形成する表面イメージングも可能であり、シリル化反応層はＳｉを含んだ改質層になっており、従来のレジストよりドライエッチング耐性が高くなるため、このシリル化層をマスクとして、Ｏ２ を主体とするプラズマによってドライエッチングを行なうことにより微細なレジストパターンを形成することができるのである。
【００２０】
本発明では、このシリル化反応を有機絶縁膜に適用し、ドライエッチング時のマスク、ＣＭＰ時のストッパ、有機絶縁膜への水分の吸着を抑制する層、として用いるとともに、低温で上記効果のあるシリル化層を形成でき、有機絶縁膜へのダメージを低減することができる。
【００２２】
さらに、大気中の水分が有機絶縁膜に吸着することを抑制し、誘電率の増加を低減できる。
【００２３】
請求項２記載の半導体装置の製造方法は、基板上に有機絶縁膜を形成する工程と、
前記有機絶縁膜上に第１のシリル化層を形成する工程と、
前記第１のシリル化層上にリソグラフィー法によりレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記第１のシリル化層を選択的に除去する工程と、
酸素を含んだプラズマにより前記第１のシリル化層をエッチングストッパとして前記有機絶縁膜内に溝パターンを形成する工程と、
前記溝の側壁に第２のシリル化層を形成する工程と、
前記溝パターンに導電膜を堆積する工程と、
前記第１のシリル化層をストッパとして、ＣＭＰ法を行ない、前記導電膜を研磨除去する工程とを、備えることを特徴とするものである。
【００２４】
請求項２記載の半導体装置の製造方法によれば、有機絶縁膜の表面に表面改質層を形成することにより、エッチングストッパ、ＣＭＰストッパ、水分の吸着浸入抑制が可能となり、とくに従来の酸化膜マスクを用いずにパターニングが可能となるので、マスクとなる酸化膜の堆積による温度上昇による有機絶縁膜の劣化を抑制することができ、有機絶縁膜にダメージを与えず、かつ有機絶縁膜の劣化のない配線を形成することが可能となる。
【００２５】
請求項３記載の半導体装置の製造方法は、基板上に第１の有機絶縁膜を形成する工程と、
前記第１の有機絶縁膜上に第１のシリル化層を形成する工程と、
前記第１のシリル化層上にリソグラフィー法により配線孔のパターンを形成する工程と、
前記配線孔のパターンをマスクとして前記第１のシリル化層を除去する
工程と、
前記第１の有機絶縁膜上に第２の有機絶縁膜を堆積する工程と、
前記第２の有機絶縁膜上に第２のシリル化層を形成する工程と、
前記第２のシリル化層上にリソグラフィー法により配線溝のパターンを形成する工程と、
前記配線溝のパターンをマスクとして前記第２のシリル化層を除去する工程と、
前記第１のシリル化層および前記第２のシリル化層をマスクとし、酸素を含んだプラズマにより前記第１の有機絶縁膜と前記第２の有機絶縁膜内に凹部を形成する工程と、
前記凹部の側壁に第３のシリル化層を形成する工程と、
前記凹部に導電膜を堆積する工程と、
前記第２のシリル化層をストッパとして、ＣＭＰ法を行ない、前記導電膜を研磨除去する工程と、を備えることを特徴とするものである。
【００２６】
請求項３記載の半導体装置の製造方法によれば、請求項２と同様な効果がある。
【００２９】
請求項４記載の半導体装置の製造方法は、請求項１、請求項２または請求項３において、シリル化層は、ヘキサメチルジシラザン（ＨＭＤＳ）、1,1,3,3-テトラメチルジシラザン（ＴＭＤＳ）、ジメチルシリルジメチルアミン（ＤＭＳＤＭＡ）、ジメチルシリルジエチルアミン（ＤＭＳＤＥＡ）の少なくとも一つを用いるものである。
【００３０】
請求項４記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果がある。
【００３１】
請求項５記載の半導体装置の製造方法は、請求項４において、シリル化層を形成する工程において、シリル化の前処理として、Ｈ2 ＯもしくはＯＨ基を含むガスを用いたプラズマによって有機絶縁膜の表面処理を行ない、その後シリル化層を形成するものである。
【００３２】
請求項５記載の半導体装置の製造方法によれば、請求項４と同様な効果がある。
【００３３】
【発明の実施の形態】
以下本発明の実施の形態について、図１から図５を参照しながら説明する。
【００３４】
（実施の形態１）
図１は、本発明の第１の実施の形態である半導体装置の製造方法の工程断面図を示すものである。図１において、１はシリコン基板、２は有機絶縁膜、３はフォトレジストパターン、１０は表面改質層として例えばシリル化層である。
【００３５】
まず、図１（ａ）に示すように、シリコン基板１上に有機絶縁膜２を堆積する。次に、ヘキサメチルジシラザン（ＨＭＤＳ）を有機絶縁膜２上に塗布する。有機絶縁膜２上に大気中の水分が吸着してできるＯＨと、ＨＭＤＳが以下のような反応を起こし（図５参照）、有機絶縁膜２上にＳｉを含んだシリル化層１０を形成する（図１（ｂ））。
【００３６】
（ＣＨ３）３−Ｓｉ−ＮＨ−Ｓｉ−（ＣＨ３）３ ＋ ２（Ｘ−ＯＨ） → ２（（ＣＨ３）３−Ｓｉ −ＯＸ）＋ＮＨ３
そして、図１（ｃ）に示すようにシリル化層１０上に、リソグラフィーによりレジストパターン３を形成する。次に、図１（ｄ）に示すようにドライエッチング法により、レジスト３ のパターンをマスクとしてシリル化層１０をエッチングする。シリル化層１０のエッチングには、反応性イオンエッチング法（以下ＲＩＥと略す）を用いた。シリル化層１０は主に炭素、水素とシリコンで形成されているため、ＣＦ４ ガスから発生するフッ素とＯ２ ガスから発生するＯ＊ ラジカルを主なエッチャントとして用いた。
【００３７】
エッチング条件は次の通りである。
【００３８】
ＣＦ４ ガス流量：５０ｓｃｃｍ
Ｏ２ ガス流量 ：１０ｓｃｃｍ
圧力 ：５Ｐａ
ＲＦパワー ：２００Ｗ
シリル化層１０がエッチングされた後、有機絶縁膜２のドライエッチング条件に切り替えた。有機絶縁膜２のドライエッチングには、以下に示す条件を適用した。
【００３９】
Ｏ２ ＝１００ｓｃｃｍ
圧力 ５Ｐａ
ＲＦパワー ：１００Ｗ
酸素を主体とするプラズマを用いるため、炭素が主体であるレジストと有機絶縁膜は容易にエッチングされる。エッチ速度はレジスト３、有機絶縁膜２とも約１００ｎｍ／ｍｉｎ．であった。一方、シリル化層１０は、Ｓｉを含むためＯ２ プラズマにおけるエッチ速度は、レジスト３、有機絶縁膜２に比べて小さく約１０ｎｍ／ｍｉｎ．である。そのため、エッチング中にレジスト３が消失しても、シリル化層１０がエッチングストッパとなり、図１（ｅ）に示す形状を得ることができる。また、シリル化層１０がエッチングストッパとなるため有機絶縁膜がＯ２ プラズマによってダメージを受けることを抑制することができる。さらに、本実施の形態では、エッチングマスクとしてシリコン酸化膜を用いないため、シリコン酸化膜堆積中の温度上昇による有機絶縁膜２の特性劣化という問題も解決することが可能である。
【００４０】
（実施の形態２）
本発明の第２の実施の形態について図２を参照しながら説明する。図２は、本発明の第２の実施の形態である半導体装置の製造方法の工程断面図を示すものである。図２において、１はシリコン基板、２は有機絶縁膜、３はフォトレジスト、４はシリコン酸化膜、１１は有機絶縁膜側壁の表面改質層として例えばシリル化層である。
【００４１】
図２（ａ）に示すように、シリコン基板１上に有機絶縁膜２を堆積する。次に、シリコン酸化膜４を有機絶縁膜２上に堆積する（図２（ｂ））。次に、図２（ｃ）に示すようにシリコン酸化膜４上に、リソグラフィーによりレジストパターン３を形成した後、レジストパターン３をマスクとしてドライエッチング法により、シリコン酸化膜４をエッチングする。シリコン酸化膜４のエッチングには、以下に示す条件を用いた。
【００４２】
ＣＦ４ ガス流量 ： ５０ｓｃｃｍ
ＣＨＦ３ ガス流量： ５０ｓｃｃｍ
圧力 ： ５Ｐａ
ＲＦパワー ： ５００Ｗ
そして、図２（ｄ）に示すように、レジスト３、シリコン酸化膜４をマスクとして、酸素を主体としたプラズマを用いたドライエッチングにより、有機絶縁膜２をエッチングし所望のパターンを得る。エッチング条件は以下の通り。
【００４３】
Ｏ２ ＝ １００ｓｃｃｍ
圧力 ５Ｐａ
ＲＦバワー ：１００Ｗ
このとき、Ｏ２ を主体としたプラズマを用いるためレジストは消失してしまうが、シリコン酸化膜４がエッチングストッパの働きをする。そのため有機絶縁膜がＯ２ プラズマによってダメージを受けることを抑制することができる（図２（ｅ））。
【００４４】
その後、図２（ｅ）に示すように、ＨＭＤＳによりシリル化を行ない、上記した工程で形成された有機絶縁膜２の側壁にシリル化層１１を形成する。この有機絶縁膜２の側壁に形成されたシリル化層１１により、有機絶縁膜２の表面は疎水性化に改質され、大気中の水分の有機絶縁膜２への吸着および有機絶縁膜２への侵入を防ぐ。そして、大気中の水分による有機絶縁膜２の劣化を抑制することができるのである。
【００４５】
（実施の形態３）
本発明の第３の実施の形態について図面を参照しながら説明する。図３は、本発明の第３の実施の形態である半導体装置の製造方法の工程断面図を示すものである。図３において、１はシリコン基板、２は有機絶縁膜、１２は有機絶縁膜２の表面の表面改質層例えばシリル化層、１３は有機絶縁膜２の側壁表面の表面改質層例えばシリル化層、３１は配線溝パターンのレジストパターン、３２は配線溝、３３は配線材料である。
【００４６】
図３（ａ）に示すように、シリコン基板１上に有機絶縁膜２を堆積する。次に、図３（ｂ）に示すようにＨＭＤＳを有機絶縁膜２上に塗布する。有機絶縁膜上に大気中の水分が吸着してできるＯＨ基と、ＨＭＤＳが以下のような反応を起こし（図５参照）、有機絶縁膜２の表面上にＳｉを含んだシリル化層１２が形成される（図３（ｂ））。
【００４７】
図３（ｃ）に示すようにシリル化層１２上に、リソグラフィーにより配線溝パターンのレジストパターン３１を形成する。次に、図３（ｄ）に示すようにドライエッチング法により、レジストパターン３１をマスクとしてシリル化層１２をエッチングする。シリル化層１２のエッチングには、ＲＩＥ法を用いた。シリル化層１２は主に炭素とシリコンで形成されているため、ＣＦ４ ガスから発生するフッ素とＯ２ ガスから発生するＯ＊ラジカルを主なエッチャントとして用いた。
【００４８】
エッチング条件は次の通りである。
【００４９】
ＣＦ４ ガス流量：５０ｓｃｃｍ
Ｏ２ ガス流量 ：１０ｓｃｃｍ
圧力 ：５Ｐａ
ＲＦパワー ：２００Ｗ
シリル化層１２がエッチングされた後、有機絶縁膜２をエッチングするために、以下に示すエッチング条件を適用した。
【００５０】
Ｏ２ ＝ １００ｓｃｃｍ
圧力 ５Ｐａ
ＲＦパワー ：１００Ｗ
酸素を主体とするプラズマを用いるため、炭素が主体であるレジストパターン３１と有機絶縁膜２は容易にエッチングされる。エッチ速度はレジストパターン３１、有機絶縁膜２とも約１００ｎｍ／ｍｉｎ．であった。一方、シリル化層１２は、Ｓｉを含むためＯ２ プラズマにおけるエッチ速度は、レジストパターン３１、有機絶縁膜２に比べて小さく約１０ｎｍ／ｍｉｎ．である。そのため、エッチング中にレジストパターン３１が消失しても、シリル化層１０がエッチングストッパとなり、図３（ｅ）に示ように配線溝パターン３２を形成することができる。
【００５１】
シリコン基板１上にＨＭＤＳを塗布しシリル化を行ない、有機絶縁膜２の側壁にもシリル化層１３を形成する。この有機絶縁膜２の側壁に形成されたシリル化層１３により、有機絶縁膜２の表面は疎水性化に改質され、大気中の水分の有機絶縁膜２への吸着および有機絶縁膜２中への侵入を防ぐ。その結果、大気中の水分による有機絶縁膜２の誘電率の増大を抑制することができるのである。
【００５２】
次に、配線材料（ここではＣｕを用いる）を基板１に堆積させ、上記した配線溝３２に配線材料を埋め込む（図３（ｆ））。
【００５３】
そして、ＣＭＰ法で基板表面のＣｕを研磨する。この時、先に形成したシリル化層１２は、Ｓｉを含むためＣＭＰ時の研磨レートが小さく、有機絶縁膜２をＣＭＰにより研磨する際のストッパとなり、図３（ｇ）に示すようなシングルダマシン配線を得ることができる。
【００５４】
このようにして形成された有機絶縁膜２を用いたシングルダマシン配線では、大気中の水分の有機絶縁膜２への吸着、侵入がなく、かつその水分の配線材料への侵入なく、特性劣化を抑制できる。また、シリル化をエッチングストッパ層として用いることで、有機絶縁膜２の特性が高温処理により劣化することを抑制できるのである。
【００５５】
（実施の形態４）
本発明の第４の実施の形態について図４を参照しながら説明する。図４は、本発明の第４の実施の形態である半導体装置の製造方法の工程断面図を示すものである。図４において、１はシリコン基板、１４は表面改質として例えば第１のシリル化層、１５は表面改質として例えば第２のシリル化層、１６は表面改質として例えば第３のシリル化層、４１は第１の有機絶縁膜、４２はコンタクトホールレジストパターンである配線孔レジストパターン、４３は第２の有機絶縁膜、４４は配線の溝レジストパターン、４５は配線溝、４６は配線孔、４７は配線材料である。
【００５６】
図４（ａ）に示すように、シリコン基板１上に第１の有機絶縁膜４１を堆積する。次に、図４（ｂ）に示すようにＨＭＤＳを有機絶縁膜４１上に塗布する。有機絶縁膜４１上に大気中の水分が吸着してできるＯＨ基と、ＨＭＤＳが反応し（図５参照）、有機絶縁膜４１上にＳｉを含んだ第１のシリル化層１４が形成される（図４（ｂ））。
【００５７】
図４（ｃ）に示すようにシリル化層１４上に、リソグラフィーにより配線孔レジストパターン４２を形成する。次に、図４（ｄ）に示すようにドライエッチング法により、レジストパターン４２をマスクとしてシリル化層１４をエッチングする。シリル化層１４のエッチングには、ＲＩＥ法を用いた。シリル化層１４は主に炭素とシリコンで形成されているため、ＣＦ４ ガスから発生するフッ素とＯ２ ガスから発生するＯ＊ラジカルを主なエッチャントとして用いた。
エッチング条件は次の通りである。
【００５８】
ＣＦ４ ガス流量：５０ｓｃｃｍ
Ｏ２ ガス流量 ：１０ｓｃｃｍ
圧力 ：５Ｐａ
ＲＦパワー ：２００Ｗ
次に、図４（ｅ）に示すように、上記した処理を行なった基板に第２の有機絶縁膜４３を堆積する。その後、第２の有機絶縁膜４３上をシリル化し、第２のシリル化層１５を形成する（図４（ｆ））。フォトリソグラフィーにより、シリル化層１５上に配線溝レジストパターン４４を形成し（図４（ｇ））、ドライエッチング法によって第２のシリル化層１５をエッチングする（図４（ｈ））。エッチング条件は次の通りである。
【００５９】
ＣＦ４ ガス流量：５０ｓｃｃｍ
Ｏ２ ガス流量 ：１０ｓｃｃｍ
圧力 ：５Ｐａ
ＲＦパワー ：２００Ｗ
その後、上記したフォトレジストパターン４４と第２のシリル化層１５をマスクとして、第２の有機絶縁膜４３と、第１の有機絶縁膜４１のエッチングを行ない、配線溝４５と配線孔４６を形成する（図４（ｉ））。エッチング条件は次の通りである。
【００６０】
Ｏ２ ＝ １００ｓｃｃｍ
圧力 ５Ｐａ
ＲＦパワー ：１００Ｗ
ここで酸素を主体とするプラズマを用いるため、炭素が主体であるレジストパターン４４と第２の有機絶縁膜４３と、第１の有機絶縁膜４１は容易にエッチングされる。エッチング速度はレジストパターン４４、有機絶縁膜４１、４３とも約１００ｎｍ／ｍｉｎ．であった。一方、第１のシリル化層１４と、第２のシリル化層１５は、Ｓｉを含むためＯ２ プラズマにおけるエッチング速度は、レジストパターン４４、有機絶縁膜４３、４１に比べて小さく約１０ｎｍ／ｍｉｎ．である。そのため、エッチング中にレジストが消失しても、第１のシリル化層１４と、第２のシリル化層１５がエッチングストッパとなり、図４（ｉ）に示すように、同時に配線溝４５のパターンと配線孔４６を形成することができる。また、第１，第２のシリル化層１４，１５がエッチングストッパとなるため有機絶縁膜４１、４３がＯ２ プラズマによってダメージを受けること抑制することができる。
【００６１】
次に、図４（ｊ）に示すように、基板をシリル化し、有機絶縁膜４１、４３の側壁に第３のシリル化層１６を形成する。
【００６２】
次に、配線材料（ここではＣｕを用いる）４７を基板に堆積させ、上記した配線溝４５と配線孔４６に配線材料４７を埋め込む（図４（ｋ））。
【００６３】
そして、ＣＭＰ法で基板表面のＣｕを研磨する。この時、先に形成したシリル化層１４〜１６がＣＭＰに対するストッパとなり、図４（ｌ）に示すようなシングルダマシン配線を得ることができる。
【００６４】
このようにして形成された有機絶縁膜４１、４３を用いたデュアルダマシン配線では、大気中の水分の有機絶縁膜４１、４３への吸着、侵入がなく、かつその水分の配線材料４７への浸入なく、特性劣化を抑制できる。また、シリル化をエッチングストッパ層として用いることで、有機絶縁膜４１、４３の特性が高温処理により劣化することを抑制できるのである。
【００６５】
なお、第１の実施の形態から第４の実施の形態においてシリル化剤としてＨＭＤＳを用いたが、１，１，３，３−テトラメチルジシラザン（ＴＭＤＳ）、ジメチルシリルジメチルアミン（ＤＭＳＤＭＡ）、ジメチルシリルジエチルアミン（ＤＭＳＤＥＡ）の少なくとも一つを用いても同様の効果が得られる。
【００６６】
また、第１の実施の形態から第４の実施の形態において、シリル化方法としてシリル化剤の塗布を述べたが、積極的に基板表面の有機絶縁膜４１、４３上にＯＨ基を導入しシリル化を促進する方法として、まずシリル化の前処理として、Ｈ２ ＯもしくはＯＨ基を含むガスを用いたプラズマによって有機絶縁膜４１、４３の表面処理を行ない、その後シリル化剤を用いてシリル化を行なうことが可能である。
【００６７】
なお、第１の実施の形態から第４の実施の形態において、有機膜のエッチングガスとしてＯ２ ガスを用いたが、Ｏを含むガス例えばＣＯ、Ｈ２ Ｏ、ＮＯを用いても同様の効果がえられた。
【００６８】
【発明の効果】
請求項１記載の半導体装置の製造方法によれば、有機絶縁膜の表面に表面改質層を形成することにより、エッチングストッパ、ＣＭＰストッパ、水分の吸着浸入抑制が可能となり、とくに従来の酸化膜マスクを用いずにパターニングが可能となるので、マスクとなる酸化膜の堆積による温度上昇による有機絶縁膜の劣化を抑制することができ、有機絶縁膜にダメージを与えず、かつ有機絶縁膜の劣化のない配線を形成することが可能となる。
【００６９】
さらに、大気中の水分が有機絶縁膜に吸着することを抑制し、誘電率の増加を低減できる。
【００７０】
請求項２記載の半導体装置の製造方法によれば、有機絶縁膜の表面に表面改質層を形成することにより、エッチングストッパ、ＣＭＰストッパ、水分の吸着浸入抑制が可能となり、とくに従来の酸化膜マスクを用いずにパターニングが可能となるので、マスクとなる酸化膜の堆積による温度上昇による有機絶縁膜の劣化を抑制することができ、有機絶縁膜にダメージを与えず、かつ有機絶縁膜の劣化のない配線を形成することが可能となる。
【００７１】
請求項３記載の半導体装置の製造方法によれば、請求項２と同様な効果がある。
【００７３】
請求項４記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果がある。
【００７４】
請求項５記載の半導体装置の製造方法によれば、請求項４と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における工程断面図である。
【図２】本発明の第２の実施の形態における工程断面図である。
【図３】本発明の第３の実施の形態における工程断面図である。
【図４】本発明の第４の実施の形態における工程断面図である。
【図５】シリル化による表面改質を説明するための説明図である。
【図６】有機絶縁膜を用いた時にレジストマスクを用いることができないことを説明する説明図である。
【図７】従来の有機絶縁膜を用いたシングルダマシン法の工程断面図である。
【符号の説明】
１ シリコン基板
２ 有機絶縁膜
３ レジストパターン
４ シリコン酸化膜
１０ 有機絶縁膜表面のシリル化層
１１ 有機絶縁膜側壁表面のシリル化層
１２ 有機絶縁膜表面のシリル化層
１３ 有機絶縁膜側壁表面のシリル化層
１４ 第１のシリル化層
１５ 第２のシリル化層
１６ 第３のシリル化層
３１ 配線溝レジストパターン
３２ 配線溝
３３ 配線材料
４１ 第１の有機絶縁膜
４２ 配線孔レジストパターン
４３ 第２の有機絶縁膜
４４ 配線溝レジストパターン
４５ 配線溝
４６ 配線孔
４７ 配線材料
６１ シリコン基板
６２ 有機絶縁膜
６３ レジストパターン
６４ ダメージ層
７１ シリコン基板
７２ 有機絶縁膜
７３ シリコン酸化膜
７４ レジストパターン
７５ 溝パターン
７６ 配線材料
【発明に属する技術分野】
本発明は、半導体装置の製造方法、特に有機絶縁膜を用いた配線の形成方法を含む半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＬＳＩの高速化・低消費電力化に伴い、配線遅延を抑制するために層間絶縁膜の低誘電率化が必要となっている。従来、層間絶縁膜には酸化膜（誘電率ε＝４．２）が用いられてきたが、近年、誘電率を下げるためフッ素をドープした酸化膜ＳｉＯＦ（誘電率ε＝３．３〜３．８ ）が用いられつつある。さらに誘電率を低くし、配線遅延を抑制するために、有機材料を用いた有機絶縁膜（誘電率ε＝２．０〜２．８ ）の利用が提案されている。
【０００３】
このような有機絶縁膜を用いる場合、ドライエッチングによるパターン形成時のマスクとしてレジストマスクを用いることができないという問題点がある。すなわち、レジストマスクを用いてドライエッチングを行ないパターンを形成した後に、レジストマスクを除去する際に、有機絶縁膜にダメージが入るためである。
【０００４】
以下に図面を用いて、有機絶縁膜のパターニングにレジストを用いることができない理由を説明する。
【０００５】
まず、図６（ａ）に示すようにシリコン基板６１上に有機絶縁膜６２を堆積し、フォトリソグラフィーによりレジストパターン６３を形成する（図６（ｂ））。次に、レジストマスクを用いてドライエッチングを行ないパターンを形成した後に、レジストマスクを除去する際に、酸素ガスを主体としたアッシングを用いる。有機絶縁膜６２も炭素を主構成物質としているポリマーであり、Ｏ２ プラズマによりエッチングされる。そのため、レジスト６３が消失すると、有機絶縁膜のエッチングが始まり、有機絶縁膜中にダメージ層６４が形成される。（図６（ｃ）参照）。
【０００６】
そこで、有機絶縁膜を用いる際には、酸化膜等を用いたハードマスクを用いるのが一般的である。
【０００７】
また、配線工程における工程削減のためダマシン（Ｄａｍａｓｃｅｎｅ）プロセスが提案されている。これは、層間絶縁膜に配線となる溝パターンを形成し、配線溝に配線材料を同時に埋め込み、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって研磨を行ない、不要部分の配線材料を除去し、配線溝を形成しようというものである。
【０００８】
以下図面を参照しながら、上記した従来の有機絶縁膜を用いてダマシンプロセスにより配線を形成する方法について説明する。図７は従来の有機絶縁膜を用いた場合のダマシンプロセスの一例を示したものである。
【０００９】
図７（ａ） に示すようにシリコン基板７１上に有機絶縁膜７２を形成する。次に、シリコン酸化膜７３を堆積する（図７（ｂ））。その後、リソグラフィー、ドライエッチングにより上記シリコン酸化膜７３をパターニングする（図７（ｃ））。次に、シリコン酸化膜７３をマスクとして、Ｏ２ を主体としたプラズマによってドライエッチングを行ない溝パターン７５を形成する（図７（ｄ））。続いて、図７（ｅ）に示すように配線材料となる金属７６をスパッタ法、ＣＶＤ法、メッキ法等により溝パターン７５に埋め込む（図７（ｅ））。次に、ＣＭＰ法によって、先に堆積した配線材料の不要な領域を除去し、溝配線を形成する。（図７（ｆ））。
【００１０】
【発明が解決しようとする課題】
しかしながら上記のような構成では、以下のような問題点を有していた。
【００１１】
▲１▼ 有機絶縁膜上に、酸化膜を用いたハードマスクを形成する際に、ＣＶＤ法による酸化膜堆積、リソグラフィー、ドライエッチング工程等、非常に工程数が増加する。
【００１２】
▲２▼ 有機絶縁膜上に酸化膜を堆積する際に、堆積中の基板温度の上昇により有機絶縁膜にダメージが生じる（例えばＣＶＤでは、デポ中に４００℃を超える高温になり、有機絶縁膜にダメージを与える）。
【００１３】
▲３▼ 有機絶縁膜に配線材料が接する場合、大気中から有機絶縁膜中に浸入した水分や不純物に配線材料が影響される。
【００１４】
▲４▼ また、有機絶縁膜中に水分が浸入していると、配線を形成した際の配線の劣化をもたらす。
【００１５】
本発明は上記問題点に鑑み、有機絶縁膜を用いた際のダメージを抑制でき、また、大気中からの有機絶縁膜への水分の浸入および有機絶縁膜から配線材料への水分の浸入を抑制できるとともに、より簡便に有機絶縁膜を用いたダマシンプロセスを実現することができる半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、基板上に有機絶縁膜を形成する工程と、
前記有機絶縁膜上にシリコン酸化膜を堆積する工程と、
リソグラフィーによりレジストパターンを形成した後、前記レジストパターンをマスクとして前記シリコン酸化膜を選択的に除去する工程と、
前記シリコン酸化膜をマスクとして、酸素を含んだプラズマにより前記有機絶縁膜を選択的に除去する工程と、
前記有機絶縁膜の側壁にシリル化層を形成する工程と、を備えることを特徴とするものである。
【００１７】
請求項１記載の半導体装置の製造方法によれば、有機絶縁膜の表面に表面改質層を形成することにより、エッチングストッパ、ＣＭＰストッパ、水分の吸着浸入抑制が可能となり、とくに従来の酸化膜マスクを用いずにパターニングが可能となるので、マスクとなる酸化膜の堆積による温度上昇による有機絶縁膜の劣化を抑制することができ、有機絶縁膜にダメージを与えず、かつ有機絶縁膜の劣化のない配線を形成することが可能となる。
【００１８】
このように有機絶縁膜表面を低温で改質することにより、上記課題を解決することができるが、ここで本発明に用いる表面改質の一手段であるシリル化プロセスについて説明する。シリル化はリソグラフィー工程におけるレジストと基板との密着性を向上するために一般的に使用されている基板表面の改質処理方法の一つである。シリル化には用いられる溶剤の一つとして、ヘキサメチルジシラザン（以下ＨＭＤＳと略す）があり、これは室温中でＯＨ基と加水分解を起こす性質がある。表面にＯＨ基が吸着した基板をＨＭＤＳで処理すると、
（ＣＨ３）３−Ｓｉ−ＮＨ−Ｓｉ−（ＣＨ３）３＋ ２ （Ｘ−ＯＨ） →２（（ＣＨ３）３−Ｓｉ −ＯＸ）＋ ＮＨ３
という反応が起こり、基板上にＳｉを含む疎水性の膜が形成される（図５参照）。このように基板を疎水性に改質し、レジストと基板との密着性を向上させることができる。
【００１９】
また、レジスト上の所望領域をシリル化することにより、マスク層を形成する表面イメージングも可能であり、シリル化反応層はＳｉを含んだ改質層になっており、従来のレジストよりドライエッチング耐性が高くなるため、このシリル化層をマスクとして、Ｏ２ を主体とするプラズマによってドライエッチングを行なうことにより微細なレジストパターンを形成することができるのである。
【００２０】
本発明では、このシリル化反応を有機絶縁膜に適用し、ドライエッチング時のマスク、ＣＭＰ時のストッパ、有機絶縁膜への水分の吸着を抑制する層、として用いるとともに、低温で上記効果のあるシリル化層を形成でき、有機絶縁膜へのダメージを低減することができる。
【００２２】
さらに、大気中の水分が有機絶縁膜に吸着することを抑制し、誘電率の増加を低減できる。
【００２３】
請求項２記載の半導体装置の製造方法は、基板上に有機絶縁膜を形成する工程と、
前記有機絶縁膜上に第１のシリル化層を形成する工程と、
前記第１のシリル化層上にリソグラフィー法によりレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記第１のシリル化層を選択的に除去する工程と、
酸素を含んだプラズマにより前記第１のシリル化層をエッチングストッパとして前記有機絶縁膜内に溝パターンを形成する工程と、
前記溝の側壁に第２のシリル化層を形成する工程と、
前記溝パターンに導電膜を堆積する工程と、
前記第１のシリル化層をストッパとして、ＣＭＰ法を行ない、前記導電膜を研磨除去する工程とを、備えることを特徴とするものである。
【００２４】
請求項２記載の半導体装置の製造方法によれば、有機絶縁膜の表面に表面改質層を形成することにより、エッチングストッパ、ＣＭＰストッパ、水分の吸着浸入抑制が可能となり、とくに従来の酸化膜マスクを用いずにパターニングが可能となるので、マスクとなる酸化膜の堆積による温度上昇による有機絶縁膜の劣化を抑制することができ、有機絶縁膜にダメージを与えず、かつ有機絶縁膜の劣化のない配線を形成することが可能となる。
【００２５】
請求項３記載の半導体装置の製造方法は、基板上に第１の有機絶縁膜を形成する工程と、
前記第１の有機絶縁膜上に第１のシリル化層を形成する工程と、
前記第１のシリル化層上にリソグラフィー法により配線孔のパターンを形成する工程と、
前記配線孔のパターンをマスクとして前記第１のシリル化層を除去する
工程と、
前記第１の有機絶縁膜上に第２の有機絶縁膜を堆積する工程と、
前記第２の有機絶縁膜上に第２のシリル化層を形成する工程と、
前記第２のシリル化層上にリソグラフィー法により配線溝のパターンを形成する工程と、
前記配線溝のパターンをマスクとして前記第２のシリル化層を除去する工程と、
前記第１のシリル化層および前記第２のシリル化層をマスクとし、酸素を含んだプラズマにより前記第１の有機絶縁膜と前記第２の有機絶縁膜内に凹部を形成する工程と、
前記凹部の側壁に第３のシリル化層を形成する工程と、
前記凹部に導電膜を堆積する工程と、
前記第２のシリル化層をストッパとして、ＣＭＰ法を行ない、前記導電膜を研磨除去する工程と、を備えることを特徴とするものである。
【００２６】
請求項３記載の半導体装置の製造方法によれば、請求項２と同様な効果がある。
【００２９】
請求項４記載の半導体装置の製造方法は、請求項１、請求項２または請求項３において、シリル化層は、ヘキサメチルジシラザン（ＨＭＤＳ）、1,1,3,3-テトラメチルジシラザン（ＴＭＤＳ）、ジメチルシリルジメチルアミン（ＤＭＳＤＭＡ）、ジメチルシリルジエチルアミン（ＤＭＳＤＥＡ）の少なくとも一つを用いるものである。
【００３０】
請求項４記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果がある。
【００３１】
請求項５記載の半導体装置の製造方法は、請求項４において、シリル化層を形成する工程において、シリル化の前処理として、Ｈ2 ＯもしくはＯＨ基を含むガスを用いたプラズマによって有機絶縁膜の表面処理を行ない、その後シリル化層を形成するものである。
【００３２】
請求項５記載の半導体装置の製造方法によれば、請求項４と同様な効果がある。
【００３３】
【発明の実施の形態】
以下本発明の実施の形態について、図１から図５を参照しながら説明する。
【００３４】
（実施の形態１）
図１は、本発明の第１の実施の形態である半導体装置の製造方法の工程断面図を示すものである。図１において、１はシリコン基板、２は有機絶縁膜、３はフォトレジストパターン、１０は表面改質層として例えばシリル化層である。
【００３５】
まず、図１（ａ）に示すように、シリコン基板１上に有機絶縁膜２を堆積する。次に、ヘキサメチルジシラザン（ＨＭＤＳ）を有機絶縁膜２上に塗布する。有機絶縁膜２上に大気中の水分が吸着してできるＯＨと、ＨＭＤＳが以下のような反応を起こし（図５参照）、有機絶縁膜２上にＳｉを含んだシリル化層１０を形成する（図１（ｂ））。
【００３６】
（ＣＨ３）３−Ｓｉ−ＮＨ−Ｓｉ−（ＣＨ３）３ ＋ ２（Ｘ−ＯＨ） → ２（（ＣＨ３）３−Ｓｉ −ＯＸ）＋ＮＨ３
そして、図１（ｃ）に示すようにシリル化層１０上に、リソグラフィーによりレジストパターン３を形成する。次に、図１（ｄ）に示すようにドライエッチング法により、レジスト３ のパターンをマスクとしてシリル化層１０をエッチングする。シリル化層１０のエッチングには、反応性イオンエッチング法（以下ＲＩＥと略す）を用いた。シリル化層１０は主に炭素、水素とシリコンで形成されているため、ＣＦ４ ガスから発生するフッ素とＯ２ ガスから発生するＯ＊ ラジカルを主なエッチャントとして用いた。
【００３７】
エッチング条件は次の通りである。
【００３８】
ＣＦ４ ガス流量：５０ｓｃｃｍ
Ｏ２ ガス流量 ：１０ｓｃｃｍ
圧力 ：５Ｐａ
ＲＦパワー ：２００Ｗ
シリル化層１０がエッチングされた後、有機絶縁膜２のドライエッチング条件に切り替えた。有機絶縁膜２のドライエッチングには、以下に示す条件を適用した。
【００３９】
Ｏ２ ＝１００ｓｃｃｍ
圧力 ５Ｐａ
ＲＦパワー ：１００Ｗ
酸素を主体とするプラズマを用いるため、炭素が主体であるレジストと有機絶縁膜は容易にエッチングされる。エッチ速度はレジスト３、有機絶縁膜２とも約１００ｎｍ／ｍｉｎ．であった。一方、シリル化層１０は、Ｓｉを含むためＯ２ プラズマにおけるエッチ速度は、レジスト３、有機絶縁膜２に比べて小さく約１０ｎｍ／ｍｉｎ．である。そのため、エッチング中にレジスト３が消失しても、シリル化層１０がエッチングストッパとなり、図１（ｅ）に示す形状を得ることができる。また、シリル化層１０がエッチングストッパとなるため有機絶縁膜がＯ２ プラズマによってダメージを受けることを抑制することができる。さらに、本実施の形態では、エッチングマスクとしてシリコン酸化膜を用いないため、シリコン酸化膜堆積中の温度上昇による有機絶縁膜２の特性劣化という問題も解決することが可能である。
【００４０】
（実施の形態２）
本発明の第２の実施の形態について図２を参照しながら説明する。図２は、本発明の第２の実施の形態である半導体装置の製造方法の工程断面図を示すものである。図２において、１はシリコン基板、２は有機絶縁膜、３はフォトレジスト、４はシリコン酸化膜、１１は有機絶縁膜側壁の表面改質層として例えばシリル化層である。
【００４１】
図２（ａ）に示すように、シリコン基板１上に有機絶縁膜２を堆積する。次に、シリコン酸化膜４を有機絶縁膜２上に堆積する（図２（ｂ））。次に、図２（ｃ）に示すようにシリコン酸化膜４上に、リソグラフィーによりレジストパターン３を形成した後、レジストパターン３をマスクとしてドライエッチング法により、シリコン酸化膜４をエッチングする。シリコン酸化膜４のエッチングには、以下に示す条件を用いた。
【００４２】
ＣＦ４ ガス流量 ： ５０ｓｃｃｍ
ＣＨＦ３ ガス流量： ５０ｓｃｃｍ
圧力 ： ５Ｐａ
ＲＦパワー ： ５００Ｗ
そして、図２（ｄ）に示すように、レジスト３、シリコン酸化膜４をマスクとして、酸素を主体としたプラズマを用いたドライエッチングにより、有機絶縁膜２をエッチングし所望のパターンを得る。エッチング条件は以下の通り。
【００４３】
Ｏ２ ＝ １００ｓｃｃｍ
圧力 ５Ｐａ
ＲＦバワー ：１００Ｗ
このとき、Ｏ２ を主体としたプラズマを用いるためレジストは消失してしまうが、シリコン酸化膜４がエッチングストッパの働きをする。そのため有機絶縁膜がＯ２ プラズマによってダメージを受けることを抑制することができる（図２（ｅ））。
【００４４】
その後、図２（ｅ）に示すように、ＨＭＤＳによりシリル化を行ない、上記した工程で形成された有機絶縁膜２の側壁にシリル化層１１を形成する。この有機絶縁膜２の側壁に形成されたシリル化層１１により、有機絶縁膜２の表面は疎水性化に改質され、大気中の水分の有機絶縁膜２への吸着および有機絶縁膜２への侵入を防ぐ。そして、大気中の水分による有機絶縁膜２の劣化を抑制することができるのである。
【００４５】
（実施の形態３）
本発明の第３の実施の形態について図面を参照しながら説明する。図３は、本発明の第３の実施の形態である半導体装置の製造方法の工程断面図を示すものである。図３において、１はシリコン基板、２は有機絶縁膜、１２は有機絶縁膜２の表面の表面改質層例えばシリル化層、１３は有機絶縁膜２の側壁表面の表面改質層例えばシリル化層、３１は配線溝パターンのレジストパターン、３２は配線溝、３３は配線材料である。
【００４６】
図３（ａ）に示すように、シリコン基板１上に有機絶縁膜２を堆積する。次に、図３（ｂ）に示すようにＨＭＤＳを有機絶縁膜２上に塗布する。有機絶縁膜上に大気中の水分が吸着してできるＯＨ基と、ＨＭＤＳが以下のような反応を起こし（図５参照）、有機絶縁膜２の表面上にＳｉを含んだシリル化層１２が形成される（図３（ｂ））。
【００４７】
図３（ｃ）に示すようにシリル化層１２上に、リソグラフィーにより配線溝パターンのレジストパターン３１を形成する。次に、図３（ｄ）に示すようにドライエッチング法により、レジストパターン３１をマスクとしてシリル化層１２をエッチングする。シリル化層１２のエッチングには、ＲＩＥ法を用いた。シリル化層１２は主に炭素とシリコンで形成されているため、ＣＦ４ ガスから発生するフッ素とＯ２ ガスから発生するＯ＊ラジカルを主なエッチャントとして用いた。
【００４８】
エッチング条件は次の通りである。
【００４９】
ＣＦ４ ガス流量：５０ｓｃｃｍ
Ｏ２ ガス流量 ：１０ｓｃｃｍ
圧力 ：５Ｐａ
ＲＦパワー ：２００Ｗ
シリル化層１２がエッチングされた後、有機絶縁膜２をエッチングするために、以下に示すエッチング条件を適用した。
【００５０】
Ｏ２ ＝ １００ｓｃｃｍ
圧力 ５Ｐａ
ＲＦパワー ：１００Ｗ
酸素を主体とするプラズマを用いるため、炭素が主体であるレジストパターン３１と有機絶縁膜２は容易にエッチングされる。エッチ速度はレジストパターン３１、有機絶縁膜２とも約１００ｎｍ／ｍｉｎ．であった。一方、シリル化層１２は、Ｓｉを含むためＯ２ プラズマにおけるエッチ速度は、レジストパターン３１、有機絶縁膜２に比べて小さく約１０ｎｍ／ｍｉｎ．である。そのため、エッチング中にレジストパターン３１が消失しても、シリル化層１０がエッチングストッパとなり、図３（ｅ）に示ように配線溝パターン３２を形成することができる。
【００５１】
シリコン基板１上にＨＭＤＳを塗布しシリル化を行ない、有機絶縁膜２の側壁にもシリル化層１３を形成する。この有機絶縁膜２の側壁に形成されたシリル化層１３により、有機絶縁膜２の表面は疎水性化に改質され、大気中の水分の有機絶縁膜２への吸着および有機絶縁膜２中への侵入を防ぐ。その結果、大気中の水分による有機絶縁膜２の誘電率の増大を抑制することができるのである。
【００５２】
次に、配線材料（ここではＣｕを用いる）を基板１に堆積させ、上記した配線溝３２に配線材料を埋め込む（図３（ｆ））。
【００５３】
そして、ＣＭＰ法で基板表面のＣｕを研磨する。この時、先に形成したシリル化層１２は、Ｓｉを含むためＣＭＰ時の研磨レートが小さく、有機絶縁膜２をＣＭＰにより研磨する際のストッパとなり、図３（ｇ）に示すようなシングルダマシン配線を得ることができる。
【００５４】
このようにして形成された有機絶縁膜２を用いたシングルダマシン配線では、大気中の水分の有機絶縁膜２への吸着、侵入がなく、かつその水分の配線材料への侵入なく、特性劣化を抑制できる。また、シリル化をエッチングストッパ層として用いることで、有機絶縁膜２の特性が高温処理により劣化することを抑制できるのである。
【００５５】
（実施の形態４）
本発明の第４の実施の形態について図４を参照しながら説明する。図４は、本発明の第４の実施の形態である半導体装置の製造方法の工程断面図を示すものである。図４において、１はシリコン基板、１４は表面改質として例えば第１のシリル化層、１５は表面改質として例えば第２のシリル化層、１６は表面改質として例えば第３のシリル化層、４１は第１の有機絶縁膜、４２はコンタクトホールレジストパターンである配線孔レジストパターン、４３は第２の有機絶縁膜、４４は配線の溝レジストパターン、４５は配線溝、４６は配線孔、４７は配線材料である。
【００５６】
図４（ａ）に示すように、シリコン基板１上に第１の有機絶縁膜４１を堆積する。次に、図４（ｂ）に示すようにＨＭＤＳを有機絶縁膜４１上に塗布する。有機絶縁膜４１上に大気中の水分が吸着してできるＯＨ基と、ＨＭＤＳが反応し（図５参照）、有機絶縁膜４１上にＳｉを含んだ第１のシリル化層１４が形成される（図４（ｂ））。
【００５７】
図４（ｃ）に示すようにシリル化層１４上に、リソグラフィーにより配線孔レジストパターン４２を形成する。次に、図４（ｄ）に示すようにドライエッチング法により、レジストパターン４２をマスクとしてシリル化層１４をエッチングする。シリル化層１４のエッチングには、ＲＩＥ法を用いた。シリル化層１４は主に炭素とシリコンで形成されているため、ＣＦ４ ガスから発生するフッ素とＯ２ ガスから発生するＯ＊ラジカルを主なエッチャントとして用いた。
エッチング条件は次の通りである。
【００５８】
ＣＦ４ ガス流量：５０ｓｃｃｍ
Ｏ２ ガス流量 ：１０ｓｃｃｍ
圧力 ：５Ｐａ
ＲＦパワー ：２００Ｗ
次に、図４（ｅ）に示すように、上記した処理を行なった基板に第２の有機絶縁膜４３を堆積する。その後、第２の有機絶縁膜４３上をシリル化し、第２のシリル化層１５を形成する（図４（ｆ））。フォトリソグラフィーにより、シリル化層１５上に配線溝レジストパターン４４を形成し（図４（ｇ））、ドライエッチング法によって第２のシリル化層１５をエッチングする（図４（ｈ））。エッチング条件は次の通りである。
【００５９】
ＣＦ４ ガス流量：５０ｓｃｃｍ
Ｏ２ ガス流量 ：１０ｓｃｃｍ
圧力 ：５Ｐａ
ＲＦパワー ：２００Ｗ
その後、上記したフォトレジストパターン４４と第２のシリル化層１５をマスクとして、第２の有機絶縁膜４３と、第１の有機絶縁膜４１のエッチングを行ない、配線溝４５と配線孔４６を形成する（図４（ｉ））。エッチング条件は次の通りである。
【００６０】
Ｏ２ ＝ １００ｓｃｃｍ
圧力 ５Ｐａ
ＲＦパワー ：１００Ｗ
ここで酸素を主体とするプラズマを用いるため、炭素が主体であるレジストパターン４４と第２の有機絶縁膜４３と、第１の有機絶縁膜４１は容易にエッチングされる。エッチング速度はレジストパターン４４、有機絶縁膜４１、４３とも約１００ｎｍ／ｍｉｎ．であった。一方、第１のシリル化層１４と、第２のシリル化層１５は、Ｓｉを含むためＯ２ プラズマにおけるエッチング速度は、レジストパターン４４、有機絶縁膜４３、４１に比べて小さく約１０ｎｍ／ｍｉｎ．である。そのため、エッチング中にレジストが消失しても、第１のシリル化層１４と、第２のシリル化層１５がエッチングストッパとなり、図４（ｉ）に示すように、同時に配線溝４５のパターンと配線孔４６を形成することができる。また、第１，第２のシリル化層１４，１５がエッチングストッパとなるため有機絶縁膜４１、４３がＯ２ プラズマによってダメージを受けること抑制することができる。
【００６１】
次に、図４（ｊ）に示すように、基板をシリル化し、有機絶縁膜４１、４３の側壁に第３のシリル化層１６を形成する。
【００６２】
次に、配線材料（ここではＣｕを用いる）４７を基板に堆積させ、上記した配線溝４５と配線孔４６に配線材料４７を埋め込む（図４（ｋ））。
【００６３】
そして、ＣＭＰ法で基板表面のＣｕを研磨する。この時、先に形成したシリル化層１４〜１６がＣＭＰに対するストッパとなり、図４（ｌ）に示すようなシングルダマシン配線を得ることができる。
【００６４】
このようにして形成された有機絶縁膜４１、４３を用いたデュアルダマシン配線では、大気中の水分の有機絶縁膜４１、４３への吸着、侵入がなく、かつその水分の配線材料４７への浸入なく、特性劣化を抑制できる。また、シリル化をエッチングストッパ層として用いることで、有機絶縁膜４１、４３の特性が高温処理により劣化することを抑制できるのである。
【００６５】
なお、第１の実施の形態から第４の実施の形態においてシリル化剤としてＨＭＤＳを用いたが、１，１，３，３−テトラメチルジシラザン（ＴＭＤＳ）、ジメチルシリルジメチルアミン（ＤＭＳＤＭＡ）、ジメチルシリルジエチルアミン（ＤＭＳＤＥＡ）の少なくとも一つを用いても同様の効果が得られる。
【００６６】
また、第１の実施の形態から第４の実施の形態において、シリル化方法としてシリル化剤の塗布を述べたが、積極的に基板表面の有機絶縁膜４１、４３上にＯＨ基を導入しシリル化を促進する方法として、まずシリル化の前処理として、Ｈ２ ＯもしくはＯＨ基を含むガスを用いたプラズマによって有機絶縁膜４１、４３の表面処理を行ない、その後シリル化剤を用いてシリル化を行なうことが可能である。
【００６７】
なお、第１の実施の形態から第４の実施の形態において、有機膜のエッチングガスとしてＯ２ ガスを用いたが、Ｏを含むガス例えばＣＯ、Ｈ２ Ｏ、ＮＯを用いても同様の効果がえられた。
【００６８】
【発明の効果】
請求項１記載の半導体装置の製造方法によれば、有機絶縁膜の表面に表面改質層を形成することにより、エッチングストッパ、ＣＭＰストッパ、水分の吸着浸入抑制が可能となり、とくに従来の酸化膜マスクを用いずにパターニングが可能となるので、マスクとなる酸化膜の堆積による温度上昇による有機絶縁膜の劣化を抑制することができ、有機絶縁膜にダメージを与えず、かつ有機絶縁膜の劣化のない配線を形成することが可能となる。
【００６９】
さらに、大気中の水分が有機絶縁膜に吸着することを抑制し、誘電率の増加を低減できる。
【００７０】
請求項２記載の半導体装置の製造方法によれば、有機絶縁膜の表面に表面改質層を形成することにより、エッチングストッパ、ＣＭＰストッパ、水分の吸着浸入抑制が可能となり、とくに従来の酸化膜マスクを用いずにパターニングが可能となるので、マスクとなる酸化膜の堆積による温度上昇による有機絶縁膜の劣化を抑制することができ、有機絶縁膜にダメージを与えず、かつ有機絶縁膜の劣化のない配線を形成することが可能となる。
【００７１】
請求項３記載の半導体装置の製造方法によれば、請求項２と同様な効果がある。
【００７３】
請求項４記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果がある。
【００７４】
請求項５記載の半導体装置の製造方法によれば、請求項４と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における工程断面図である。
【図２】本発明の第２の実施の形態における工程断面図である。
【図３】本発明の第３の実施の形態における工程断面図である。
【図４】本発明の第４の実施の形態における工程断面図である。
【図５】シリル化による表面改質を説明するための説明図である。
【図６】有機絶縁膜を用いた時にレジストマスクを用いることができないことを説明する説明図である。
【図７】従来の有機絶縁膜を用いたシングルダマシン法の工程断面図である。
【符号の説明】
１ シリコン基板
２ 有機絶縁膜
３ レジストパターン
４ シリコン酸化膜
１０ 有機絶縁膜表面のシリル化層
１１ 有機絶縁膜側壁表面のシリル化層
１２ 有機絶縁膜表面のシリル化層
１３ 有機絶縁膜側壁表面のシリル化層
１４ 第１のシリル化層
１５ 第２のシリル化層
１６ 第３のシリル化層
３１ 配線溝レジストパターン
３２ 配線溝
３３ 配線材料
４１ 第１の有機絶縁膜
４２ 配線孔レジストパターン
４３ 第２の有機絶縁膜
４４ 配線溝レジストパターン
４５ 配線溝
４６ 配線孔
４７ 配線材料
６１ シリコン基板
６２ 有機絶縁膜
６３ レジストパターン
６４ ダメージ層
７１ シリコン基板
７２ 有機絶縁膜
７３ シリコン酸化膜
７４ レジストパターン
７５ 溝パターン
７６ 配線材料
Claims (5)
- 基板上に有機絶縁膜を形成する工程と、
前記有機絶縁膜上にシリコン酸化膜を堆積する工程と、
リソグラフィーによりレジストパターンを形成した後、前記レジストパターンをマスクとして前記シリコン酸化膜を選択的に除去する工程と、
前記シリコン酸化膜をマスクとして、酸素を含んだプラズマにより前記有機絶縁膜を選択的に除去する工程と、
前記有機絶縁膜の側壁にシリル化層を形成する工程と、を備えることを特徴とする半導体装置の製造方法。 - 基板上に有機絶縁膜を形成する工程と、
前記有機絶縁膜上に第１のシリル化層を形成する工程と、
前記第１のシリル化層上にリソグラフィー法によりレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記第１のシリル化層を選択的に除去する工程と、
酸素を含んだプラズマにより前記第１のシリル化層をエッチングストッパとして前記有機絶縁膜内に溝パターンを形成する工程と、
前記溝の側壁に第２のシリル化層を形成する工程と、
前記溝パターンに導電膜を堆積する工程と、
前記第１のシリル化層をストッパとして、ＣＭＰ法を行ない、前記導電膜を研磨除去する工程と、を備えることを特徴とする、半導体装置の製造方法。 - 基板上に第１の有機絶縁膜を形成する工程と、
前記第１の有機絶縁膜上に第１のシリル化層を形成する工程と、
前記第１のシリル化層上にリソグラフィー法により配線孔のパターンを形成する工程と、
前記配線孔のパターンをマスクとして前記第１のシリル化層を除去する工程と、
前記第１の有機絶縁膜上に第２の有機絶縁膜を堆積する工程と、
前記第２の有機絶縁膜上に第２のシリル化層を形成する工程と、
前記第２のシリル化層上にリソグラフィー法により配線溝のパターンを形成する工程と、
前記配線溝のパターンをマスクとして前記第２のシリル化層を除去する工程と、
前記第１のシリル化層および前記第２のシリル化層をマスクとし、酸素を含んだプラズマにより前記第１の有機絶縁膜と前記第２の有機絶縁膜内に凹部を形成する工程と、
前記凹部の側壁に第３のシリル化層を形成する工程と、
前記凹部に導電膜を堆積する工程と、
前記第２のシリル化層をストッパとして、ＣＭＰ法を行ない、前記導電膜を研磨除去する工程と、を備えることを特徴とする半導体装置の製造方法。 - シリル化層は、ヘキサメチルジシラザン（ＨＭＤＳ）、1,1,3,3-テトラメチルジシラザン（ＴＭＤＳ）、ジメチルシリルジメチルアミン（ＤＭＳＤＭＡ）、ジメチルシリルジエチルアミン（ＤＭＳＤＥＡ）の少なくとも一つを用いる請求項１、請求項２、または請求項３記載の半導体装置の製造方法。
- シリル化層を形成する工程において、シリル化の前処理として、Ｈ2ＯもしくはＯＨ基を含むガスを用いたプラズマによって有機絶縁膜の表面処理を行ない、その後シリル化層を形成する請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36387898A JP3585384B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36387898A JP3585384B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188331A JP2000188331A (ja) | 2000-07-04 |
| JP3585384B2 true JP3585384B2 (ja) | 2004-11-04 |
Family
ID=18480420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36387898A Expired - Fee Related JP3585384B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3585384B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008114309A1 (ja) | 2007-03-16 | 2008-09-25 | Fujitsu Limited | シリコン系絶縁膜のエッチング後処理剤、半導体装置の製造方法および半導体装置 |
| DE112007003638T5 (de) | 2007-09-10 | 2010-08-12 | Fujitsu Ltd., Kawasaki | Prozess zum Herstellen einer siliziumhaltigen Beschichtung, siliziumhaltige Beschichtung und Halbleitervorrichtung |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4758938B2 (ja) * | 2001-08-30 | 2011-08-31 | 東京エレクトロン株式会社 | 絶縁膜の形成方法及び絶縁膜の形成装置 |
| JP2003282698A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP2004071705A (ja) | 2002-08-02 | 2004-03-04 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2005294525A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 半導体装置の製造方法 |
| JP5057647B2 (ja) * | 2004-07-02 | 2012-10-24 | 東京エレクトロン株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
| KR100870806B1 (ko) * | 2004-07-02 | 2008-11-27 | 도쿄엘렉트론가부시키가이샤 | 반도체 디바이스의 제조 방법 |
| JP4780276B2 (ja) * | 2004-09-30 | 2011-09-28 | Ｊｓｒ株式会社 | 表面疎水化方法、および半導体装置の製造方法 |
| JP2006124410A (ja) * | 2004-09-30 | 2006-05-18 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP5184737B2 (ja) * | 2004-09-30 | 2013-04-17 | Ｊｓｒ株式会社 | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006104418A (ja) * | 2004-10-08 | 2006-04-20 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP4780277B2 (ja) * | 2004-10-15 | 2011-09-28 | Ｊｓｒ株式会社 | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006114719A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP4883256B2 (ja) * | 2004-10-15 | 2012-02-22 | Ｊｓｒ株式会社 | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP4798334B2 (ja) * | 2004-10-15 | 2011-10-19 | Ｊｓｒ株式会社 | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111740A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111738A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP5247999B2 (ja) * | 2005-09-29 | 2013-07-24 | 東京エレクトロン株式会社 | 基板処理方法およびコンピュータ読取可能な記憶媒体 |
| JP5138291B2 (ja) * | 2006-07-05 | 2013-02-06 | 東京エレクトロン株式会社 | アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法 |
| JP5100057B2 (ja) * | 2006-08-18 | 2012-12-19 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP4999419B2 (ja) | 2006-10-12 | 2012-08-15 | 東京エレクトロン株式会社 | 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体 |
| JP2009164198A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Corp | 半導体装置の製造方法 |
| JP2009188411A (ja) * | 2009-03-06 | 2009-08-20 | Tokyo Electron Ltd | シリル化処理方法、シリル化処理装置およびエッチング処理システム |
| JP2012204519A (ja) * | 2011-03-24 | 2012-10-22 | Tokyo Electron Ltd | 表面処理方法及び成膜方法 |
-
1998
- 1998-12-22 JP JP36387898A patent/JP3585384B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008114309A1 (ja) | 2007-03-16 | 2008-09-25 | Fujitsu Limited | シリコン系絶縁膜のエッチング後処理剤、半導体装置の製造方法および半導体装置 |
| US8716209B2 (en) | 2007-03-16 | 2014-05-06 | Fujitsu Limited | Agent for post-etch treatment of silicon dielectric film, method of manufacturing semiconductor device, and semiconductor device |
| DE112007003638T5 (de) | 2007-09-10 | 2010-08-12 | Fujitsu Ltd., Kawasaki | Prozess zum Herstellen einer siliziumhaltigen Beschichtung, siliziumhaltige Beschichtung und Halbleitervorrichtung |
| US8431464B2 (en) | 2007-09-10 | 2013-04-30 | Fujitsu Limited | Process for producing silicic coating, silicic coating and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000188331A (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3585384B2 (ja) | 半導体装置の製造方法 | |
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP4005431B2 (ja) | デュアルダマシン工程を利用した配線形成方法 | |
| JP2009302545A (ja) | パターン形成キャップを用いるエアギャップ形成と一体化 | |
| US6174800B1 (en) | Via formation in a poly(arylene ether) inter metal dielectric layer | |
| JP2001077196A (ja) | 半導体装置の製造方法 | |
| JP2002353310A (ja) | 半導体素子の連結配線形成方法 | |
| JP2002009150A5 (ja) | 半導体装置とその製造方法 | |
| JP4057972B2 (ja) | 半導体装置の製造方法 | |
| JPH10209118A (ja) | アッシング方法 | |
| US20100240220A1 (en) | Process for stripping photoresist and removing dielectric liner | |
| JP2011151141A (ja) | 基板処理方法及び記憶媒体 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| JP4173454B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100333546B1 (ko) | 반도체소자의 제조방법 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JP3803528B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5152093B2 (ja) | 半導体装置の製造方法 | |
| JP2003209169A (ja) | 半導体装置の製造方法 | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| KR100369338B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| TWI305945B (en) | Method of fabricating dual damascene structure | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |