JP2000188331A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000188331A JP2000188331A JP36387898A JP36387898A JP2000188331A JP 2000188331 A JP2000188331 A JP 2000188331A JP 36387898 A JP36387898 A JP 36387898A JP 36387898 A JP36387898 A JP 36387898A JP 2000188331 A JP2000188331 A JP 2000188331A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- organic insulating
- forming
- modified layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】有機絶縁膜を用いた際のダメージを抑制でき、
大気中からの有機絶縁膜への水分の浸入および有機絶縁
膜から配線材料への水分の浸入を抑制できるとともに、
より簡便に有機絶縁膜を用いたダマシンプロセスを実現
することができる半導体装置の製造方法を提供する。 【解決手段】シリコン基板１上に有機絶縁膜２を形成
し、その上に表面改質層１０を形成し、表面改質層１０
上にリソグラフィー法によりレジストパターン３を形成
する。レジストパターン３をマスクとしてエッチング法
により表面改質層１０をエッチングし、酸素を含んだプ
ラズマにより表面改質層１０をエッチングストッパとし
て有機絶縁膜２を除去しパターンを形成する。
大気中からの有機絶縁膜への水分の浸入および有機絶縁
膜から配線材料への水分の浸入を抑制できるとともに、
より簡便に有機絶縁膜を用いたダマシンプロセスを実現
することができる半導体装置の製造方法を提供する。 【解決手段】シリコン基板１上に有機絶縁膜２を形成
し、その上に表面改質層１０を形成し、表面改質層１０
上にリソグラフィー法によりレジストパターン３を形成
する。レジストパターン３をマスクとしてエッチング法
により表面改質層１０をエッチングし、酸素を含んだプ
ラズマにより表面改質層１０をエッチングストッパとし
て有機絶縁膜２を除去しパターンを形成する。
Description
【０００１】
【発明に属する技術分野】本発明は、半導体装置の製造
方法、特に有機絶縁膜を用いた配線の形成方法を含む半
導体装置の製造方法に関するものである。
方法、特に有機絶縁膜を用いた配線の形成方法を含む半
導体装置の製造方法に関するものである。
【０００２】
【従来の技術】ＬＳＩの高速化・低消費電力化に伴い、
配線遅延を抑制するために層間絶縁膜の低誘電率化が必
要となっている。従来、層間絶縁膜には酸化膜（誘電率
ε=4.2）が用いられてきたが、近年、誘電率を下げるた
めフッ素をドープした酸化膜SiOF（誘電率ε=3.3〜3.8
）が用いられつつある。さらに誘電率を低くし、配線
遅延を抑制するために、有機材料を用いた有機絶縁膜
（誘電率ε=2.0〜2.8 ）の利用が提案されている。
配線遅延を抑制するために層間絶縁膜の低誘電率化が必
要となっている。従来、層間絶縁膜には酸化膜（誘電率
ε=4.2）が用いられてきたが、近年、誘電率を下げるた
めフッ素をドープした酸化膜SiOF（誘電率ε=3.3〜3.8
）が用いられつつある。さらに誘電率を低くし、配線
遅延を抑制するために、有機材料を用いた有機絶縁膜
（誘電率ε=2.0〜2.8 ）の利用が提案されている。
【０００３】このような有機絶縁膜を用いる場合、ドラ
イエッチングによるパターン形成時のマスクとしてレジ
ストマスクを用いることができないという問題点があ
る。すなわち、レジストマスクを用いてドライエッチン
グを行ないパターンを形成した後に、レジストマスクを
除去する際に、有機絶縁膜にダメージが入るためであ
る。
イエッチングによるパターン形成時のマスクとしてレジ
ストマスクを用いることができないという問題点があ
る。すなわち、レジストマスクを用いてドライエッチン
グを行ないパターンを形成した後に、レジストマスクを
除去する際に、有機絶縁膜にダメージが入るためであ
る。
【０００４】以下に図面を用いて、有機絶縁膜のパター
ニングにレジストを用いることができない理由を説明す
る。
ニングにレジストを用いることができない理由を説明す
る。
【０００５】まず、図６（ａ）に示すようにシリコン基
板６１上に有機絶縁膜６２を堆積し、フォトリソグラフ
ィーによりレジストパターン６３を形成する（図６
（ｂ））。次に、レジストマスクを用いてドライエッチ
ングを行ないパターンを形成した後に、レジストマスク
を除去する際に、酸素ガスを主体としたアッシングを用
いる。有機絶縁膜６２も炭素を主構成物質としているポ
リマーであり、Ｏ2 プラズマによりエッチングされる。
そのため、レジスト６３が消失すると、有機絶縁膜のエ
ッチングが始まり、有機絶縁膜中にダメージ層６４が形
成される。（図６（ｃ）参照）。
板６１上に有機絶縁膜６２を堆積し、フォトリソグラフ
ィーによりレジストパターン６３を形成する（図６
（ｂ））。次に、レジストマスクを用いてドライエッチ
ングを行ないパターンを形成した後に、レジストマスク
を除去する際に、酸素ガスを主体としたアッシングを用
いる。有機絶縁膜６２も炭素を主構成物質としているポ
リマーであり、Ｏ2 プラズマによりエッチングされる。
そのため、レジスト６３が消失すると、有機絶縁膜のエ
ッチングが始まり、有機絶縁膜中にダメージ層６４が形
成される。（図６（ｃ）参照）。
【０００６】そこで、有機絶縁膜を用いる際には、酸化
膜等を用いたハードマスクを用いるのが一般的である。
膜等を用いたハードマスクを用いるのが一般的である。
【０００７】また、配線工程における工程削減のためダ
マシン（Damascene）プロセスが提案されている。これ
は、層間絶縁膜に配線となる溝パターンを形成し、配線
溝に配線材料を同時に埋め込み、CMP（Chemical Mecha
nical Polishing）法によって研磨を行ない、不要部分
の配線材料を除去し、配線溝を形成しようというもので
ある。
マシン（Damascene）プロセスが提案されている。これ
は、層間絶縁膜に配線となる溝パターンを形成し、配線
溝に配線材料を同時に埋め込み、CMP（Chemical Mecha
nical Polishing）法によって研磨を行ない、不要部分
の配線材料を除去し、配線溝を形成しようというもので
ある。
【０００８】以下図面を参照しながら、上記した従来の
有機絶縁膜を用いてダマシンプロセスにより配線を形成
する方法について説明する。図７は従来の有機絶縁膜を
用いた場合のダマシンプロセスの一例を示したものであ
る。
有機絶縁膜を用いてダマシンプロセスにより配線を形成
する方法について説明する。図７は従来の有機絶縁膜を
用いた場合のダマシンプロセスの一例を示したものであ
る。
【０００９】図７(a) に示すようにシリコン基板７１上
に有機絶縁膜７２を形成する。次に、シリコン酸化膜７
３を堆積する（図７（ｂ））。その後、リソグラフィ
ー、ドライエッチングにより上記シリコン酸化膜７３を
パターニングする（図７（ｃ））。次に、シリコン酸化
膜７３をマスクとして、Ｏ2 を主体としたプラズマによ
ってドライエッチングを行ない溝パターン７５を形成す
る（図７（ｄ））。続いて、図７（ｅ）に示すように配
線材料となる金属７６をスパッタ法、ＣＶＤ法、メッキ
法等により溝パターン７５に埋め込む（図７（ｅ））。
次に、ＣＭＰ法によって、先に堆積した配線材料の不要
な領域を除去し、溝配線を形成する。（図７（ｆ））。
に有機絶縁膜７２を形成する。次に、シリコン酸化膜７
３を堆積する（図７（ｂ））。その後、リソグラフィ
ー、ドライエッチングにより上記シリコン酸化膜７３を
パターニングする（図７（ｃ））。次に、シリコン酸化
膜７３をマスクとして、Ｏ2 を主体としたプラズマによ
ってドライエッチングを行ない溝パターン７５を形成す
る（図７（ｄ））。続いて、図７（ｅ）に示すように配
線材料となる金属７６をスパッタ法、ＣＶＤ法、メッキ
法等により溝パターン７５に埋め込む（図７（ｅ））。
次に、ＣＭＰ法によって、先に堆積した配線材料の不要
な領域を除去し、溝配線を形成する。（図７（ｆ））。
【００１０】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、以下のような問題点を有していた。
うな構成では、以下のような問題点を有していた。
【００１１】 有機絶縁膜上に、酸化膜を用いたハー
ドマスクを形成する際に、ＣＶＤ法による酸化膜堆積、
リソグラフィー、ドライエッチング工程等、非常に工程
数が増加する。
ドマスクを形成する際に、ＣＶＤ法による酸化膜堆積、
リソグラフィー、ドライエッチング工程等、非常に工程
数が増加する。
【００１２】 有機絶縁膜上に酸化膜を堆積する際
に、堆積中の基板温度の上昇により有機絶縁膜にダメー
ジが生じる（例えばＣＶＤでは、デポ中に４００℃を超
える高温になり、有機絶縁膜にダメージを与える）。
に、堆積中の基板温度の上昇により有機絶縁膜にダメー
ジが生じる（例えばＣＶＤでは、デポ中に４００℃を超
える高温になり、有機絶縁膜にダメージを与える）。
【００１３】 有機絶縁膜に配線材料が接する場合、
大気中から有機絶縁膜中に浸入した水分や不純物に配線
材料が影響される。
大気中から有機絶縁膜中に浸入した水分や不純物に配線
材料が影響される。
【００１４】 また、有機絶縁膜中に水分が浸入して
いると、配線を形成した際の配線の劣化をもたらす。
いると、配線を形成した際の配線の劣化をもたらす。
【００１５】本発明は上記問題点に鑑み、有機絶縁膜を
用いた際のダメージを抑制でき、また、大気中からの有
機絶縁膜への水分の浸入および有機絶縁膜から配線材料
への水分の浸入を抑制できるとともに、より簡便に有機
絶縁膜を用いたダマシンプロセスを実現することができ
る半導体装置の製造方法を提供することを目的とする。
用いた際のダメージを抑制でき、また、大気中からの有
機絶縁膜への水分の浸入および有機絶縁膜から配線材料
への水分の浸入を抑制できるとともに、より簡便に有機
絶縁膜を用いたダマシンプロセスを実現することができ
る半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、シリコン基板上に有機絶縁膜を形成す
る第１の工程と、有機絶縁膜上に表面改質層を形成する
第２の工程と、表面改質層上にリソグラフィー法により
レジストパターンを形成する第３の工程と、レジストパ
ターンをマスクとしてエッチング法により上記表面改質
層をエッチングする第４の工程と、酸素を含んだプラズ
マにより表面改質層をエッチングストッパとして有機絶
縁膜を除去しパターンを形成する第５の工程を含むもの
である。
置の製造方法は、シリコン基板上に有機絶縁膜を形成す
る第１の工程と、有機絶縁膜上に表面改質層を形成する
第２の工程と、表面改質層上にリソグラフィー法により
レジストパターンを形成する第３の工程と、レジストパ
ターンをマスクとしてエッチング法により上記表面改質
層をエッチングする第４の工程と、酸素を含んだプラズ
マにより表面改質層をエッチングストッパとして有機絶
縁膜を除去しパターンを形成する第５の工程を含むもの
である。
【００１７】請求項１記載の半導体装置の製造方法によ
れば、有機絶縁膜の表面に表面改質層を形成することに
より、エッチングストッパ、ＣＭＰストッパ、水分の吸
着浸入抑制が可能となり、とくに従来の酸化膜マスクを
用いずにパターニングが可能となるので、マスクとなる
酸化膜の堆積による温度上昇による有機絶縁膜の劣化を
抑制することができ、有機絶縁膜にダメージを与えず、
かつ有機絶縁膜の劣化のない配線を形成することが可能
となる。
れば、有機絶縁膜の表面に表面改質層を形成することに
より、エッチングストッパ、ＣＭＰストッパ、水分の吸
着浸入抑制が可能となり、とくに従来の酸化膜マスクを
用いずにパターニングが可能となるので、マスクとなる
酸化膜の堆積による温度上昇による有機絶縁膜の劣化を
抑制することができ、有機絶縁膜にダメージを与えず、
かつ有機絶縁膜の劣化のない配線を形成することが可能
となる。
【００１８】このように有機絶縁膜表面を低温で改質す
ることにより、上記課題を解決することができるが、こ
こで本発明に用いる表面改質の一手段であるシリル化プ
ロセスについて説明する。シリル化はリソグラフィー工
程におけるレジストと基板との密着性を向上するために
一般的に使用されている基板表面の改質処理方法の一つ
である。シリル化には用いられる溶剤の一つとして、ヘ
キサメチルジシラザン（以下ＨＭＤＳと略す）があり、
これは室温中でＯＨ基と加水分解を起こす性質がある。
表面にＯＨ基が吸着した基板をＨＭＤＳで処理すると、 (CH3)3-Si-NH-Si-(CH3)3+ 2 (X-OH) →２（(CH3)3-Si
−OX）+ NH3 という反応が起こり、基板上にSiを含む疎水性の膜が形
成される（図５参照）。このように基板を疎水性に改質
し、レジストと基板との密着性を向上させることができ
る。
ることにより、上記課題を解決することができるが、こ
こで本発明に用いる表面改質の一手段であるシリル化プ
ロセスについて説明する。シリル化はリソグラフィー工
程におけるレジストと基板との密着性を向上するために
一般的に使用されている基板表面の改質処理方法の一つ
である。シリル化には用いられる溶剤の一つとして、ヘ
キサメチルジシラザン（以下ＨＭＤＳと略す）があり、
これは室温中でＯＨ基と加水分解を起こす性質がある。
表面にＯＨ基が吸着した基板をＨＭＤＳで処理すると、 (CH3)3-Si-NH-Si-(CH3)3+ 2 (X-OH) →２（(CH3)3-Si
−OX）+ NH3 という反応が起こり、基板上にSiを含む疎水性の膜が形
成される（図５参照）。このように基板を疎水性に改質
し、レジストと基板との密着性を向上させることができ
る。
【００１９】また、レジスト上の所望領域をシリル化す
ることにより、マスク層を形成する表面イメージングも
可能であり、シリル化反応層はＳｉを含んだ改質層にな
っており、従来のレジストよりドライエッチング耐性が
高くなるため、このシリル化層をマスクとして、Ｏ2 を
主体とするプラズマによってドライエッチングを行なう
ことにより微細なレジストパターンを形成することがで
きるのである。
ることにより、マスク層を形成する表面イメージングも
可能であり、シリル化反応層はＳｉを含んだ改質層にな
っており、従来のレジストよりドライエッチング耐性が
高くなるため、このシリル化層をマスクとして、Ｏ2 を
主体とするプラズマによってドライエッチングを行なう
ことにより微細なレジストパターンを形成することがで
きるのである。
【００２０】本発明では、このシリル化反応を有機絶縁
膜に適用し、ドライエッチング時のマスク、ＣＭＰ時の
ストッパ、有機絶縁膜への水分の吸着を抑制する層、と
して用いるとともに、低温で上記効果のあるシリル化層
を形成でき、有機絶縁膜へのダメージを低減することが
できる。
膜に適用し、ドライエッチング時のマスク、ＣＭＰ時の
ストッパ、有機絶縁膜への水分の吸着を抑制する層、と
して用いるとともに、低温で上記効果のあるシリル化層
を形成でき、有機絶縁膜へのダメージを低減することが
できる。
【００２１】請求項２記載の半導体装置の製造方法は、
シリコン基板上に有機絶縁膜を形成する第１の工程と、
有機絶縁膜上にシリコン酸化膜を堆積する第２の工程
と、リソグラフィーによりレジストパターンを形成した
後、レジストパターンをマスクとして上記シリコン酸化
膜をエッチングする第３の工程と、シリコン酸化膜をマ
スクとして、酸素を含んだプラズマにより有機絶縁膜を
エッチングする第４の工程と、有機絶縁膜の側壁に表面
改質層を形成する第５の工程を含むものである。
シリコン基板上に有機絶縁膜を形成する第１の工程と、
有機絶縁膜上にシリコン酸化膜を堆積する第２の工程
と、リソグラフィーによりレジストパターンを形成した
後、レジストパターンをマスクとして上記シリコン酸化
膜をエッチングする第３の工程と、シリコン酸化膜をマ
スクとして、酸素を含んだプラズマにより有機絶縁膜を
エッチングする第４の工程と、有機絶縁膜の側壁に表面
改質層を形成する第５の工程を含むものである。
【００２２】請求項２記載の半導体装置の製造方法によ
れば、大気中の水分が有機絶縁膜に吸着することを抑制
し、誘電率の増加を低減できるほか、請求項１と同様な
効果が得ることができる。
れば、大気中の水分が有機絶縁膜に吸着することを抑制
し、誘電率の増加を低減できるほか、請求項１と同様な
効果が得ることができる。
【００２３】請求項３記載の半導体装置の製造方法は、
シリコン基板上に有機絶縁膜を形成する第１の工程と、
有機絶縁膜上に表面改質層を形成する第２の工程と、表
面改質層上にリソグラフィー法によりレジストパターン
を形成する第３の工程と、レジストパターンをマスクと
してエッチング法により表面改質層をエッチングする第
４の工程と、酸素を含んだプラズマにより表面改質層を
エッチングストッパとして有機絶縁膜を除去し溝パター
ンを形成する第５の工程と、有機絶縁膜の側壁に表面改
質層を形成する第６の工程と、溝パターンに配線材料と
なる金属を堆積する第７の工程と、有機絶縁膜上の表面
改質層をストッパとしてＣＭＰ法を行ない、配線材料を
研磨除去する第８の工程を含むものである。
シリコン基板上に有機絶縁膜を形成する第１の工程と、
有機絶縁膜上に表面改質層を形成する第２の工程と、表
面改質層上にリソグラフィー法によりレジストパターン
を形成する第３の工程と、レジストパターンをマスクと
してエッチング法により表面改質層をエッチングする第
４の工程と、酸素を含んだプラズマにより表面改質層を
エッチングストッパとして有機絶縁膜を除去し溝パター
ンを形成する第５の工程と、有機絶縁膜の側壁に表面改
質層を形成する第６の工程と、溝パターンに配線材料と
なる金属を堆積する第７の工程と、有機絶縁膜上の表面
改質層をストッパとしてＣＭＰ法を行ない、配線材料を
研磨除去する第８の工程を含むものである。
【００２４】請求項３記載の半導体装置の製造方法によ
れば、請求項１と同様な効果がある。
れば、請求項１と同様な効果がある。
【００２５】請求項４記載の半導体装置の製造方法は、
シリコン基板上に第１の有機絶縁膜を形成する第１の工
程と、第１の有機絶縁膜上に第１の表面改質層を形成す
る第２の工程と、第１の表面改質層上にリソグラフィー
法によりコンタクトホールレジストパターンを形成する
第３の工程と、コンタクトホールレジストパターンをマ
スクとしてエッチング法により第１の表面改質層をエッ
チングする第４の工程と、上記第１の有機絶縁膜上に第
２の有機絶縁膜を堆積する第５の工程と、第２の有機絶
縁膜上に第２の表面改質層を形成する第６の工程と、第
２の表面改質層上にリソグラフィー法により溝レジスト
パターンを形成する第７の工程と、溝レジストパターン
をマスクとしてエッチングにより上記第２の表面改質層
をエッチングする第８の工程と、第１の表面改質層およ
び第２の表面改質層をマスクとし、酸素を含んだプラズ
マにより第１の有機絶縁膜と第２の有機絶縁膜をエッチ
ングする第９の工程と、第１の有機絶縁膜と第２の有機
絶縁膜のパターンの側壁に第３の表面改質層を形成する
第１０の工程と、第１の有機絶縁膜と第２の有機絶縁膜
のパターンに配線材料となる金属を堆積する第１１の工
程と、第２の有機絶縁膜上の第２の表面改質層をストッ
パとしてＣＭＰ法を行ない、配線材料を研磨除去する第
１２の工程を含むものである。
シリコン基板上に第１の有機絶縁膜を形成する第１の工
程と、第１の有機絶縁膜上に第１の表面改質層を形成す
る第２の工程と、第１の表面改質層上にリソグラフィー
法によりコンタクトホールレジストパターンを形成する
第３の工程と、コンタクトホールレジストパターンをマ
スクとしてエッチング法により第１の表面改質層をエッ
チングする第４の工程と、上記第１の有機絶縁膜上に第
２の有機絶縁膜を堆積する第５の工程と、第２の有機絶
縁膜上に第２の表面改質層を形成する第６の工程と、第
２の表面改質層上にリソグラフィー法により溝レジスト
パターンを形成する第７の工程と、溝レジストパターン
をマスクとしてエッチングにより上記第２の表面改質層
をエッチングする第８の工程と、第１の表面改質層およ
び第２の表面改質層をマスクとし、酸素を含んだプラズ
マにより第１の有機絶縁膜と第２の有機絶縁膜をエッチ
ングする第９の工程と、第１の有機絶縁膜と第２の有機
絶縁膜のパターンの側壁に第３の表面改質層を形成する
第１０の工程と、第１の有機絶縁膜と第２の有機絶縁膜
のパターンに配線材料となる金属を堆積する第１１の工
程と、第２の有機絶縁膜上の第２の表面改質層をストッ
パとしてＣＭＰ法を行ない、配線材料を研磨除去する第
１２の工程を含むものである。
【００２６】請求項４記載の半導体装置の製造方法によ
れば、請求項３と同様な効果がある。
れば、請求項３と同様な効果がある。
【００２７】請求項５記載の半導体装置の製造方法は、
請求項１、請求項２、請求項３または請求項４におい
て、表面改質層を形成する工程において、表面改質層と
してシリル化層を用いるものである。
請求項１、請求項２、請求項３または請求項４におい
て、表面改質層を形成する工程において、表面改質層と
してシリル化層を用いるものである。
【００２８】請求項５記載の半導体装置の製造方法によ
れば、請求項１、請求項２、請求項３または請求項４と
同様な効果がある。
れば、請求項１、請求項２、請求項３または請求項４と
同様な効果がある。
【００２９】請求項６記載の半導体装置の製造方法は、
請求項５において、シリル化層が、ヘキサメチルジシラ
ザン（ＨＭＤＳ）、1,1,3,3-テトラメチルジシラザン
（ＴＭＤＳ）、ジメチルシリルジメチルアミン（ＤＭＳ
ＤＭＡ）、ジメチルシリルジエチルアミン（ＤＭＳＤＥ
Ａ）の少なくとも一つを用いるものである。
請求項５において、シリル化層が、ヘキサメチルジシラ
ザン（ＨＭＤＳ）、1,1,3,3-テトラメチルジシラザン
（ＴＭＤＳ）、ジメチルシリルジメチルアミン（ＤＭＳ
ＤＭＡ）、ジメチルシリルジエチルアミン（ＤＭＳＤＥ
Ａ）の少なくとも一つを用いるものである。
【００３０】請求項６記載の半導体装置の製造方法によ
れば、請求項５と同様な効果がある。
れば、請求項５と同様な効果がある。
【００３１】請求項７記載の半導体装置の製造方法は、
請求項６において、シリル化層を形成する工程におい
て、シリル化の前処理として、Ｈ2 ＯもしくはＯＨ基を
含むガスを用いたプラズマによって有機絶縁膜の表面処
理を行ない、その後シリル化層を形成するものである。
請求項６において、シリル化層を形成する工程におい
て、シリル化の前処理として、Ｈ2 ＯもしくはＯＨ基を
含むガスを用いたプラズマによって有機絶縁膜の表面処
理を行ない、その後シリル化層を形成するものである。
【００３２】請求項７記載の半導体装置の製造方法によ
れば、請求項６と同様な効果がある。
れば、請求項６と同様な効果がある。
【００３３】
【発明の実施の形態】以下本発明の実施の形態につい
て、図１から図５を参照しながら説明する。
て、図１から図５を参照しながら説明する。
【００３４】（実施の形態１）図１は、本発明の第１の
実施の形態である半導体装置の製造方法の工程断面図を
示すものである。図１において、１はシリコン基板、２
は有機絶縁膜、３はフォトレジストパターン、１０は表
面改質層として例えばシリル化層である。
実施の形態である半導体装置の製造方法の工程断面図を
示すものである。図１において、１はシリコン基板、２
は有機絶縁膜、３はフォトレジストパターン、１０は表
面改質層として例えばシリル化層である。
【００３５】まず、図１（ａ）に示すように、シリコン
基板１上に有機絶縁膜２を堆積する。次に、ヘキサメチ
ルジシラザン（ＨＭＤＳ）を有機絶縁膜２上に塗布す
る。有機絶縁膜２上に大気中の水分が吸着してできるＯ
Ｈと、ＨＭＤＳが以下のような反応を起こし（図５参
照）、有機絶縁膜２上にＳｉを含んだシリル化層１０を
形成する（図１（ｂ））。
基板１上に有機絶縁膜２を堆積する。次に、ヘキサメチ
ルジシラザン（ＨＭＤＳ）を有機絶縁膜２上に塗布す
る。有機絶縁膜２上に大気中の水分が吸着してできるＯ
Ｈと、ＨＭＤＳが以下のような反応を起こし（図５参
照）、有機絶縁膜２上にＳｉを含んだシリル化層１０を
形成する（図１（ｂ））。
【００３６】(CH3)3-Si-NH-Si-(CH3)3 + 2(X-OH) →
２（(CH3)3-Si −OX）+NH3 そして、図１（ｃ）に示すようにシリル化層１０上に、
リソグラフィーによりレジストパターン３を形成する。
次に、図１（ｄ）に示すようにドライエッチング法によ
り、レジスト3 のパターンをマスクとしてシリル化層１
０をエッチングする。シリル化層１０のエッチングに
は、反応性イオンエッチング法（以下ＲＩＥと略す）を
用いた。シリル化層１０は主に炭素、水素とシリコンで
形成されているため、ＣＦ4 ガスから発生するフッ素と
Ｏ2 ガスから発生するＯ* ラジカルを主なエッチャント
として用いた。
２（(CH3)3-Si −OX）+NH3 そして、図１（ｃ）に示すようにシリル化層１０上に、
リソグラフィーによりレジストパターン３を形成する。
次に、図１（ｄ）に示すようにドライエッチング法によ
り、レジスト3 のパターンをマスクとしてシリル化層１
０をエッチングする。シリル化層１０のエッチングに
は、反応性イオンエッチング法（以下ＲＩＥと略す）を
用いた。シリル化層１０は主に炭素、水素とシリコンで
形成されているため、ＣＦ4 ガスから発生するフッ素と
Ｏ2 ガスから発生するＯ* ラジカルを主なエッチャント
として用いた。
【００３７】エッチング条件は次の通りである。
【００３８】 ＣＦ4 ガス流量：５０ｓｃｃｍ Ｏ2 ガス流量 ：１０ｓｃｃｍ 圧力 ：５Ｐａ ＲＦパワー ：２００Ｗ シリル化層１０がエッチングされた後、有機絶縁膜２の
ドライエッチング条件に切り替えた。有機絶縁膜２のド
ライエッチングには、以下に示す条件を適用した。
ドライエッチング条件に切り替えた。有機絶縁膜２のド
ライエッチングには、以下に示す条件を適用した。
【００３９】Ｏ2 ＝100sccm 圧力 ５Ｐａ ＲＦパワー ：１００Ｗ 酸素を主体とするプラズマを用いるため、炭素が主体で
あるレジストと有機絶縁膜は容易にエッチングされる。
エッチ速度はレジスト３、有機絶縁膜２とも約１００ｎ
ｍ／ｍｉｎ．であった。一方、シリル化層１０は、Ｓｉ
を含むためＯ2プラズマにおけるエッチ速度は、レジス
ト３、有機絶縁膜２に比べて小さく約１０ｎｍ／ｍｉ
ｎ．である。そのため、エッチング中にレジスト３が消
失しても、シリル化層１０がエッチングストッパとな
り、図１（ｅ）に示す形状を得ることができる。また、
シリル化層１０がエッチングストッパとなるため有機絶
縁膜がＯ2 プラズマによってダメージを受けることを抑
制することができる。さらに、本実施の形態では、エッ
チングマスクとしてシリコン酸化膜を用いないため、シ
リコン酸化膜堆積中の温度上昇による有機絶縁膜２の特
性劣化という問題も解決することが可能である。
あるレジストと有機絶縁膜は容易にエッチングされる。
エッチ速度はレジスト３、有機絶縁膜２とも約１００ｎ
ｍ／ｍｉｎ．であった。一方、シリル化層１０は、Ｓｉ
を含むためＯ2プラズマにおけるエッチ速度は、レジス
ト３、有機絶縁膜２に比べて小さく約１０ｎｍ／ｍｉ
ｎ．である。そのため、エッチング中にレジスト３が消
失しても、シリル化層１０がエッチングストッパとな
り、図１（ｅ）に示す形状を得ることができる。また、
シリル化層１０がエッチングストッパとなるため有機絶
縁膜がＯ2 プラズマによってダメージを受けることを抑
制することができる。さらに、本実施の形態では、エッ
チングマスクとしてシリコン酸化膜を用いないため、シ
リコン酸化膜堆積中の温度上昇による有機絶縁膜２の特
性劣化という問題も解決することが可能である。
【００４０】（実施の形態２）本発明の第２の実施の形
態について図２を参照しながら説明する。図２は、本発
明の第２の実施の形態である半導体装置の製造方法の工
程断面図を示すものである。図２において、１はシリコ
ン基板、２は有機絶縁膜、３はフォトレジスト、４はシ
リコン酸化膜、１１は有機絶縁膜側壁の表面改質層とし
て例えばシリル化層である。
態について図２を参照しながら説明する。図２は、本発
明の第２の実施の形態である半導体装置の製造方法の工
程断面図を示すものである。図２において、１はシリコ
ン基板、２は有機絶縁膜、３はフォトレジスト、４はシ
リコン酸化膜、１１は有機絶縁膜側壁の表面改質層とし
て例えばシリル化層である。
【００４１】図２（ａ）に示すように、シリコン基板１
上に有機絶縁膜２を堆積する。次に、シリコン酸化膜４
を有機絶縁膜２上に堆積する（図２（ｂ））。次に、図
２（ｃ）に示すようにシリコン酸化膜４上に、リソグラ
フィーによりレジストパターン３を形成した後、レジス
トパターン３をマスクとしてドライエッチング法によ
り、シリコン酸化膜４をエッチングする。シリコン酸化
膜４のエッチングには、以下に示す条件を用いた。
上に有機絶縁膜２を堆積する。次に、シリコン酸化膜４
を有機絶縁膜２上に堆積する（図２（ｂ））。次に、図
２（ｃ）に示すようにシリコン酸化膜４上に、リソグラ
フィーによりレジストパターン３を形成した後、レジス
トパターン３をマスクとしてドライエッチング法によ
り、シリコン酸化膜４をエッチングする。シリコン酸化
膜４のエッチングには、以下に示す条件を用いた。
【００４２】 ＣＦ4 ガス流量 ： ５０ｓｃｃｍ ＣＨＦ3 ガス流量： ５０ｓｃｃｍ 圧力 ： ５Ｐａ ＲＦパワー ： ５００Ｗ そして、図２（ｄ）に示すように、レジスト３、シリコ
ン酸化膜４をマスクとして、酸素を主体としたプラズマ
を用いたドライエッチングにより、有機絶縁膜２をエッ
チングし所望のパターンを得る。エッチング条件は以下
の通り。
ン酸化膜４をマスクとして、酸素を主体としたプラズマ
を用いたドライエッチングにより、有機絶縁膜２をエッ
チングし所望のパターンを得る。エッチング条件は以下
の通り。
【００４３】Ｏ2 ＝ 100sccm 圧力 ５Ｐａ ＲＦバワー ：１００Ｗ このとき、Ｏ2 を主体としたプラズマを用いるためレジ
ストは消失してしまうが、シリコン酸化膜４がエッチン
グストッパの働きをする。そのため有機絶縁膜がＯ2 プ
ラズマによってダメージを受けることを抑制することが
できる（図２（ｅ））。
ストは消失してしまうが、シリコン酸化膜４がエッチン
グストッパの働きをする。そのため有機絶縁膜がＯ2 プ
ラズマによってダメージを受けることを抑制することが
できる（図２（ｅ））。
【００４４】その後、図２（ｅ）に示すように、ＨＭＤ
Ｓによりシリル化を行ない、上記した工程で形成された
有機絶縁膜２の側壁にシリル化層１１を形成する。この
有機絶縁膜２の側壁に形成されたシリル化層１１によ
り、有機絶縁膜２の表面は疎水性化に改質され、大気中
の水分の有機絶縁膜２への吸着および有機絶縁膜２への
侵入を防ぐ。そして、大気中の水分による有機絶縁膜２
の劣化を抑制することができるのである。
Ｓによりシリル化を行ない、上記した工程で形成された
有機絶縁膜２の側壁にシリル化層１１を形成する。この
有機絶縁膜２の側壁に形成されたシリル化層１１によ
り、有機絶縁膜２の表面は疎水性化に改質され、大気中
の水分の有機絶縁膜２への吸着および有機絶縁膜２への
侵入を防ぐ。そして、大気中の水分による有機絶縁膜２
の劣化を抑制することができるのである。
【００４５】（実施の形態３）本発明の第３の実施の形
態について図面を参照しながら説明する。図３は、本発
明の第３の実施の形態である半導体装置の製造方法の工
程断面図を示すものである。図３において、１はシリコ
ン基板、２は有機絶縁膜、１２は有機絶縁膜２の表面の
表面改質層例えばシリル化層、１３は有機絶縁膜２の側
壁表面の表面改質層例えばシリル化層、３１は配線溝パ
ターンのレジストパターン、３２は配線溝、３３は配線
材料である。
態について図面を参照しながら説明する。図３は、本発
明の第３の実施の形態である半導体装置の製造方法の工
程断面図を示すものである。図３において、１はシリコ
ン基板、２は有機絶縁膜、１２は有機絶縁膜２の表面の
表面改質層例えばシリル化層、１３は有機絶縁膜２の側
壁表面の表面改質層例えばシリル化層、３１は配線溝パ
ターンのレジストパターン、３２は配線溝、３３は配線
材料である。
【００４６】図３（ａ）に示すように、シリコン基板１
上に有機絶縁膜２を堆積する。次に、図３（ｂ）に示す
ようにＨＭＤＳを有機絶縁膜２上に塗布する。有機絶縁
膜上に大気中の水分が吸着してできるＯＨ基と、ＨＭＤ
Ｓが以下のような反応を起こし（図５参照）、有機絶縁
膜２の表面上にＳｉを含んだシリル化層１２が形成され
る（図３（ｂ））。
上に有機絶縁膜２を堆積する。次に、図３（ｂ）に示す
ようにＨＭＤＳを有機絶縁膜２上に塗布する。有機絶縁
膜上に大気中の水分が吸着してできるＯＨ基と、ＨＭＤ
Ｓが以下のような反応を起こし（図５参照）、有機絶縁
膜２の表面上にＳｉを含んだシリル化層１２が形成され
る（図３（ｂ））。
【００４７】図３（ｃ）に示すようにシリル化層１２上
に、リソグラフィーにより配線溝パターンのレジストパ
ターン３１を形成する。次に、図３（ｄ）に示すように
ドライエッチング法により、レジストパターン３１をマ
スクとしてシリル化層１２をエッチングする。シリル化
層１２のエッチングには、ＲＩＥ法を用いた。シリル化
層１２は主に炭素とシリコンで形成されているため、Ｃ
Ｆ4 ガスから発生するフッ素とＯ2 ガスから発生するＯ
*ラジカルを主なエッチャントとして用いた。
に、リソグラフィーにより配線溝パターンのレジストパ
ターン３１を形成する。次に、図３（ｄ）に示すように
ドライエッチング法により、レジストパターン３１をマ
スクとしてシリル化層１２をエッチングする。シリル化
層１２のエッチングには、ＲＩＥ法を用いた。シリル化
層１２は主に炭素とシリコンで形成されているため、Ｃ
Ｆ4 ガスから発生するフッ素とＯ2 ガスから発生するＯ
*ラジカルを主なエッチャントとして用いた。
【００４８】エッチング条件は次の通りである。
【００４９】 ＣＦ4 ガス流量：５０ｓｃｃｍ Ｏ2 ガス流量 ：１０ｓｃｃｍ 圧力 ：５Ｐａ ＲＦパワー ：２００Ｗ シリル化層１２がエッチングされた後、有機絶縁膜２を
エッチングするために、以下に示すエッチング条件を適
用した。
エッチングするために、以下に示すエッチング条件を適
用した。
【００５０】Ｏ2 ＝ 100sccm 圧力 ５Ｐａ ＲＦパワー ：１００Ｗ 酸素を主体とするプラズマを用いるため、炭素が主体で
あるレジストパターン３１と有機絶縁膜２は容易にエッ
チングされる。エッチ速度はレジストパターン３１、有
機絶縁膜２とも約１００ｎｍ／ｍｉｎ．であった。一
方、シリル化層１２は、Ｓｉを含むためＯ2 プラズマに
おけるエッチ速度は、レジストパターン３１、有機絶縁
膜２に比べて小さく約１０ｎｍ／ｍｉｎ．である。その
ため、エッチング中にレジストパターン３１が消失して
も、シリル化層１０がエッチングストッパとなり、図３
（ｅ）に示ように配線溝パターン３２を形成することが
できる。
あるレジストパターン３１と有機絶縁膜２は容易にエッ
チングされる。エッチ速度はレジストパターン３１、有
機絶縁膜２とも約１００ｎｍ／ｍｉｎ．であった。一
方、シリル化層１２は、Ｓｉを含むためＯ2 プラズマに
おけるエッチ速度は、レジストパターン３１、有機絶縁
膜２に比べて小さく約１０ｎｍ／ｍｉｎ．である。その
ため、エッチング中にレジストパターン３１が消失して
も、シリル化層１０がエッチングストッパとなり、図３
（ｅ）に示ように配線溝パターン３２を形成することが
できる。
【００５１】シリコン基板１上にＨＭＤＳを塗布しシリ
ル化を行ない、有機絶縁膜２の側壁にもシリル化層１３
を形成する。この有機絶縁膜２の側壁に形成されたシリ
ル化層１３により、有機絶縁膜２の表面は疎水性化に改
質され、大気中の水分の有機絶縁膜２への吸着および有
機絶縁膜２中への侵入を防ぐ。その結果、大気中の水分
による有機絶縁膜２の誘電率の増大を抑制することがで
きるのである。
ル化を行ない、有機絶縁膜２の側壁にもシリル化層１３
を形成する。この有機絶縁膜２の側壁に形成されたシリ
ル化層１３により、有機絶縁膜２の表面は疎水性化に改
質され、大気中の水分の有機絶縁膜２への吸着および有
機絶縁膜２中への侵入を防ぐ。その結果、大気中の水分
による有機絶縁膜２の誘電率の増大を抑制することがで
きるのである。
【００５２】次に、配線材料（ここではＣｕを用いる）
を基板１に堆積させ、上記した配線溝３２に配線材料を
埋め込む（図３（ｆ））。
を基板１に堆積させ、上記した配線溝３２に配線材料を
埋め込む（図３（ｆ））。
【００５３】そして、ＣＭＰ法で基板表面のＣｕを研磨
する。この時、先に形成したシリル化層１２は、Ｓｉを
含むためＣＭＰ時の研磨レートが小さく、有機絶縁膜２
をＣＭＰにより研磨する際のストッパとなり、図３
（ｇ）に示すようなシングルダマシン配線を得ることが
できる。
する。この時、先に形成したシリル化層１２は、Ｓｉを
含むためＣＭＰ時の研磨レートが小さく、有機絶縁膜２
をＣＭＰにより研磨する際のストッパとなり、図３
（ｇ）に示すようなシングルダマシン配線を得ることが
できる。
【００５４】このようにして形成された有機絶縁膜２を
用いたシングルダマシン配線では、大気中の水分の有機
絶縁膜２への吸着、侵入がなく、かつその水分の配線材
料への侵入なく、特性劣化を抑制できる。また、シリル
化をエッチングストッパ層として用いることで、有機絶
縁膜２の特性が高温処理により劣化することを抑制でき
るのである。
用いたシングルダマシン配線では、大気中の水分の有機
絶縁膜２への吸着、侵入がなく、かつその水分の配線材
料への侵入なく、特性劣化を抑制できる。また、シリル
化をエッチングストッパ層として用いることで、有機絶
縁膜２の特性が高温処理により劣化することを抑制でき
るのである。
【００５５】（実施の形態４）本発明の第４の実施の形
態について図４を参照しながら説明する。図４は、本発
明の第４の実施の形態である半導体装置の製造方法の工
程断面図を示すものである。図４において、１はシリコ
ン基板、１４は表面改質として例えば第１のシリル化
層、１５は表面改質として例えば第２のシリル化層、１
６は表面改質として例えば第３のシリル化層、４１は第
１の有機絶縁膜、４２はコンタクトホールレジストパタ
ーンである配線孔レジストパターン、４３は第２の有機
絶縁膜、４４は配線の溝レジストパターン、４５は配線
溝、４６は配線孔、４７は配線材料である。
態について図４を参照しながら説明する。図４は、本発
明の第４の実施の形態である半導体装置の製造方法の工
程断面図を示すものである。図４において、１はシリコ
ン基板、１４は表面改質として例えば第１のシリル化
層、１５は表面改質として例えば第２のシリル化層、１
６は表面改質として例えば第３のシリル化層、４１は第
１の有機絶縁膜、４２はコンタクトホールレジストパタ
ーンである配線孔レジストパターン、４３は第２の有機
絶縁膜、４４は配線の溝レジストパターン、４５は配線
溝、４６は配線孔、４７は配線材料である。
【００５６】図４（ａ）に示すように、シリコン基板１
上に第１の有機絶縁膜４１を堆積する。次に、図４
（ｂ）に示すようにＨＭＤＳを有機絶縁膜４１上に塗布
する。有機絶縁膜４１上に大気中の水分が吸着してでき
るＯＨ基と、ＨＭＤＳが反応し（図５参照）、有機絶縁
膜４１上にＳｉを含んだ第１のシリル化層１４が形成さ
れる（図４（ｂ））。
上に第１の有機絶縁膜４１を堆積する。次に、図４
（ｂ）に示すようにＨＭＤＳを有機絶縁膜４１上に塗布
する。有機絶縁膜４１上に大気中の水分が吸着してでき
るＯＨ基と、ＨＭＤＳが反応し（図５参照）、有機絶縁
膜４１上にＳｉを含んだ第１のシリル化層１４が形成さ
れる（図４（ｂ））。
【００５７】図４（ｃ）に示すようにシリル化層１４上
に、リソグラフィーにより配線孔レジストパターン４２
を形成する。次に、図４（ｄ）に示すようにドライエッ
チング法により、レジストパターン４２をマスクとして
シリル化層１４をエッチングする。シリル化層１４のエ
ッチングには、ＲＩＥ法を用いた。シリル化層１４は主
に炭素とシリコンで形成されているため、ＣＦ4 ガスか
ら発生するフッ素とＯ 2 ガスから発生するＯ*ラジカル
を主なエッチャントとして用いた。エッチング条件は次
の通りである。
に、リソグラフィーにより配線孔レジストパターン４２
を形成する。次に、図４（ｄ）に示すようにドライエッ
チング法により、レジストパターン４２をマスクとして
シリル化層１４をエッチングする。シリル化層１４のエ
ッチングには、ＲＩＥ法を用いた。シリル化層１４は主
に炭素とシリコンで形成されているため、ＣＦ4 ガスか
ら発生するフッ素とＯ 2 ガスから発生するＯ*ラジカル
を主なエッチャントとして用いた。エッチング条件は次
の通りである。
【００５８】 ＣＦ4 ガス流量：５０ｓｃｃｍ Ｏ2 ガス流量 ：１０ｓｃｃｍ 圧力 ：５Ｐａ ＲＦパワー ：２００Ｗ 次に、図４（ｅ）に示すように、上記した処理を行なっ
た基板に第２の有機絶縁膜４３を堆積する。その後、第
２の有機絶縁膜４３上をシリル化し、第２のシリル化層
１５を形成する（図４（ｆ））。フォトリソグラフィー
により、シリル化層１５上に配線溝レジストパターン４
４を形成し（図４（ｇ））、ドライエッチング法によっ
て第２のシリル化層１５をエッチングする（図４
（ｈ））。エッチング条件は次の通りである。
た基板に第２の有機絶縁膜４３を堆積する。その後、第
２の有機絶縁膜４３上をシリル化し、第２のシリル化層
１５を形成する（図４（ｆ））。フォトリソグラフィー
により、シリル化層１５上に配線溝レジストパターン４
４を形成し（図４（ｇ））、ドライエッチング法によっ
て第２のシリル化層１５をエッチングする（図４
（ｈ））。エッチング条件は次の通りである。
【００５９】 ＣＦ4 ガス流量：５０ｓｃｃｍ Ｏ2 ガス流量 ：１０ｓｃｃｍ 圧力 ：５Ｐａ ＲＦパワー ：２００Ｗ その後、上記したフォトレジストパターン４４と第２の
シリル化層１５をマスクとして、第２の有機絶縁膜４３
と、第１の有機絶縁膜４１のエッチングを行ない、配線
溝４５と配線孔４６を形成する（図４（ｉ））。エッチ
ング条件は次の通りである。
シリル化層１５をマスクとして、第２の有機絶縁膜４３
と、第１の有機絶縁膜４１のエッチングを行ない、配線
溝４５と配線孔４６を形成する（図４（ｉ））。エッチ
ング条件は次の通りである。
【００６０】Ｏ2 ＝ 100sccm 圧力 ５Ｐａ ＲＦパワー ：１００Ｗ ここで酸素を主体とするプラズマを用いるため、炭素が
主体であるレジストパターン４４と第２の有機絶縁膜４
３と、第１の有機絶縁膜４１は容易にエッチングされ
る。エッチング速度はレジストパターン４４、有機絶縁
膜４１、４３とも約１００ｎｍ／ｍｉｎ．であった。一
方、第１のシリル化層１４と、第２のシリル化層１５
は、Ｓｉを含むためＯ2 プラズマにおけるエッチング速
度は、レジストパターン４４、有機絶縁膜４３、４１に
比べて小さく約１０ｎｍ／ｍｉｎ．である。そのため、
エッチング中にレジストが消失しても、第１のシリル化
層１４と、第２のシリル化層１５がエッチングストッパ
となり、図４（ｉ）に示すように、同時に配線溝４５の
パターンと配線孔４６を形成することができる。また、
第１，第２のシリル化層１４，１５がエッチングストッ
パとなるため有機絶縁膜４１、４３がＯ2 プラズマによ
ってダメージを受けること抑制することができる。
主体であるレジストパターン４４と第２の有機絶縁膜４
３と、第１の有機絶縁膜４１は容易にエッチングされ
る。エッチング速度はレジストパターン４４、有機絶縁
膜４１、４３とも約１００ｎｍ／ｍｉｎ．であった。一
方、第１のシリル化層１４と、第２のシリル化層１５
は、Ｓｉを含むためＯ2 プラズマにおけるエッチング速
度は、レジストパターン４４、有機絶縁膜４３、４１に
比べて小さく約１０ｎｍ／ｍｉｎ．である。そのため、
エッチング中にレジストが消失しても、第１のシリル化
層１４と、第２のシリル化層１５がエッチングストッパ
となり、図４（ｉ）に示すように、同時に配線溝４５の
パターンと配線孔４６を形成することができる。また、
第１，第２のシリル化層１４，１５がエッチングストッ
パとなるため有機絶縁膜４１、４３がＯ2 プラズマによ
ってダメージを受けること抑制することができる。
【００６１】次に、図４（ｊ）に示すように、基板をシ
リル化し、有機絶縁膜４１、４３の側壁に第３のシリル
化層１６を形成する。
リル化し、有機絶縁膜４１、４３の側壁に第３のシリル
化層１６を形成する。
【００６２】次に、配線材料（ここではＣｕを用いる）
４７を基板に堆積させ、上記した配線溝４５と配線孔４
６に配線材料４７を埋め込む（図４（ｋ））。
４７を基板に堆積させ、上記した配線溝４５と配線孔４
６に配線材料４７を埋め込む（図４（ｋ））。
【００６３】そして、ＣＭＰ法で基板表面のＣｕを研磨
する。この時、先に形成したシリル化層１４〜１６がＣ
ＭＰに対するストッパとなり、図４（ｌ）に示すような
シングルダマシン配線を得ることができる。
する。この時、先に形成したシリル化層１４〜１６がＣ
ＭＰに対するストッパとなり、図４（ｌ）に示すような
シングルダマシン配線を得ることができる。
【００６４】このようにして形成された有機絶縁膜４
１、４３を用いたデュアルダマシン配線では、大気中の
水分の有機絶縁膜４１、４３への吸着、侵入がなく、か
つその水分の配線材料４７への浸入なく、特性劣化を抑
制できる。また、シリル化をエッチングストッパ層とし
て用いることで、有機絶縁膜４１、４３の特性が高温処
理により劣化することを抑制できるのである。
１、４３を用いたデュアルダマシン配線では、大気中の
水分の有機絶縁膜４１、４３への吸着、侵入がなく、か
つその水分の配線材料４７への浸入なく、特性劣化を抑
制できる。また、シリル化をエッチングストッパ層とし
て用いることで、有機絶縁膜４１、４３の特性が高温処
理により劣化することを抑制できるのである。
【００６５】なお、第１の実施の形態から第４の実施の
形態においてシリル化剤としてＨＭＤＳを用いたが、1,
1,3,3-テトラメチルジシラザン（ＴＭＤＳ）、ジメチル
シリルジメチルアミン（ＤＭＳＤＭＡ）、ジメチルシリ
ルジエチルアミン（ＤＭＳＤＥＡ）の少なくとも一つを
用いても同様の効果が得られる。
形態においてシリル化剤としてＨＭＤＳを用いたが、1,
1,3,3-テトラメチルジシラザン（ＴＭＤＳ）、ジメチル
シリルジメチルアミン（ＤＭＳＤＭＡ）、ジメチルシリ
ルジエチルアミン（ＤＭＳＤＥＡ）の少なくとも一つを
用いても同様の効果が得られる。
【００６６】また、第１の実施の形態から第４の実施の
形態において、シリル化方法としてシリル化剤の塗布を
述べたが、積極的に基板表面の有機絶縁膜４１、４３上
にＯＨ基を導入しシリル化を促進する方法として、まず
シリル化の前処理として、Ｈ 2 ＯもしくはＯＨ基を含む
ガスを用いたプラズマによって有機絶縁膜４１、４３の
表面処理を行ない、その後シリル化剤を用いてシリル化
を行なうことが可能である。
形態において、シリル化方法としてシリル化剤の塗布を
述べたが、積極的に基板表面の有機絶縁膜４１、４３上
にＯＨ基を導入しシリル化を促進する方法として、まず
シリル化の前処理として、Ｈ 2 ＯもしくはＯＨ基を含む
ガスを用いたプラズマによって有機絶縁膜４１、４３の
表面処理を行ない、その後シリル化剤を用いてシリル化
を行なうことが可能である。
【００６７】なお、第１の実施の形態から第４の実施の
形態において、有機膜のエッチングガスとしてＯ2 ガス
を用いたが、Ｏを含むガス例えばＣＯ、Ｈ2 Ｏ、ＮＯを
用いても同様の効果がえられた。
形態において、有機膜のエッチングガスとしてＯ2 ガス
を用いたが、Ｏを含むガス例えばＣＯ、Ｈ2 Ｏ、ＮＯを
用いても同様の効果がえられた。
【００６８】
【発明の効果】請求項１記載の半導体装置の製造方法に
よれば、有機絶縁膜の表面に表面改質層を形成すること
により、エッチングストッパ、ＣＭＰストッパ、水分の
吸着浸入抑制が可能となり、とくに従来の酸化膜マスク
を用いずにパターニングが可能となるので、マスクとな
る酸化膜の堆積による温度上昇による有機絶縁膜の劣化
を抑制することができ、有機絶縁膜にダメージを与え
ず、かつ有機絶縁膜の劣化のない配線を形成することが
可能となる。
よれば、有機絶縁膜の表面に表面改質層を形成すること
により、エッチングストッパ、ＣＭＰストッパ、水分の
吸着浸入抑制が可能となり、とくに従来の酸化膜マスク
を用いずにパターニングが可能となるので、マスクとな
る酸化膜の堆積による温度上昇による有機絶縁膜の劣化
を抑制することができ、有機絶縁膜にダメージを与え
ず、かつ有機絶縁膜の劣化のない配線を形成することが
可能となる。
【００６９】請求項２記載の半導体装置の製造方法によ
れば、大気中の水分が有機絶縁膜に吸着することを抑制
し、誘電率の増加を低減できるほか、請求項１と同様な
効果が得ることができる。
れば、大気中の水分が有機絶縁膜に吸着することを抑制
し、誘電率の増加を低減できるほか、請求項１と同様な
効果が得ることができる。
【００７０】請求項３記載の半導体装置の製造方法によ
れば、請求項１と同様な効果がある。
れば、請求項１と同様な効果がある。
【００７１】請求項４記載の半導体装置の製造方法によ
れば、請求項３と同様な効果がある。
れば、請求項３と同様な効果がある。
【００７２】請求項５記載の半導体装置の製造方法によ
れば、請求項１、請求項２、請求項３または請求項４と
同様な効果がある。
れば、請求項１、請求項２、請求項３または請求項４と
同様な効果がある。
【００７３】請求項６記載の半導体装置の製造方法によ
れば、請求項５と同様な効果がある。
れば、請求項５と同様な効果がある。
【００７４】請求項７記載の半導体装置の製造方法によ
れば、請求項６と同様な効果がある。
れば、請求項６と同様な効果がある。
【図１】本発明の第１の実施の形態における工程断面図
である。
である。
【図２】本発明の第２の実施の形態における工程断面図
である。
である。
【図３】本発明の第３の実施の形態における工程断面図
である。
である。
【図４】本発明の第４の実施の形態における工程断面図
である。
である。
【図５】シリル化による表面改質を説明するための説明
図である。
図である。
【図６】有機絶縁膜を用いた時にレジストマスクを用い
ることができないことを説明する説明図である。
ることができないことを説明する説明図である。
【図７】従来の有機絶縁膜を用いたシングルダマシン法
の工程断面図である。
の工程断面図である。
１ シリコン基板 ２ 有機絶縁膜 ３ レジストパターン 4 シリコン酸化膜 １０ 有機絶縁膜表面のシリル化層 １１ 有機絶縁膜側壁表面のシリル化層 １２ 有機絶縁膜表面のシリル化層 １３ 有機絶縁膜側壁表面のシリル化層 １４ 第１のシリル化層 １５ 第２のシリル化層 １６ 第３のシリル化層 ３１ 配線溝レジストパターン ３２ 配線溝 ３３ 配線材料 ４１ 第１の有機絶縁膜 ４２ 配線孔レジストパターン ４３ 第２の有機絶縁膜 ４４ 配線溝レジストパターン ４５ 配線溝 ４６ 配線孔 ４７ 配線材料 ６１ シリコン基板 ６２ 有機絶縁膜 ６３ レジストパターン ６４ ダメージ層 ７１ シリコン基板 ７２ 有機絶縁膜 ７３ シリコン酸化膜 ７４ レジストパターン ７５ 溝パターン ７６ 配線材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 重徳 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 久保田 正文 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F004 AA06 AA11 DA01 DA16 DA26 DB00 DB03 DB08 DB23 EA04 EA06 EA23 EB02 5F033 HH11 JJ11 KK01 MM01 MM02 QQ00 QQ11 QQ28 QQ37 QQ48 QQ49 RR04 RR21 TT03 TT04 XX00 XX18 5F058 AC06 AD02 AD04 AD05 AD07 AD08 AD10 AE05 AF04 AG04 AG08 AH02
Claims (7)
- 【請求項１】 シリコン基板上に有機絶縁膜を形成する
第１の工程と、前記有機絶縁膜上に表面改質層を形成す
る第２の工程と、前記表面改質層上にリソグラフィー法
によりレジストパターンを形成する第３の工程と、前記
レジストパターンをマスクとしてエッチング法により上
記表面改質層をエッチングする第４の工程と、酸素を含
んだプラズマにより前記表面改質層をエッチングストッ
パとして前記有機絶縁膜を除去しパターンを形成する第
５の工程を含む半導体装置の製造方法。 - 【請求項２】 シリコン基板上に有機絶縁膜を形成する
第１の工程と、前記有機絶縁膜上にシリコン酸化膜を堆
積する第２の工程と、リソグラフィーによりレジストパ
ターンを形成した後、前記レジストパターンをマスクと
して上記シリコン酸化膜をエッチングする第３の工程
と、前記シリコン酸化膜をマスクとして、酸素を含んだ
プラズマにより前記有機絶縁膜をエッチングする第４の
工程と、前記有機絶縁膜の側壁に表面改質層を形成する
第５の工程を含む半導体装置の製造方法。 - 【請求項３】 シリコン基板上に有機絶縁膜を形成する
第１の工程と、前記有機絶縁膜上に表面改質層を形成す
る第２の工程と、前記表面改質層上にリソグラフィー法
によりレジストパターンを形成する第３の工程と、前記
レジストパターンをマスクとしてエッチング法により前
記表面改質層をエッチングする第４の工程と、酸素を含
んだプラズマにより前記表面改質層をエッチングストッ
パとして前記有機絶縁膜を除去し溝パターンを形成する
第５の工程と、前記有機絶縁膜の側壁に表面改質層を形
成する第６の工程と、前記溝パターンに配線材料となる
金属を堆積する第７の工程と、前記有機絶縁膜上の前記
表面改質層をストッパとしてＣＭＰ法を行ない、前記配
線材料を研磨除去する第８の工程を含む半導体装置の製
造方法。 - 【請求項４】 シリコン基板上に第１の有機絶縁膜を形
成する第１の工程と、前記第１の有機絶縁膜上に第１の
表面改質層を形成する第２の工程と、前記第１の表面改
質層上にリソグラフィー法によりコンタクトホールレジ
ストパターンを形成する第３の工程と、前記コンタクト
ホールレジストパターンをマスクとしてエッチング法に
より前記第１の表面改質層をエッチングする第４の工程
と、上記第１の有機絶縁膜上に第２の有機絶縁膜を堆積
する第５の工程と、前記第２の有機絶縁膜上に第２の表
面改質層を形成する第６の工程と、前記第２の表面改質
層上にリソグラフィー法により溝レジストパターンを形
成する第７の工程と、前記溝レジストパターンをマスク
としてエッチングにより上記第２の表面改質層をエッチ
ングする第８の工程と、前記第１の表面改質層および前
記第２の表面改質層をマスクとし、酸素を含んだプラズ
マにより前記第１の有機絶縁膜と前記第２の有機絶縁膜
をエッチングする第９の工程と、前記第１の有機絶縁膜
と前記第２の有機絶縁膜のパターンの側壁に第３の表面
改質層を形成する第１０の工程と、前記第１の有機絶縁
膜と前記第２の有機絶縁膜のパターンに配線材料となる
金属を堆積する第１１の工程と、前記第２の有機絶縁膜
上の第２の表面改質層をストッパとしてＣＭＰ法を行な
い、前記配線材料を研磨除去する第１２の工程を含む半
導体装置の製造方法。 - 【請求項５】 表面改質層を形成する工程において、表
面改質層としてシリル化層を用いる請求項１、請求項
２、請求項３または請求項４記載の半導体装置の製造方
法。 - 【請求項６】 シリル化層は、ヘキサメチルジシラザン
（ＨＭＤＳ）、1,1,3,3-テトラメチルジシラザン（ＴＭ
ＤＳ）、ジメチルシリルジメチルアミン（ＤＭＳＤＭ
Ａ）、ジメチルシリルジエチルアミン（ＤＭＳＤＥＡ）
の少なくとも一つを用いる請求項５記載の半導体装置の
製造方法。 - 【請求項７】 シリル化層を形成する工程において、シ
リル化の前処理として、Ｈ2 ＯもしくはＯＨ基を含むガ
スを用いたプラズマによって有機絶縁膜の表面処理を行
ない、その後シリル化層を形成する請求項６記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36387898A JP3585384B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36387898A JP3585384B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188331A true JP2000188331A (ja) | 2000-07-04 |
| JP3585384B2 JP3585384B2 (ja) | 2004-11-04 |
Family
ID=18480420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36387898A Expired - Fee Related JP3585384B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3585384B2 (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081665A1 (fr) * | 2002-03-22 | 2003-10-02 | Sony Corporation | Procede de production de dispositif semi-conducteur et dispositif semi-conducteur |
| US6943431B2 (en) | 2002-08-02 | 2005-09-13 | Fujitsu Limited | Semiconductor device using low-k material as interlayer insulating film and including a surface modifying layer |
| WO2006003948A1 (ja) * | 2004-07-02 | 2006-01-12 | Tokyo Electron Limited | 半導体デバイスの製造方法 |
| JP2006104418A (ja) * | 2004-10-08 | 2006-04-20 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111740A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111741A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111738A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111739A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111742A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006114719A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006124409A (ja) * | 2004-09-30 | 2006-05-18 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006124410A (ja) * | 2004-09-30 | 2006-05-18 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006124408A (ja) * | 2004-09-30 | 2006-05-18 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| CN1311540C (zh) * | 2004-03-31 | 2007-04-18 | 株式会社东芝 | 半导体器件的制造方法 |
| JP2007123836A (ja) * | 2005-09-29 | 2007-05-17 | Tokyo Electron Ltd | 基板処理方法およびコンピュータ読取可能な記憶媒体 |
| JP2007221165A (ja) * | 2001-08-30 | 2007-08-30 | Tokyo Electron Ltd | プラズマｃｖｄ成膜方法及びプラズマｃｖｄ成膜装置 |
| JP2008034837A (ja) * | 2006-07-05 | 2008-02-14 | Tokyo Electron Ltd | アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法 |
| JP2008047779A (ja) * | 2006-08-18 | 2008-02-28 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JP2008098418A (ja) * | 2006-10-12 | 2008-04-24 | Tokyo Electron Ltd | 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体 |
| KR100870806B1 (ko) * | 2004-07-02 | 2008-11-27 | 도쿄엘렉트론가부시키가이샤 | 반도체 디바이스의 제조 방법 |
| JP2009164198A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Corp | 半導体装置の製造方法 |
| JP2009188411A (ja) * | 2009-03-06 | 2009-08-20 | Tokyo Electron Ltd | シリル化処理方法、シリル化処理装置およびエッチング処理システム |
| JP2012204519A (ja) * | 2011-03-24 | 2012-10-22 | Tokyo Electron Ltd | 表面処理方法及び成膜方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101032093B1 (ko) | 2007-03-16 | 2011-05-02 | 후지쯔 가부시끼가이샤 | 실리콘계 절연막의 에칭 후처리제, 반도체 장치의 제조 방법 및 반도체 장치 |
| WO2009034596A1 (ja) | 2007-09-10 | 2009-03-19 | Fujitsu Limited | ケイ素含有被膜の製造方法、ケイ素含有被膜および半導体装置 |
-
1998
- 1998-12-22 JP JP36387898A patent/JP3585384B2/ja not_active Expired - Fee Related
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221165A (ja) * | 2001-08-30 | 2007-08-30 | Tokyo Electron Ltd | プラズマｃｖｄ成膜方法及びプラズマｃｖｄ成膜装置 |
| WO2003081665A1 (fr) * | 2002-03-22 | 2003-10-02 | Sony Corporation | Procede de production de dispositif semi-conducteur et dispositif semi-conducteur |
| US7256118B2 (en) | 2002-08-02 | 2007-08-14 | Fujitsu Limited | Semiconductor device using low-K material as interlayer insulating film and its manufacture method |
| US6943431B2 (en) | 2002-08-02 | 2005-09-13 | Fujitsu Limited | Semiconductor device using low-k material as interlayer insulating film and including a surface modifying layer |
| CN1311540C (zh) * | 2004-03-31 | 2007-04-18 | 株式会社东芝 | 半导体器件的制造方法 |
| JP2006049798A (ja) * | 2004-07-02 | 2006-02-16 | Tokyo Electron Ltd | 溝配線または接続孔を有する半導体装置の製造方法 |
| US8075730B2 (en) | 2004-07-02 | 2011-12-13 | Tokyo Electron Limited | Apparatus for manufacturing a semiconductor device |
| WO2006003948A1 (ja) * | 2004-07-02 | 2006-01-12 | Tokyo Electron Limited | 半導体デバイスの製造方法 |
| KR100870806B1 (ko) * | 2004-07-02 | 2008-11-27 | 도쿄엘렉트론가부시키가이샤 | 반도체 디바이스의 제조 방법 |
| JP2006124408A (ja) * | 2004-09-30 | 2006-05-18 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006124409A (ja) * | 2004-09-30 | 2006-05-18 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006124410A (ja) * | 2004-09-30 | 2006-05-18 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006104418A (ja) * | 2004-10-08 | 2006-04-20 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111741A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111740A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111742A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111739A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006114719A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2006111738A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2007123836A (ja) * | 2005-09-29 | 2007-05-17 | Tokyo Electron Ltd | 基板処理方法およびコンピュータ読取可能な記憶媒体 |
| JP2008034837A (ja) * | 2006-07-05 | 2008-02-14 | Tokyo Electron Ltd | アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法 |
| JP2008047779A (ja) * | 2006-08-18 | 2008-02-28 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JP2008098418A (ja) * | 2006-10-12 | 2008-04-24 | Tokyo Electron Ltd | 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体 |
| US8187981B2 (en) | 2006-10-12 | 2012-05-29 | Tokyo Electron Limited | Substrate processing method, substrate processing system, and computer-readable storage medium |
| JP2009164198A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Corp | 半導体装置の製造方法 |
| JP2009188411A (ja) * | 2009-03-06 | 2009-08-20 | Tokyo Electron Ltd | シリル化処理方法、シリル化処理装置およびエッチング処理システム |
| JP2012204519A (ja) * | 2011-03-24 | 2012-10-22 | Tokyo Electron Ltd | 表面処理方法及び成膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3585384B2 (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000188331A (ja) | 半導体装置の製造方法 | |
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001077196A (ja) | 半導体装置の製造方法 | |
| JP2009302545A (ja) | パターン形成キャップを用いるエアギャップ形成と一体化 | |
| US6019906A (en) | Hard masking method for forming patterned oxygen containing plasma etchable layer | |
| JPH05160081A (ja) | ドライエッチング方法 | |
| JP4677407B2 (ja) | 有機反射防止膜（ａｒｃ）を有する半導体装置の製造方法 | |
| US7189643B2 (en) | Semiconductor device and method of fabricating the same | |
| US20100240220A1 (en) | Process for stripping photoresist and removing dielectric liner | |
| JP4173454B2 (ja) | 半導体集積回路装置の製造方法 | |
| US7547639B2 (en) | Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector | |
| JP3585901B2 (ja) | デュアルダマシンの配線形成方法 | |
| TWI247378B (en) | Method for photoresist stripping and treatment of low-k dielectric material | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| KR20010001970A (ko) | 반도체소자의 제조방법 | |
| JP2001284327A (ja) | ドライエッチング方法、半導体装置の製造方法及び半導体装置 | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| US20090203207A1 (en) | Method for manufacturing semiconductor device | |
| JP2003209169A (ja) | 半導体装置の製造方法 | |
| JP2001196367A (ja) | 半導体装置及びその製造方法 | |
| US8053369B2 (en) | Process for forming opening portion in interlayer insulation film on metallic layer of semiconductor device | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| JPH10229083A (ja) | 金属配線および／または金属プラグの形成方法 | |
| JP2000252286A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040803 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |