JP2007221165A - プラズマcvd成膜方法及びプラズマcvd成膜装置 - Google Patents

プラズマcvd成膜方法及びプラズマcvd成膜装置 Download PDF

Info

Publication number
JP2007221165A
JP2007221165A JP2007113542A JP2007113542A JP2007221165A JP 2007221165 A JP2007221165 A JP 2007221165A JP 2007113542 A JP2007113542 A JP 2007113542A JP 2007113542 A JP2007113542 A JP 2007113542A JP 2007221165 A JP2007221165 A JP 2007221165A
Authority
JP
Japan
Prior art keywords
insulating film
film forming
frequency
plasma cvd
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007113542A
Other languages
English (en)
Other versions
JP4758938B2 (ja
Inventor
Shusuke Miyoshi
秀典 三好
Gohei Kawamura
剛平 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007113542A priority Critical patent/JP4758938B2/ja
Publication of JP2007221165A publication Critical patent/JP2007221165A/ja
Application granted granted Critical
Publication of JP4758938B2 publication Critical patent/JP4758938B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】N−H結合含有量の少ないプラズマCVD成膜方法を提供する。
【解決手段】真空雰囲気下で、ヘキサメチルジシラザンガスとアンモニアガスとアルゴンガスとをチャンバ12内に供給し、ウェハW表面にSiCN系膜の厚さ1〜10nm程度の薄膜を形成する。次いで、アルゴンガスを供給した状態で、さらに減圧し、ウェハWを加熱する。このアニール処理により、薄膜中のN−H結合が励起され、解離によりHが膜中から除去される。この薄膜形成処理と、アニール処理と、を繰り返し、所定厚さのSiCN系膜を成膜する。
【選択図】図1

Description

本発明は、絶縁膜の形成方法に関し、特に、N−H結合含有量の少ないプラズマCVD成膜方法及びプラズマCVD成膜装置に関する。
近年、半導体デバイスの微細化が進行し、設計ルールは0.13μmにまで達している。0.13μm世代においては、半導体デバイスの性能に対する配線の性能が支配的となり、配線遅延がデバイスの動作速度を大きく左右する。このため、高速な回路の製造には、できるだけ配線遅延を抑制することが必要とされる。
配線遅延を低減するため、配線材料はアルミニウム合金から銅へと移行している。銅は比抵抗が低く、また、エレクトロマイグレーション耐性が高く、高速な回路の構成に好適に用いられる。しかし、銅は、アルミニウム合金と異なり、ケミカルエッチングにより配線のパターンの形成することは難しい。このため、銅の配線を形成する方法として、所謂ダマシン法が採用されている。
以下、ダマシン法について図8(a)〜8(e)を参照して説明する。まず、図8(a)に示すように、シリコン酸化膜等の層間絶縁膜101上に、シリコン窒化膜等のハードマスク102を形成する。続いて、図8(b)に示すように、フォトリソグラフィおよびエッチングにより、ハードマスク102に開口103を形成する。このとき、エッチングはハードマスク102はエッチングされるが、層間絶縁膜101はエッチングされない条件で行われる。
続いて、開口103を備えたハードマスク102をマスクとして、層間絶縁膜101のエッチングを行う。これにより、図8(c)に示すようなトレンチホール104が形成される。さらに、トレンチホール104の内壁を含む表面全体にTiN等のバリアメタル膜105を形成した後、図8(d)に示すように、めっきによりトレンチホール104の内部を配線金属106で埋め込む。最後に、不要な金属膜を化学的機械的研磨法(CMP)により除去し、図8(e)に示すような銅配線層107が形成される。
上記したダマシン法に用いるハードマスク102として、近年、SiCN系膜が開発されている。SiCN系膜は、ケイ素(Si)と炭素(C)と窒素(N)とを主成分として構成される。SiCN系膜は、例えば、ヘキサメチルジシラザンとアンモニアとを出発物質として形成される。SiCN系膜は、比誘電率が比較的低い、銅に対するバリヤ性が高い等の利点を有する。
しかし、SiCN系膜からなるハードマスク102を用いてダマシン法を行う場合、開口103を形成するためのリソグラフィを行う際に、レジストがマスクパターン通りに露光されない現象がしばしば認められる。このような現象はレジストポイズニングと呼ばれている。
SiCN系膜を用いた場合のレジストポイズニングは、膜中の窒素水素結合(N−H結合)が多いほど起こりやすいことが確認されている。これは、リソグラフィ工程での加熱処理において、膜中のN−H結合がアンモニア(NH)として脱離するためと考えられている。このため、膜中のN−H結合の少ないSiCN系膜を得ることが、配線パターンを高精度に形成するために必要である。
しかし、従来より、膜中のN−H結合含有量の少ないSiCN系膜を成膜することのできる方法はなく、SiCN系膜をハードマスクとして使用した場合に、信頼性の高い半導体デバイスが製造できない虞があった。
上記事情を鑑みて、本発明は、レジストポイズニングの発生を抑制できるプラズマCVD成膜方法及びプラズマCVD成膜装置を提供することを目的とする。
また、本発明は、埋め込み配線層の形成に好適に使用可能なプラズマCVD成膜方法及びプラズマCVD成膜装置を提供することを目的とする。
上記目的を達成するため、本発明の第1の観点に係るプラズマCVD成膜方法は、
チャンバ内に配置されたサセプタに基板を載置する工程と、
前記チャンバ内に載置された前記基板に、シャワーヘッドを介して、絶縁膜形成原料を供給する工程と、
前記サセプタに第1の周波数の高周波電力を印加する工程と、
前記シャワーヘッドに第2の周波数の高周波電力を印加する工程と、
前記第1の周波数の高周波電力の印加及び前記第2の周波数の高周波電力の印加により、前記絶縁膜形成原料のプラズマを生成する工程と、
前記プラズマにより前記基板上に絶縁膜を形成する工程と、
を備える、ことを特徴とする。
前記第1の周波数は、前記第2の周波数より低くてもよい。
前記第1の周波数は、0.1〜13MHzであってもよい。
前記第2の周波数は、13〜150MHzであってもよい。
前記絶縁膜は、SiCN系膜であってもよい。
前記絶縁膜形成原料は、Si、C、N、及びHを含んでもよい。
前記絶縁膜を形成する工程は、400℃以下で行われてもよい。
前記絶縁膜中に含まれるN−H結合を励起し、前記N−H結合を解離させて水素を除去する水素除去工程をさらに備え、
前記絶縁膜形成原料を供給する工程と、前記第1の周波数の高周波電力を印加する工程と、前記第2の周波数の高周波電力を印加する工程と、前記絶縁膜形成原料のプラズマを生成する工程と、前記絶縁膜を形成する工程と、前記水素除去工程とは、繰り返し行われてもよい。
前記絶縁膜は、前記基板上に形成された層間絶縁膜上に形成され、
前記絶縁膜は、前記層間絶縁膜をエッチングするためのハードマスクとして用いられてもよい。
上記目的を達成するため、本発明の第2の観点に係るプラズマCVD成膜装置は、
チャンバと、
前記チャンバ内に基板を載置するサセプタと、
前記チャンバ内に絶縁膜形成原料を供給する絶縁膜形成原料供給手段と、
前記チャンバ内に供給された絶縁膜形成原料を前記基板に均一に導入する複数のガス穴を有するシャワーヘッドと、
前記サセプタに第1の周波数の高周波電力を印加する第1の高周波電源と、
前記シャワーヘッドに第2の周波数の高周波電力を印加する第2の高周波電源と、
成膜装置の各部を制御する制御手段と、
を備え、
前記制御手段は、
前記絶縁膜形成原料供給手段を制御して前記シャワーヘッドを介して前記基板に絶縁膜形成原料を供給し、前記第1の高周波電源を制御して前記サセプタに第1の周波数の高周波電力を印加しつつ、前記第2の高周波電源を制御して前記シャワーヘッドに第2の周波数の高周波電力を印加して、前記チャンバー内に前記絶縁膜形成原料のプラズマを生成して前記基板上に絶縁膜を形成する、
ことを特徴とする。
前記第1の周波数は、前記第2の周波数より低くてもよい。
前記第1の周波数は、0.1〜13MHzであってもよい。
前記第2の周波数は、13〜150MHzであってもよい。
前記絶縁膜は、SiCN系膜であってもよい。
前記絶縁膜形成原料は、Si、C、N、及びHを含んでもよい。
前記制御手段は、前記絶縁膜を形成する際、前記チャンバ内を400℃以下に制御してもよい。
前記制御手段は、
前記絶縁膜中に含まれるN−H結合を励起し、前記N−H結合を解離させて水素を除去する水素除去工程をさらに制御し、
前記絶縁膜形成原料を供給する工程と、前記第1の周波数の高周波電力を印加する工程と、前記第2の周波数の高周波電力を印加する工程と、前記絶縁膜形成原料のプラズマを生成する工程と、前記絶縁膜を形成する工程と、前記水素除去工程とを、繰り返し行うよう制御してもよい。
以上説明したように、本発明によれば、膜へのダメージが低減されたプラズマCVD成膜方法及びプラズマCVD成膜装置が提供される。
以下、本実施の形態にかかる絶縁膜の形成方法について、図面を参照して説明する。本実施の形態の絶縁膜の形成方法によれば、シリコン(Si)と炭素(C)と窒素(N)とを主成分として構成される膜(以下、SiCN系膜)が形成される。SiCN系膜は、ダマシン法またはデュアルダマシン法を用いて層間絶縁膜に埋め込み配線層を形成するためのハードマスクとして機能する。
図1に、本実施の形態の絶縁膜の形成方法を実施するための装置の構成例を示す。
本実施の形態の処理装置は、上下平行に対向する電極を有する、いわゆる平行平板型プラズマCVD装置として構成され、半導体ウェハ(以下、ウェハW)の表面にSiCN系膜をCVDにより成膜する。
図1を参照して、処理装置11は、円筒形状のチャンバ12を有する。チャンバ12は、アルマイト処理(陽極酸化処理)されたアルミニウム等の導電性材料からなる。また、チャンバ12は接地されている。
チャンバ12の底部には排気口13が設けられている。排気口13には、ターボ分子ポンプなどの真空ポンプを備える排気装置14が接続されている。排気装置14は、チャンバ12内を所定の圧力まで排気する。また、チャンバ12の側壁にはゲートバルブ15が設けられている。ゲートバルブ15を開放した状態で、チャンバ12の外部との間でのウェハWの搬入出がなされる。
チャンバ12の底部には略円柱状のサセプタ支持台16が設けられている。サセプタ支持台16の上には、ウェハWの載置台としてのサセプタ17が設けられている。サセプタ17は下部電極としての機能を有し、サセプタ支持台16とサセプタ17との間は、セラミックなどの絶縁体18により絶縁されている。
サセプタ支持台16の内部には、下部冷媒流路19が設けられている。下部冷媒流路19には冷媒が循環している。下部冷媒流路19を冷媒が循環することにより、サセプタ17そしてウエハWは所望の温度に制御される。
サセプタ支持台16には、半導体ウエハWの受け渡しをするためのリフトピン20が設けられており、リフトピン20はシリンダ(図示せず)により昇降可能となっている。また、サセプタ17は、その上中央部が凸状の円板状に成形され、その上にウエハWと略同形の図示しない静電チャックが設けられている。サセプタ17上に載置されたウェハWは、直流電圧が印加されることにより静電吸着される。
下部電極として機能するサセプタ17には、第1の高周波電源21が第1の整合器22を介して接続されている。第1の高周波電源21は0.1〜13MHzの範囲の周波数を有している。第1の高周波電源21に上記範囲の周波数を印加することにより、被処理体に対するダメージを低減させる等の効果が得られる。
サセプタ17の上方には、このサセプタ17と平行に対向してシャワーヘッド23が設けられている。シャワーヘッド23のサセプタ17に対向する面には、多数のガス穴24を有する、アルミニウム等からなる電極板25が備えられている。また、シャワーヘッド23は、電極支持体26により、チャンバ12の天井部分に支持されている。シャワーヘッド23の内部には、上部冷媒流路27が設けられている。上部冷媒流路27には冷媒が循環し、シャワーヘッド23は所望の温度に制御される。
さらに、シャワーヘッド23にはガス導入管28が接続されている。ガス導入管28は、ヘキサメチルジシラザン(HMDS)ガス源29と、アンモニア(NH)ガス源30と、アルゴン(Ar)ガス源31と、に、図示しないマスフローコントローラ、バルブ等を介して接続されている。
各ガス源29〜31からの処理ガスは、ガス導入管28を介してシャワーヘッド23の内部に形成された中空部(図示せず)に混合されて供給される。シャワーヘッド23内に供給されたガスは、中空部で拡散され、シャワーヘッド23のガス穴24からウェハWの表面に供給される。
シャワーヘッド23には、第2の高周波電源32が接続されており、その給電線には第2の整合器33が介在されている。第2の高周波電源32は、13〜150MHzの範囲の周波数を有しており、このように高い周波数を印加することにより、シャワーヘッド23は上部電極として機能し、チャンバ12内に好ましい解離状態でかつ高密度のプラズマを形成する。
コントローラ34は、ウェハWへの成膜処理を含む、処理装置11全体の動作を制御する。なお、コントローラ34の詳細な動作については、理解を容易にするため省略する。
以下、上記処理装置11を用いた絶縁膜の形成方法について説明する。図2に、本実施の形態の製造方法のタイミング図を示す。なお、図2に示すタイミング図は一例であり、同様の効果を奏する構成であればいかなるものであってもよい。
まず、その表面に絶縁膜を備える未処理のウェハWが、図示しない搬送アームに保持されて開放状態のゲートバルブ15を介してチャンバ12内に搬入される。搬送アームは、ウェハWを上昇位置にあるリフトピン20に受け渡し、チャンバ12内から退出する。その後、ウェハWはリフトピン20の下降により、サセプタ17上に載置される。ウェハWは、静電チャックによりサセプタ17上に固定される。
次いで、コントローラ34は、排気装置14により、チャンバ12内を、例えば、1.3×10−2Pa(1×10−4Torr)とする。また同時に、コントローラ34は、サセプタ17の温度を、400℃以下の温度、例えば、350℃に設定する。
その後、各ガス源29〜31から、HMDS、NHおよびArガスが、所定の流量でチャンバ12内に供給される。処理ガスの混合ガスは、シャワーヘッド23のガス穴24からウエハWに向けて均一に吐出される。HMDS、NHおよびArの供給は、例えば、HMDS/NH/Ar=30/10/100の流量比(各sccm)で行われる。
その後、第2の高周波電源32から、例えば、60MHzの高周波電力が上部電極(シャワーヘッド23)に印加される。これにより、上部電極と下部電極(サセプタ17)との間に高周波電界が生じ、混合ガスのプラズマが生成する。他方、第1の高周波電源21からは、例えば、2MHzの高周波電力が下部電極に印加される。これにより、プラズマ中のイオンがサセプタ17側へ引き込まれ、ウェハW表面近傍のプラズマ密度が高められる。このような上下の電極23、17への高周波電力の印加により、処理ガスのプラズマが生成され、このプラズマによるウェハWの表面での化学反応により、ウェハWの表面にSiCN系膜が形成される。
ここで、コントローラ34は、上下電極23、17への高周波電力の印加を数秒間行い、ウェハW表面に、例えば、1nm〜5nm(10Å〜50Å)の厚さのSiCN系膜の薄膜を形成する。高周波電力の印加開始から所定時間後、コントローラ34は、上部電極および下部電極への高周波電力の印加を停止するとともに、HMDSガス源29およびNHガス源30からのHMDSおよびNHの導入を停止する。以上で成膜工程は終了する。このとき、Arは、チャンバ12内を流れている。
コントローラ34は、Arガスによるチャンバ12内のパージを所定時間行い、チャンバ12内から、残存したHMDSおよびNHを除去する。このとき、コントローラ34は、サセプタ17の温度を、450℃以下の温度、例えば、400℃に設定し、また、圧力を、例えば、1.3×10−3Pa(1×10−5Torr)とする。
コントローラ34は、サセプタ17の400℃での加熱を所定時間行い、アニールを行う。アニール工程では、ウェハW表面に成膜されたSiCN系膜中に存在するN−H結合を励起し、これにより、N−H結合が解離して水素(H)が脱離する。脱離したHは、H等として、排気ガスとしてチャンバ12外に排出される。ここで、成膜されているSiCN系膜は、厚さ1nm〜5nm程度の、数原子層分の薄膜である。このため、Hの脱離は膜表面以外でも容易に起こり、SiCN系膜からのN−H結合の除去は十分に行われる。
ここで、成膜直後の薄膜には存在していた1200cm−1付近のN−H結合の吸収ピークが、アニール後には完全に消失していることを、例えば、FTIR(フーリエ変換赤外分光分析)により確認している。従って、成膜された薄膜からN−H結合が確実に除去されていることがわかる。
コントローラ34は、膜中のN−H結合からHを除去するのに十分な時間、上記アニール処理を行う。所定時間後、コントローラ34は、チャンバ12内にArを流しつつ、サセプタ17の温度を成膜時の温度(350℃)まで低下させ、また、圧力を1.3×10−2Pa(1×10−4Torr)とする。
その後、コントローラ34は、再び、上述したSiCN系膜の薄膜の成膜を開始する。すなわち、コントローラ34は、ガス源からのHMDSおよびNHの供給を開始する。次いで、上部電極および下部電極に高周波電力を印加する。成膜処理を上記と同様に所定時間行うことにより、既に成膜された薄膜上に、新たに、1nm〜5nmの厚さのSiCN系膜の薄膜が成膜される。
成膜処理の後、コントローラ34は、上部電極および下部電極への高周波電力の印加を停止し、HMDSおよびNHの供給を停止する。次いで、サセプタ17の温度を400℃に設定し、チャンバ12内の圧力を1.3×10−3Pa(1×10−5Torr)とするとともに、チャンバ12内をArガスによりパージする。
コントローラ34は、再び、サセプタ17を400℃に所定時間保持し、アニール処理を行う。これにより、SiCN系膜、特に、新たに形成した膜中のN−H結合のHが脱離する。このようにして、新たに形成されたSiCN系膜に対するN−H結合の除去が行われる。
その後、コントローラ34はサセプタ17の温度を350℃まで低下させ、チャンバ12内の圧力を1.3×10−2Pa(1×10−4Torr)とする。コントローラ34は、このようにして、成膜処理と、アニール処理と、各処理間のパージと、を繰り返す。コントローラ34は、薄膜が積層して形成されるSiCN系膜全体の厚さが、所定の厚さ、例えば、500nm(5000Å)に達する回数、上記各処理を繰り返す。
所定回数上記各処理を繰り返した後、コントローラ34は、サセプタ17の加熱を停止するとともに、チャンバ12内の圧力をチャンバ12外の圧力程度まで戻す。その後、静電チャックは解除され、リフトピン20が上昇する。次いで、ゲートバルブ15が開放されて、搬送アームがチャンバ12内に侵入する。搬送アームによりウェハWがチャンバ12外に搬出される。
以上で、処理装置11を用いたSiCN系膜の形成処理は終了し、図3に示すような、絶縁膜40上にSiCN系膜41が形成された結果物が得られる。ウェハWには、その後、SiCN系膜41のパターニング、次いで、パターニングされたSiCN系膜41をハードマスクとする絶縁膜40のエッチングが施され、例えば、図4〜図6に示すような埋め込み配線層42が形成される。
図4〜図6において、配線層42はバリヤ層42aを介して設けられている。ここで、図4に示す配線層42は、ダマシン法を用いて形成した例である。また、図5および図6に示す配線層42は、デュアルダマシン法を用いて、トレンチホール43とビアホール44とを形成した例である。また、図5に示す配線層42は、ハードマスク(SiCN系膜41)を1層用い、図6に示す配線層42は、ハードマスクを2層用いて形成したものである。
以上説明したように、本発明によれば、SiCN系膜の成膜を、数nmの厚さの薄膜を積層して行っている。薄膜の成膜処理の間には、熱アニールによる、薄膜中(特に、膜表面)のN−H結合の除去が行われる。これにより、最終的に膜中のN−H結合含有量の少ないSiCN系膜が形成される。
N−H結合含有量の少ないSiCN系膜を形成することにより、リソグラフィ工程での加熱時におけるNHの発生等を抑えることができる。図7に、アニール処理時間を変えて、膜中に残存するN−H結合の量を変化させた薄膜から、レジスト処理条件で発生するNHをガス分析により検出した結果を示す。図7に示すように、膜中に存在するN−H結合と発生NH強度とは正の相関を示し、N−H結合の減少に伴って、発生するNH強度も低下する。このことから、適正なアニール処理で、薄膜から十分にN−H結合を除去することにより形成した絶縁膜を使用することで、レジストの変質(いわゆるレジストポイズニング)を低減することができ、信頼性の高いリソグラフィ処理(パターニング)が可能となることがわかる。従って、SiCN系膜をハードマスクとして用いた、信頼性の高い配線層形成処理(特に、ダマシン処理)が可能となる。なお、レジストポイズニングの定量化は、例えばパターンニングされた基板表面のSEM(走査電子顕微鏡)撮影し、その画像のパターニングされたラインとラインとの間の間隔により行うことができる。何故なら、レジストポイズニングが発生すると、ラインエッジが削られて顕微鏡の焦点深度が合わず、ラインエッジが所謂ピンぼけ状態となるために、設計間隔よりも測定間隔の方が小さくなるからである。
本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について、説明する。
上記実施の形態では、SiCN系膜は、HMDSとNHを原料ガス化合物として形成した。しかし、原料化合物としては、Si、C、Nを含む化合物であって、単体で、又は、これらを適当に組み合わせた反応によりSiCN系膜が形成されるものならいかなるものでもよい。
例えば、Si、C、Nをそれぞれ含む3種の原料ガス化合物を用いることもでき、この場合、Si含有化合物としてSiHを、C含有化合物としてC、CH、C、C、C等を、N含有化合物としてN、NF、NO、N、NO、N等を適当に組み合わせればよい。
また、Si及びCを含む原料化合物と、Nを含む原料化合物の2種のガスを混合して成膜してもよい。この場合、N含有化合物としては上記したものを用い、Si及びCを含む化合物としてアルキルシラン、アルコキシシラン等の有機シランを用いて、これらを適当に組み合わせればよい。アルキルシランとしては、例えば、メチルシラン(SiH(CH))、ジメチルシラン(SiH(CH)、トリメチルシラン(SiH(CH)、テトラメチルシラン(Si(CH)といったメチル化シランが挙げられ、アルコキシシランとしては、例えば、トリメトキシメチルシラン(Si(CH)(OCH)といったメトキシ化シランが挙げられる。また、これとは逆に、Si及びNを含む原料ガスとCを含む原料ガスを混合するようしてもよい。この場合、C含有化合物としては、上記のものから選択し、Si及びNを含む化合物としては、例えば、ジシラザン(SiH−NH−SiH)を用いて、これらを適当に組み合わせればよい。
さらには、Si、C、Nを全て含む、HMDS以外の化合物を原料ガスとして用いることも可能である。このような化合物としては、シラザン結合(−Si−N−)を有する有機シラザン化合物を用いることができる。有機シラザン化合物を用いる場合、例えば、プラズマCVD法により熱重合させて成膜することができる。使用可能な有機シラザン化合物としては、例えば、トリエチルシラザン(SiEtNH)、トリプロピルシラザン(SiPrNH)、トリフェニルシラザン(SiPhNH)、テトラメチルジシラザン(SiMeH−NH−SiMeH)、ヘキサエチルジシラザン(SiEt−NH−SiEt)、ヘキサフェニルジシラザン(SiPh−NH−SiPh)、ヘプタメチルジシラザン(SiMe−NMe−SiMe)、ジプロピル−テトラメチルジシラザン(SiPrMe−NH−SiPrMe)、ジ−n−ブチル−テトラメチルジシラザン(SiBuMe−NH−SiBuMe)、ジ−n−オクチル−テトラメチルジシラザン(SiOcMe−NH−SiOcMe)、ジビニル−テトラメチルジシラザン(CH=CH−SiMe−NH−SiMe−CH=CH)などの鎖状シラザン化合物、トリエチル−トリメチルシクロトリシラザン((SiEtH−NMe))、1,1,3,3,5,5−ヘキサメチルシクロトリシラザン(HMCTS)や1,2,3,4,5,6−ヘキサメチルシクロトリシラザンなどの異性体を含むヘキサメチルシクロトリシラザン((SiMe−NH))、ヘキサエチルシクロトリシラザン((SiEt−NH))、ヘキサフェニルシクロトリシラザン((SiPh−NH))、オクタメチルシクロテトラシラザン((SiMe−NH))、オクタエチルシクロテトラシラザン((SiEt−NH))、テトラエチル−テトラメチルシクロテトラシラザン((SiHEt−NMe))、シアノプロピルメチルシクロシラザン(SiMeNC(CH−NH)、テトラフェニルジメチルジシラザン(SiMePh−NH−SiMePh)、ジフェニル−テトラメチルジシラザン((SiMePh)−NH)、トリビニル−トリメチルシクロトリシラザン((CH=CH−SiMe−NH))、テトラビニル−テトラメチルシクロテトラシラザン(CH=CH−SiMe−NH)などの環状シラザン化合物が挙げられる。上記式中、Meはメチル基(CH)、Etはエチル基(C)、Prはプロピル基(C)、Ocはn−オクチル基(n−C17)、Phはフェニル基(C)を示す。
また、上記の例では、Si、C、Nを含む原料ガスが各1種類あればよいものとしたが、これに限らず、例えば、有機シランとNの他にCを加えたガスや、有機シラザンの他にNを加えたガスを用いてもよい。
上記実施の形態では、成膜処理には平行平板型のプラズマCVD装置を用いた。しかし、これに限らず、ECR型、ICP型、TCP型、ヘリコン型等のプラズマ処理を用いてもよい。また、プラズマCVDに限らず、熱CVDを用いてもよい。さらに、反応物質を一原子層づつ吸着させて原子層レベルでの膜形成を行う、いわゆるALD(Atomic Layer Deposition)またはALE(Atomic Layer Epitaxy)を適用してもよい。
上記実施の形態では、N−H結合の除去処理は、減圧下での加熱によりN−H結合を励起して行うものとした。しかし、N−H結合を励起する方法はこれに限られない。例えば、プラズマアニールを用いてもよく、この場合、Ar、He、Ne、Xe、N等の不活性ガスのプラズマに、SiCN系膜の薄膜を曝露するようにすればよい。プラズマアニールを用いることにより、N−H結合のHの脱離だけでなく、Arイオン等の活性種によるHの引き抜き等によりN−H結合を活性化して、これを除去することができる。
上記実施の形態では、SiCN系膜をエッチングのハードマスクとして用いるものとした。しかし、これに限らず、配線層上に設けて配線材料の拡散を抑えるバリヤ層など、他の用途膜として用いてもよい。
上記実施の形態では、SiCN系膜を例として説明した。しかし、これに限らず、少なくとも窒素と水素とを含むSiN系膜等の、N−H結合を含む絶縁膜に対して本発明を適用することができる。
また、上記実施の形態の処理装置11をエッチャー等と組み合わせた構成としてもよい。この場合、処理装置11を含むクラスタリングシステム、インライン型のシステムとすることができる。
本発明の実施の形態にかかる処理装置の構成を示す図である。 本発明の実施の形態にかかる絶縁膜の形成方法のタイミング図である。 本発明の実施の形態の絶縁膜の形成方法により形成された結果物の構成を示す図である。 本発明の実施の形態の絶縁膜の形成方法により形成された結果物に配線層を形成した図である。 本発明の実施の形態の絶縁膜の形成方法により形成された結果物に配線層を形成した図である。 本発明の実施の形態の絶縁膜の形成方法により形成された結果物に配線層を形成した図である。 アニール処理条件を変更して形成した薄膜のN−H結合量とレジスト処理時に発生するNHガスの検出強度との関係を示す図である。 ダマシン法を用いた配線層の形成工程を示す図である。
符号の説明
11 処理装置
12 チャンバ
13 排気口
14 排気装置
15 ゲートバルブ
16 サセプタ支持台
17 サセプタ
18 絶縁体
19 下部冷媒流路
20 リフトピン
21 第1の高周波電源
22 第1の整合器
23 シャワーヘッド
24 ガス穴
25 電極板
26 電極支持体
27 上部冷媒流路
28 ガス導入管
29 HMDSガス源
30 NHガス源
31 Arガス源
32 第2の高周波電源
33 第2の整合器
34 コントローラ

Claims (17)

  1. チャンバ内に配置されたサセプタに基板を載置する工程と、
    前記チャンバ内に載置された前記基板に、シャワーヘッドを介して、絶縁膜形成原料を供給する工程と、
    前記サセプタに第1の周波数の高周波電力を印加する工程と、
    前記シャワーヘッドに第2の周波数の高周波電力を印加する工程と、
    前記第1の周波数の高周波電力の印加及び前記第2の周波数の高周波電力の印加により、前記絶縁膜形成原料のプラズマを生成する工程と、
    前記プラズマにより前記基板上に絶縁膜を形成する工程と、
    を備える、ことを特徴とするプラズマCVD成膜方法。
  2. 前記第1の周波数は、前記第2の周波数より低いことを特徴とする請求項1に記載のプラズマCVD成膜方法。
  3. 前記第1の周波数は、0.1〜13MHzである、ことを特徴とする請求項1又は2に記載のプラズマCVD成膜方法。
  4. 前記第2の周波数は、13〜150MHzである、ことを特徴とする請求項1乃至3のいずれか1項に記載のプラズマCVD成膜方法。
  5. 前記絶縁膜は、SiCN系膜であることを特徴とする請求項1乃至4のいずれか1項に記載のプラズマCVD成膜方法。
  6. 前記絶縁膜形成原料は、Si、C、N、及びHを含むことを特徴とする請求項5に記載のプラズマCVD成膜方法。
  7. 前記絶縁膜を形成する工程は、400℃以下で行われることを特徴とする請求項5又は6に記載のプラズマCVD成膜方法。
  8. 前記絶縁膜中に含まれるN−H結合を励起し、前記N−H結合を解離させて水素を除去する水素除去工程をさらに備え、
    前記絶縁膜形成原料を供給する工程と、前記第1の周波数の高周波電力を印加する工程と、前記第2の周波数の高周波電力を印加する工程と、前記絶縁膜形成原料のプラズマを生成する工程と、前記絶縁膜を形成する工程と、前記水素除去工程とは、繰り返し行われることを特徴とする請求項5乃至7のいずれか1項に記載のプラズマCVD成膜方法。
  9. 前記絶縁膜は、前記基板上に形成された層間絶縁膜上に形成され、
    前記絶縁膜は、前記層間絶縁膜をエッチングするためのハードマスクとして用いられることを特徴とする請求項1乃至8のいずれか1項に記載のプラズマCVD成膜方法。
  10. チャンバと、
    前記チャンバ内に基板を載置するサセプタと、
    前記チャンバ内に絶縁膜形成原料を供給する絶縁膜形成原料供給手段と、
    前記チャンバ内に供給された絶縁膜形成原料を前記基板に均一に導入する複数のガス穴を有するシャワーヘッドと、
    前記サセプタに第1の周波数の高周波電力を印加する第1の高周波電源と、
    前記シャワーヘッドに第2の周波数の高周波電力を印加する第2の高周波電源と、
    成膜装置の各部を制御する制御手段と、
    を備え、
    前記制御手段は、
    前記絶縁膜形成原料供給手段を制御して前記シャワーヘッドを介して前記基板に前記絶縁膜形成原料を供給し、前記第1の高周波電源を制御して前記サセプタに第1の周波数の高周波電力を印加しつつ、前記第2の高周波電源を制御して前記シャワーヘッドに第2の周波数の高周波電力を印加して、前記チャンバー内に前記絶縁膜形成原料のプラズマを生成して前記基板上に絶縁膜を形成する、
    ことを特徴とするプラズマCVD成膜装置。
  11. 前記第1の周波数は、前記第2の周波数より低いことを特徴とする請求項10に記載のプラズマCVD成膜装置。
  12. 前記第1の周波数は、0.1〜13MHzである、ことを特徴とする請求項10又は11に記載のプラズマCVD成膜装置。
  13. 前記第2の周波数は、13〜150MHzである、ことを特徴とする請求項10乃至12のいずれか1項に記載のプラズマCVD成膜装置。
  14. 前記絶縁膜は、SiCN系膜であることを特徴とする請求項10乃至13のいずれか1項に記載のプラズマCVD成膜装置。
  15. 前記絶縁膜形成原料は、Si、C、N、及びHを含むことを特徴とする請求項14に記載のプラズマCVD成膜装置。
  16. 前記制御手段は、前記絶縁膜を形成する際、前記チャンバ内を400℃以下に制御することを特徴とする請求項14又は15に記載のプラズマCVD成膜装置。
  17. 前記制御手段は、
    前記絶縁膜中に含まれるN−H結合を励起し、前記N−H結合を解離させて水素を除去する水素除去工程をさらに制御し、
    前記絶縁膜形成原料を供給する工程と、前記第1の周波数の高周波電力を印加する工程と、前記第2の周波数の高周波電力を印加する工程と、前記絶縁膜形成原料のプラズマを生成する工程と、前記絶縁膜を形成する工程と、前記水素除去工程とを、繰り返し行うよう制御することを特徴とする請求項14乃至16のいずれか1項に記載のプラズマCVD成膜装置。
JP2007113542A 2001-08-30 2007-04-23 絶縁膜の形成方法及び絶縁膜の形成装置 Expired - Fee Related JP4758938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007113542A JP4758938B2 (ja) 2001-08-30 2007-04-23 絶縁膜の形成方法及び絶縁膜の形成装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001261929 2001-08-30
JP2001261929 2001-08-30
JP2007113542A JP4758938B2 (ja) 2001-08-30 2007-04-23 絶縁膜の形成方法及び絶縁膜の形成装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002254994A Division JP4049214B2 (ja) 2001-08-30 2002-08-30 絶縁膜の形成方法及び絶縁膜の形成装置

Publications (2)

Publication Number Publication Date
JP2007221165A true JP2007221165A (ja) 2007-08-30
JP4758938B2 JP4758938B2 (ja) 2011-08-31

Family

ID=38498025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007113542A Expired - Fee Related JP4758938B2 (ja) 2001-08-30 2007-04-23 絶縁膜の形成方法及び絶縁膜の形成装置

Country Status (1)

Country Link
JP (1) JP4758938B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012017717A1 (ja) * 2010-08-06 2012-02-09 三菱重工業株式会社 真空処理装置及びプラズマ処理方法
JP2012036451A (ja) * 2010-08-06 2012-02-23 Mitsubishi Heavy Ind Ltd 真空処理装置およびプラズマ処理方法
WO2013065315A1 (ja) * 2011-11-02 2013-05-10 国立大学法人山口大学 窒素がドープされたアモルファスシリコンカーバイドよりなるn型半導体及びn型半導体素子の製造方法
KR20200006422A (ko) * 2018-07-10 2020-01-20 주식회사 원익아이피에스 반도체 소자의 제조 방법
US10916437B2 (en) 2017-12-27 2021-02-09 Samsung Electronics Co., Ltd. Methods of forming micropatterns and substrate processing apparatus

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03183675A (ja) * 1989-10-18 1991-08-09 Dow Corning Corp 不活性ガス雰囲気下の気密基板コーティング法
JPH06177123A (ja) * 1990-07-19 1994-06-24 American Teleph & Telegr Co <Att> 絶縁体の堆積方法
JPH06283520A (ja) * 1993-03-26 1994-10-07 Kawasaki Steel Corp 半導体装置の製造方法及び製造装置
JPH06326200A (ja) * 1993-05-11 1994-11-25 Sony Corp 層間絶縁膜の形成方法
JPH07106256A (ja) * 1993-09-24 1995-04-21 Applied Materials Inc 膜形成方法
JPH07235535A (ja) * 1993-12-27 1995-09-05 Sony Corp 絶縁膜の形成方法
JPH08213378A (ja) * 1994-11-09 1996-08-20 Hitachi Electron Eng Co Ltd プラズマcvd装置及び酸化膜の成膜方法
JPH09129627A (ja) * 1995-10-27 1997-05-16 Hitachi Electron Eng Co Ltd プラズマcvd装置および半導体製造方法
JPH10125669A (ja) * 1996-10-22 1998-05-15 Hitachi Electron Eng Co Ltd プラズマcvd装置及び酸化膜の成膜方法
JPH11251308A (ja) * 1998-02-13 1999-09-17 Sharp Corp 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法
JP2000058646A (ja) * 1998-08-14 2000-02-25 Nec Corp 半導体装置の製造方法
JP2000183359A (ja) * 1998-10-07 2000-06-30 Furontekku:Kk 薄膜トランジスタとその製造方法および液晶表示装置ならびに薄膜成膜装置
JP2000188331A (ja) * 1998-12-22 2000-07-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001023904A (ja) * 1999-07-12 2001-01-26 Hitachi Kokusai Electric Inc 成膜方法及び装置
JP2001035843A (ja) * 1999-07-23 2001-02-09 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
JP2001230244A (ja) * 2000-02-21 2001-08-24 Nec Corp 絶縁膜の形成方法および多層配線
JP2001298023A (ja) * 2000-01-18 2001-10-26 Applied Materials Inc 非常に低い誘電率プラズマ強化cvd膜
JP2001358139A (ja) * 2000-04-28 2001-12-26 Asm Japan Kk 窒化ケイ素材のcvd合成
JP2002083870A (ja) * 2000-09-11 2002-03-22 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP4049214B2 (ja) * 2001-08-30 2008-02-20 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成装置

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03183675A (ja) * 1989-10-18 1991-08-09 Dow Corning Corp 不活性ガス雰囲気下の気密基板コーティング法
JPH06177123A (ja) * 1990-07-19 1994-06-24 American Teleph & Telegr Co <Att> 絶縁体の堆積方法
JPH06283520A (ja) * 1993-03-26 1994-10-07 Kawasaki Steel Corp 半導体装置の製造方法及び製造装置
JPH06326200A (ja) * 1993-05-11 1994-11-25 Sony Corp 層間絶縁膜の形成方法
JPH07106256A (ja) * 1993-09-24 1995-04-21 Applied Materials Inc 膜形成方法
JPH07235535A (ja) * 1993-12-27 1995-09-05 Sony Corp 絶縁膜の形成方法
JPH08213378A (ja) * 1994-11-09 1996-08-20 Hitachi Electron Eng Co Ltd プラズマcvd装置及び酸化膜の成膜方法
JPH09129627A (ja) * 1995-10-27 1997-05-16 Hitachi Electron Eng Co Ltd プラズマcvd装置および半導体製造方法
JPH10125669A (ja) * 1996-10-22 1998-05-15 Hitachi Electron Eng Co Ltd プラズマcvd装置及び酸化膜の成膜方法
JPH11251308A (ja) * 1998-02-13 1999-09-17 Sharp Corp 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法
JP2000058646A (ja) * 1998-08-14 2000-02-25 Nec Corp 半導体装置の製造方法
JP2000183359A (ja) * 1998-10-07 2000-06-30 Furontekku:Kk 薄膜トランジスタとその製造方法および液晶表示装置ならびに薄膜成膜装置
JP2000188331A (ja) * 1998-12-22 2000-07-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001023904A (ja) * 1999-07-12 2001-01-26 Hitachi Kokusai Electric Inc 成膜方法及び装置
JP2001035843A (ja) * 1999-07-23 2001-02-09 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
JP2001298023A (ja) * 2000-01-18 2001-10-26 Applied Materials Inc 非常に低い誘電率プラズマ強化cvd膜
JP2001230244A (ja) * 2000-02-21 2001-08-24 Nec Corp 絶縁膜の形成方法および多層配線
JP2001358139A (ja) * 2000-04-28 2001-12-26 Asm Japan Kk 窒化ケイ素材のcvd合成
JP2002083870A (ja) * 2000-09-11 2002-03-22 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP4049214B2 (ja) * 2001-08-30 2008-02-20 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012017717A1 (ja) * 2010-08-06 2012-02-09 三菱重工業株式会社 真空処理装置及びプラズマ処理方法
JP2012036451A (ja) * 2010-08-06 2012-02-23 Mitsubishi Heavy Ind Ltd 真空処理装置およびプラズマ処理方法
CN102959125A (zh) * 2010-08-06 2013-03-06 三菱重工业株式会社 真空处理装置及等离子体处理方法
WO2013065315A1 (ja) * 2011-11-02 2013-05-10 国立大学法人山口大学 窒素がドープされたアモルファスシリコンカーバイドよりなるn型半導体及びn型半導体素子の製造方法
JPWO2013065315A1 (ja) * 2011-11-02 2015-04-02 国立大学法人山口大学 窒素がドープされたアモルファスシリコンカーバイドよりなるn型半導体及びn型半導体素子の製造方法
US10916437B2 (en) 2017-12-27 2021-02-09 Samsung Electronics Co., Ltd. Methods of forming micropatterns and substrate processing apparatus
KR20200006422A (ko) * 2018-07-10 2020-01-20 주식회사 원익아이피에스 반도체 소자의 제조 방법
KR102540252B1 (ko) * 2018-07-10 2023-06-07 주식회사 원익아이피에스 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
JP4758938B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4049214B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
US10832904B2 (en) Remote plasma based deposition of oxygen doped silicon carbide films
US10354888B2 (en) Method and apparatus for anisotropic tungsten etching
TWI654683B (zh) 蝕刻雙鑲嵌結構中的介電阻隔層之方法
US6991959B2 (en) Method of manufacturing silicon carbide film
US8445075B2 (en) Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k&lt;2.5) dielectrics
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
TW201719719A (zh) 用於原位清洗銅表面以及沉積與移除自組裝單層的方法與設備
KR20170081248A (ko) 선택적 코발트 층을 열적으로 형성하기 위한 방법들
JP2022109293A (ja) 被処理体を処理する方法
JP2004247725A (ja) シリコンカーバイド膜を形成する方法
TW201822259A (zh) 氧摻雜矽碳化物膜之基於遠程電漿的沉積
EP1186685A2 (en) Method for forming silicon carbide films
US6767829B2 (en) Plasma deposition method and system
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
KR20190141256A (ko) 기판들 및 챔버 컴포넌트들 상에서의 금속 실리사이드 층들의 증착
JP2004087875A (ja) 絶縁膜のエッチング方法
JP4758938B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP3967253B2 (ja) 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
US20110177695A1 (en) Substrate processing method and storage medium
TW200425251A (en) Method for producing semiconductor device and method for cleaning plasma etching device
KR20110013418A (ko) 유전성 및 전도성 층 사이의 접착 및 전자 이동 개선
TWI780185B (zh) 處理被處理體之方法
JP2007027792A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2004158793A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees