JPH11251308A - 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法 - Google Patents

低誘電率フッ素化アモルファス炭素誘電体およびその形成方法

Info

Publication number
JPH11251308A
JPH11251308A JP10338211A JP33821198A JPH11251308A JP H11251308 A JPH11251308 A JP H11251308A JP 10338211 A JP10338211 A JP 10338211A JP 33821198 A JP33821198 A JP 33821198A JP H11251308 A JPH11251308 A JP H11251308A
Authority
JP
Japan
Prior art keywords
chamber
substrate
approximately
pecvd
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10338211A
Other languages
English (en)
Inventor
Hongning Yang
ヤン ホンニン
Tue Nguyen
ヌエン ツェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Sharp Microelectronics Technology Inc
Original Assignee
Sharp Corp
Sharp Microelectronics Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, Sharp Microelectronics Technology Inc filed Critical Sharp Corp
Publication of JPH11251308A publication Critical patent/JPH11251308A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 低い誘電率を有し、且つ熱安定性に優れたａ
−Ｆ：Ｃ膜を形成する方法を提供する。 【解決手段】 本発明は、低いｋの配線誘電体材料を提
供するようにＩＣウェハ上にフッ素化アモルファス炭素
（ａ−Ｆ：Ｃ）膜を堆積させるプロセスを提供する。Ｐ
ＥＣＶＤチャンバーで実行される該プロセスは、ａ−
Ｆ：Ｃ膜を堆積するのに使用されるＣ4Ｆ8およびＣＨ4
の混合ガスにシランガス（ＳｉＨ4）を導入する。シラ
ンは堆積膜のフッ素エッチャントを減少させるのを助
け、堆積産物の架橋の改善を助ける。本発明に従って生
産された膜は、ほぼ２．４を下回る低いｋおよびほぼ４
４０℃を上回る高い熱安定性を有し、より高い温度での
熱アニールを可能にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路の配線構
造体に使用される型の層間誘電体の形成方法に関する。
詳しくは、低誘電率絶縁材料を形成するプラズマ化学気
相成長方法に関する。
【０００２】
【従来の技術】大規模集積回路の設計者や製造者は、高
速化および装置パッキングの高密度化をさらに可能にす
る装置の小型化をより一層進めている。超大規模集積
（ＵＬＳＩ）回路の個々の部分の大きさ（例えば、トラ
ンジスタゲート長）は、０．２５ミクロン（mｍ）より
小さくなっている。結果として生じる半導体チップのパ
ッキング密度の増大、およびそれに関連して向上する機
能性により、各チップの配線数および密度が著しく増大
した。
【０００３】互いにより接近して詰め込まれ機能性およ
び複雑性が増大した小型のオンチップ装置は、より小さ
く、より複雑で（例えば、より多い配線レベル）、間隔
がより密な配線（ライン、バイアスなど）を必要とす
る。配線のサイズが小さくなること、これにより抵抗が
増大すること、そして配線の間隔が狭くなることにより
伝播遅延および層間および層内導体間のクロストークノ
イズを含むＲＣ（抵抗−容量）結合の問題が生じる。
【０００４】層間および層内での配線ラインが、より小
さく、そして間隔がより狭くなるほど、ＲＣ遅延が全体
の信号遅延に占める部分が大きくなり、装置の小型化に
よって得られた速度の利点が相殺される。よって、ＲＣ
遅延は、装置性能の改善を制限する。導体のサイズが小
さいことにより、金属ラインの抵抗率（Ｒ）が増大し、
ライン間および層間の間隔が狭いことにより、ライン間
の容量（Ｃ）が増大する。銅などの抵抗率のより低い金
属の使用および開発により、配線ラインの抵抗率は更に
低下する。容量は、誘電率のより低い（即ち、低ｋ)誘
電材料を用いることによって減少させ得る。
【０００５】容量（Ｃ）は、配線誘電体の誘電率（ｋ）
に直接比例しているので、ＵＬＳＩ回路によって提示さ
れたＲＣの問題は、低誘電率（低ｋ)材料を、層内およ
び層間導体間およびこれらの周辺に絶縁材料として使用
することにより、減少させ得る（本明細書中で、誘電体
は「配線誘電体」または「配線絶縁材料」と呼ぶ）。本
業界が探求しているものは、集積回路の誘電体として長
らく使用されてきた二酸化シリコン（ＳｉＯ2）に替わ
る適切な材料である。二酸化シリコンは、優れた熱安定
性と、誘電率がおよそ４．０である比較的良好な誘電特
性を有する。しかし、現在、ＩＣ回路配線への使用に適
し、ＳｉＯ2よりも低い誘電率を有する配線誘電体材料
が必要とされている。
【０００６】ＵＬＳＩ回路の配線誘電体として使用され
得る低誘電率材料を長期にわたって探索した結果、適用
により候補材料が少数に絞られてきた。有望な材料の一
つは、最近活発に研究され相当の注目を浴びているフッ
素化アモルファス炭素（ａ−Ｆ：Ｃ）である。
【０００７】フッ素化炭素ポリマーは、２０年以上にわ
たって研究されており、その適用の大半は、プラスチッ
ク、繊維、および金属を保護する塗布材料としてであ
る。ａ−Ｆ：Ｃ膜は、プラズマＣＶＤ（「ＰＥＣＶＤ：
Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ」）を使って
製造できることが公知である。ａ−Ｆ：Ｃを使った初期
の実験では、室温で堆積させた膜は、誘電率が２．１と
低く、そして３００℃までの熱安定性で堆積することが
できた。更なる実験では、ａ−Ｆ：Ｃ膜をさらに高い基
板温度で堆積させると、熱安定性が４００℃まで改善し
たが、誘電率は２．５まで増大した。
【０００８】表１は、炭素族のいくつかの種の誘電率と
熱安定性のａ−Ｆ：Ｃとの比較を示している。表は、炭
素膜がより高いフッ素濃度を含む場合は、誘電率が低く
なり得ることを示している。ＰＥＣＶＤプロセスでは、
ａ−Ｆ：Ｃ膜のフッ素濃度は、放出物中のフッ素と炭素
の割合に依存し、これは、給送ガスの組成、ＲＦ電力投
入量、基板温度、および全圧力によって確立される。熱
安定性はポリマーチェーン間の架橋の程度に深く関係し
ている。架橋度が高ければ高いほど、構造体はより強く
結合しており、熱安定性が高くなる。ＰＥＣＶＤプロセ
スでは、基板温度を上げるか、イオン衝撃を高めるか、
または低周波プラズマエネルギーを与えることによっ
て、ａ−Ｆ：Ｃ膜の架橋を強めることができる。高温堆
積は、必然的にフッ素濃度を低め、それによって誘電率
が高くなるという欠点を有する。
【０００９】
【表１】
【００１０】低堆積温度でのプロセスと比較すると、高
堆積温度プロセスの欠点は、誘電率を高めるだけでな
く、熱応力が高くなるためＳｉＯ2およびＳｉ3Ｎ4への
付着強度が弱くなり、また、膜の漏れ電流が高くなるこ
とである。低堆積温度が望ましいようである。
【００１１】
【発明が解決しようとする課題】フッ素化アモルファス
炭素は、３．０を下回る誘電率ｋを有し、膜中のフッ素
（Ｆ）の比率によっては、２．０から２．５の範囲のｋ
を有し得る。ａ−Ｆ：Ｃの主な問題は、その低い熱安定
性である。これまでは、適切な低誘電率特性（ｋが２．
５未満）および４００℃を超える熱安定性を有したａ−
Ｆ：Ｃ膜を調製することはできなかった。ＵＬＳＩチッ
プを製造するのに典型的な焼結範囲の温度（４５０℃）
では、おそらくフッ素の揮発が原因でａ−Ｆ：Ｃ膜の過
剰収縮が生じた。機械的強度および付着強度の問題もま
た、ａ−Ｆ：Ｃを高密度集積回路の配線誘電体として使
用する場合の障害である。
【００１２】集積回路の配線構造体、あるいは本明細書
で「配線誘電体」と呼ばれるものに使用され低誘電率
（ｋ＝３．０以下）および４５０℃までに改善された熱
安定性を有する誘電体材料を有し、これにより二酸化シ
リコン誘電体の代わりに適切な低ｋの代替物誘電体を提
供することは、有益であり得る。
【００１３】２．５以下の誘電率を持ち、４５０℃まで
熱安定するａ−Ｆ：Ｃ膜を持つことも有益であり得る。
【００１４】半導体基板上に低ｋのａ−Ｆ：Ｃ誘電材料
を堆積し、得られるａ−Ｆ：Ｃが４５０℃までほぼ安定
するプラズマ化学気相成長法（ＰＥＣＶＤ）技術を用い
てシリコン基板上にａ−Ｆ：Ｃ膜を形成する方法を持つ
ことも有益であり得る。
【００１５】本発明は、上記課題を解決するためになさ
れたものであり、低い誘電率を有し、且つ熱安定性に優
れたａ−Ｆ：Ｃ膜を形成する方法を提供することを目的
とする。
【００１６】
【課題を解決するための手段】本発明の１つの局面によ
れば、集積回路の配線構造体で使用する誘電体材料を基
板上に堆積するプラズマ化学気相成長法（ＰＥＣＶＤ）
プロセスは、ａ）該基板をＰＥＣＶＤチャンバー内に配
置し、該基板を２００℃を上回る温度に加熱する工程
と、ｂ）フッ素含有ガス（ＦＣＧ）および炭素含有ガス
（ＣＣＧ）の流れを、フッ素および炭素ガスプラズマを
形成するのに充分なエネルギーが印加された該チャンバ
ー内へ導入する工程であって、ＦＣＧとＣＣＧの比率は
該基板上にフッ素化アモルファス炭素が堆積されるよう
に選択される工程と、ｃ）該チャンバー内に工程ｂ）の
該ＦＣＧおよびＣＣＧと共にシラン（ＳｉＨ4）の流れ
を導入する工程であって、これにより、該シランが該基
板上に堆積された該フッ素化アモルファス炭素の熱安定
性を増大させる工程とを有し、そのことによって上記の
目的が達成される。
【００１７】好ましくは、前記工程ａ）において、前記
基板がほぼ２００℃から３００℃の範囲の温度に加熱さ
れ得る。
【００１８】好ましくは、前記工程ｂ）において導入さ
れる前記ＦＣＧがＣ4Ｆ8である。
【００１９】好ましくは、前記工程ｂ）において導入さ
れるＣＣＧがＣＨ4である。
【００２０】好ましくは、Ｃ4Ｆ8、ＣＨ4およびシラン
の導入中維持されるＰＥＣＶＤチャンバー内の環境圧力
がほぼ０．３Ｔｏｒｒから２．０Ｔｏｒｒの範囲であ
る。
【００２１】好ましくは、工程ｂ）およびｃ）におい
て、前記ＰＥＣＶＤチャンバー内へ導入されるＣ4Ｆ8と
ＣＨ4の比率（Ｃ4Ｆ8／ＣＨ4）が、ほぼ１／１と３０／
１の間である。
【００２２】好ましくは、工程ｂ）およびｃ）において
前記ＰＥＣＶＤチャンバー内に導入されるＣ4Ｆ8および
ＣＨ4の比率（Ｃ4Ｆ8／ＣＨ4）が、ほぼ１／１と１５／
１の間である。
【００２３】好ましくは、工程ｂ）およびｃ）において
前記ＰＥＣＶＤチャンバー内に導入される前記Ｃ4Ｆ8、
ＣＨ4およびシランガス中のシランの割合がほぼ１％か
ら１５％の範囲である。
【００２４】好ましくは、工程ｂ）およびｃ）において
前記ＰＥＣＶＤチャンバー内に導入される前記Ｃ4Ｆ8、
ＣＨ4およびシランガスの流量がチャンバー内体積のｃ
ｍ3毎に、ほぼｍ3毎に３０００から１００００ｓｃｃｍ
のＣ4Ｆ8、ｍ3毎に３００から１１００ｓｃｃｍのＣ
Ｈ4、ｍ3毎に１００から５５０ｓｃｃｍのＳｉＨ4の範
囲である。
【００２５】好ましくは、前記ガスプラズマを前記チャ
ンバー内に形成するように該チャンバー内に印加される
プラズマエネルギーが１３．５６ＭＨｚの周波数、およ
び前記基板表面の平方センチメートル毎に０．５ワット
から３．０ワットの間のエネルギーレベルである高周波
エネルギーを含む。
【００２６】好ましくは、前記チャンバー内に印加され
る前記プラズマエネルギーが、ほぼ１００ＫＨｚから９
００ＫＨｚの範囲の周波数、および前記基板表面の平方
センチメートル毎に０．５ワットと３．０ワットの間の
エネルギーレベルの低周波エネルギーをさらに含む。
【００２７】好ましくは、前記フッ素化アモルファス炭
素が選択された厚さに前記基板上に堆積されるまでプロ
セスを続ける工程と、ほぼ３００℃から５５０℃の範囲
の温度で前記基板をアニールする工程とをさらに含む。
【００２８】本発明の別の局面によれば、集積回路の配
線構造体で使用する誘電体材料を基板上に堆積するプラ
ズマ化学気相成長法（ＰＥＣＶＤ）プロセスは、ａ）該
基板をＰＥＣＶＤチャンバー内に配置し、該基板を２０
０℃と３００℃との間の温度で加熱する工程と、ｂ）オ
クタフルオロシクロブタン（Ｃ4Ｆ8）、メタン（Ｃ
Ｈ 4）および該シラン（ＳｉＨ4）を該チャンバー内に導
入する工程であって、該導入ガスのうちシランの割合が
ほぼ１％から１５％の範囲である工程と、ｃ）フッ素化
アモルファス炭素を該基板上に堆積させるために、ＣＦ
xポリマーラジカル（ｘは１以上および２以下である）
を含むガスプラズマを形成するようにプラズマエネルギ
ーを該チャンバー内へ印加する工程と、ｄ）該フッ素化
アモルファス炭素が該基板上に選択されたの厚さに堆積
されるまで、該工程ｂ）において、該チャンバー内圧力
をほぼ０．３Ｔｏｒｒから２．０Ｔｏｒｒの範囲で提供
するようにオクタフルオロシクロブタン、メタン、およ
びシランの充分な流れを維持する工程とを含み、そのこ
とによって上記目的が達成される。
【００２９】好ましくは、前記チャンバー内に印加され
る前記プラズマエネルギーが、周波数１３．５６ＭＨｚ
およびエネルギーレベルが前記基板表面の１平方センチ
メートル毎に０．５ワットと３．０ワットとの間のエネ
ルギーレベルの高周波エネルギーをさらに含む。
【００３０】好ましくは、前記チャンバー内に印加され
る前記プラズマエネルギーが、周波数がほぼ１００ＫＨ
ｚから９００ＫＨｚの範囲、および前記基板表面の１平
方センチメートル毎に０．５ワットと３．０ワットとの
間のエネルギーレベルの低周波エネルギーをさらに含
む。
【００３１】好ましくは、プロセス中に前記ＰＥＣＶＤ
チャンバーへ導入される前記オクタフルオロシクロブタ
ンとメタンの比率（Ｃ4Ｆ8／ＣＨ4）が、ほぼ１／１と
３０／１の間である。
【００３２】好ましくは、工程ｂ）およびｃ）において
前記ＰＥＣＶＤチャンバー内へ導入されるＣ4Ｆ8、ＣＨ
4およびシランガス中の該シランの割合がほぼ１％から
１５％の範囲である。
【００３３】好ましくは、プロセス中に前記ＰＥＣＶＤ
チャンバーへ導入される前記オクタフルオロシクロブタ
ンとメタンの比率（Ｃ4Ｆ8／ＣＨ4）が、ほぼ５／１と
１５／１の間である。
【００３４】好ましくは、工程ｂ）およびｃ）において
前記ＰＥＣＶＤチャンバーに導入される、前記Ｃ4Ｆ8、
ＣＨ4およびシランガス中の該シランの割合が、ほぼ１
％から１５％の範囲である。
【００３５】好ましくは、前記フッ素化アモルファス炭
素が選択された厚さに前記基板上に堆積されるまでプロ
セスを続ける工程と、４４０℃以上の温度で前記基板を
アニーリングする工程とをさらに含む。
【００３６】本発明によると、集積回路の配線構造体で
使用するために誘電体を基板上に堆積するプラズマ化学
気相成長法（ＰＥＣＶＤ）プロセスが提供される。この
方法は、ＰＥＣＶＤチャンバーに基板を設置する工程と
基板を２００℃を超える温度で加熱する工程とを包含す
る。フッ素含有ガス（ＦＣＧ）および炭素含有ガス（Ｃ
ＣＧ）の流れが、チャンバー内でフッ素および炭素ガス
プラズマを形成するのに充分なエネルギーの下でチャン
バー内に導入される。ＦＣＧとＣＣＧの比率は、基板上
にフッ素化アモルファス炭素を堆積するように選択され
る。ＦＣＧおよびＣＣＧの流れがチャンバー内へ導入さ
れるのと同時に、シラン（ＳｉＨ4）の流れがチャンバ
ー内へ導入される。シランは基板上に堆積されたフッ素
化アモルファス炭素の熱安定性を高める。
【００３７】本発明のプロセス中に使用する好適なフッ
素含有ガス（ＦＣＧ）は、オクタフルオロシクロブタン
（Ｃ4Ｆ8）である。プロセス中に使用する好適な炭素含
有ガス（ＣＣＧ）はメタン（ＣＨ4）である。フッ素化
アモルファス炭素を基板上に堆積するのに適切なＦＣＧ
とＣＣＧの比率は、ほぼ１／１と３０／１（ＦＣＧ／Ｃ
ＣＧ）の間の範囲、より好ましくは、ほぼ５／１から１
５／１の範囲である。ＰＥＣＶＤチャンバーに導入され
るＦＣＧ、ＣＣＧおよびシランガスの混合物中のシラン
ガスの割合は、好ましくは、ほぼ１％から１５％の範囲
である。ＦＣＧ、ＣＣＧおよびシランの導入中にＰＥＣ
ＶＤチャンバー内で維持される環境圧力は、好ましくは
ほぼ０．３Ｔｏｒｒから２．０Ｔｏｒｒの範囲である。
【００３８】ＦＣＧ、ＣＣＧおよびシランをＰＥＣＶＤ
チャンバーに導入する間、高周波（ＨＦ）プラズマエネ
ルギーの形態のプラズマエネルギーが供給され、チャン
バー内に導入されたガスをイオン化する。同時に、低周
波（ＬＦ）エネルギーがチャンバー内に導入され、堆積
されたａ−Ｆ：Ｃ膜の架橋を高める。ＨＦエネルギーは
１３．５６ＭＨｚの周波数を有し、好ましくは基板表面
の１立法センチメートルごとに、０．５ワットから３．
０ワットの間のエネルギーレベルで印加される。同時
に、ＬＦが、ほぼ１００ＫＨｚから９００ＫＨｚの範囲
の周波数範囲および、低周波エネルギーレベルが好まし
くは基板方面の１立方センチメートルごとに、ほぼ０．
５ワットから３．０ワットの範囲で印加される。
【００３９】上述のプロセスは、基板上にフッ素化アモ
ルファス炭素が選択された厚さに堆積するのに充分な時
間にわたって行われる。本発明を使用して堆積されるａ
−Ｆ：Ｃ膜の適切な選択された厚さは、ほぼ１、０００
から１０、０００オングストロームの範囲であるが、本
発明はいずれの特定の厚さ範囲にも限定されない。基板
上の選択された厚さのフッ素化アモルファス炭素の堆積
が完了すると、基板と堆積されたフッ素化アモルファス
炭素がアニールされる。本発明は４４０℃またはそれを
超える温度でアニーリングすることが可能であるが、プ
ロセスは、３００℃から５５０℃の間でのアニールを使
用し得る。アニールの所要時間は設計上の選択の問題で
あるが、ほぼ２０分を超え、設計および製造されている
集積回路の性能仕様にもよるが、２時間またはそれ以上
であり得る。
【００４０】
【発明の実施の形態】本発明はフッ素化アモルファス炭
素（ａ−Ｆ：Ｃ）をシリコンウェハまたは他の基板上に
堆積するプロセスを提供する。この方法の工程が実行さ
れる時には、ウェハ基板は、集積回路（ＩＣ）部品（例
えば、トランジスタおよび他の活性装置および受動装
置）をウェハ上に製造する周知の技術（図示せず）によ
り加工されている。基板上の集積回路部品の種類および
数は、本発明のプロセスには重要でないが、低ｋフッ素
化アモルファス炭素誘電体材料が超大規模集積（ＵＬＳ
Ｉ）高密度ＩＣ上で用いられると最も有利である。誘電
体材料は、導電性ラインおよびバイアス（図示せず）と
いった、典型的にはウェハ上に堆積された配線誘電体膜
内に形成され膜を通って延びる周知の導電性配線部品で
ある配線構造体で使用され、本発明の方法で堆積される
ａ−Ｆ：Ｃ誘電体を含む。配線構造体に使用される形
態、構造、および導電材料ならびにそのような構造体を
形成する方法は、本明細書中には説明されてない。これ
らは、当業者には周知の設計選択の問題である。本発明
は、ウェハ上に堆積され、導電ライン、バイアスおよび
その他のＵＬＳＩならびに同様のＩＣ内の導電体の間お
よびこれら周辺に使用するのに適した低誘電率（低ｋ）
誘電膜の形成方法に関する。
【００４１】図１は、プラズマ化学気相成長法（ＰＥＣ
ＶＤ）をウェハ１２などの基板上で実行するための適切
な装置１０の略図である。装置１０は、一つ以上のウェ
ハ１２を保持するのに適した大きさのＰＥＣＶＤチャン
バー１６をチャック２０上に支持される。そのようなチ
ャンバーの典型であるように、内部２２は、図１にポン
プ２６で概略的に図示される適切なポンプおよびバルブ
装置によって、所望通りに排出または加圧され得る。個
々のウェハ１２は、適切なウェハ操作装置３０によって
チャンバーの壁のゲートバルブ３２を通し、チャンバー
１６の内外へ動かされる。それによって、ウェハを加工
のためにチャック２０上に配置し、次にチャンバーから
取り出すのが可能になる。
【００４２】ＰＥＣＶＤプロセスで使用される選択され
たガスは、バルブ４２で制御される、まとめて４０で示
される様々なガス供給貯蔵部から、適切なマニホルドシ
ステム３６を通ってチャンバー内へ導入される。ガス
は、必要に応じてガスを配分するシャワーヘッド４６と
呼ばれるものを通ってチャンバー内へ導入される。チャ
ック２０は、所望の温度まで加熱され得る。この目的の
ための加熱装置は、ヒーター５０として概略的に示され
ている。ヒーターとチャックとは、ＰＥＣＶＤプロセス
中のウェハ１２の温度を選択するために使用される。
【００４３】プラズマエネルギーは、シャワーヘッド４
６を通って放射される高周波（ＨＦ）ＲＦ電力を供給す
るＲＦ発生器５２を通ってチャンバーに供給される。Ｐ
ＥＣＶＤチャンバー内で使用されるＨＦプラズマエネル
ギーの業界基準は１３．５６メガヘルツ（ＭＨｚ）であ
るが、本発明は、厳密な高周波値に限定されない。装置
１０は、好ましくは、ＬＦ電力をチャンバー内部に供給
する低周波（ＬＦ）発生器５６をさらに含む。ＬＦ電力
はチャック２０とシャワーヘッド４６の間に当業者には
周知の方法で印加される。ＬＦ電力はＰＥＣＶＤプロセ
ス中にウェハ１２上に堆積されるフッ素化アモルファス
炭素（ａ−Ｆ：Ｃ）膜の架橋を強めるために使用され
る。
【００４４】図２は本発明のプロセスの工程を示す。図
１および２を参照してこのプロセスを説明する。まずウ
ェハ操作装置３０によってウェハ基板１２がＰＥＣＶＤ
チャンバー１６のチャック２０上に設置される。基板１
２は典型的には、ウェハの上表面５８に堆積されるａ−
Ｆ：Ｃを受けるよう調製されたシリコンウェハである。
図２に示す第１の工程は、工程７０であり、基板１２を
２００℃以上に加熱する工程である。好ましくは、ウェ
ハ１２はほぼ２００℃から３００℃の範囲の温度に加熱
される。
【００４５】次の工程７６は、フッ素含有ガス（ＦＣ
Ｇ）および炭素含有ガス（ＣＣＧ）の流れを適切な供給
器４０からマニホルド３６を経てチャンバー１６に導入
する工程である。本発明のプロセスでは、好適なＦＣＧ
はオクタフルオロシクロブタン（Ｃ4Ｆ8）であり、好適
なＣＣＧはメタン（ＣＨ4）である。チャンバー１６に
導入されるＦＣＧとＣＣＧの比率は、プラズマ化学気相
成長法によって基板１２上にａ−Ｆ：Ｃを堆積するよう
選択される。示唆される比率は１／１から３０／１（Ｆ
ＣＧ／ＣＣＧ）の間で、好ましくは５／１から１５／１
の間である。工程７６の間、適切なプラズマ電力がチャ
ンバー１６に印加される（工程７８）。本発明におい
て、適切なプラズマ電力は、エネルギーレベルが基板表
面（即ち、基板１２の表面領域）の１平方センチメート
ル毎に０．５ワットから３．０ワットであるＨＦエネル
ギー（１３．５６ＭＨｚ）、および周波数がほぼ１００
ＫＨｚから９００ＫＨｚの範囲で、エネルギーレベルが
基板表面の１平方センチメートル毎に０．５ワットから
３．０ワットであるＬＦエネルギーを包含する。
【００４６】ＰＥＣＶＤプロセスの当業者には公知であ
るように、チャンバー１６内のプラズマエネルギーは、
導入されたガスをイオン化して高分子ラジカルを発生
し、これらはウェハ１２の表面５８上に堆積される。Ｃ
4Ｆ8は２種類の寿命の長いラジカルを放出する。一つは
フッ素化炭素ラジカル（ＣＦx）（ここで１≦ｘ≦２）
で、ａ−Ｆ：Ｃ堆積物のための構築用ブロックである。
もう一つはＦおよびＦ2原子であり、基板１２上に堆積
したａ−Ｆ：Ｃ膜を弱める揮発性フッ化物を形成する破
壊性エッチャントである。メタンは水素（Ｈ）ラジカル
を放出するよう働き、水素ラジカルは揮発性ＨＦを形成
することでＦ原子を結合させＦおよびＦ2原子からのエ
ッチングを減少し、よってウェハ上に堆積されたａ−
Ｆ：Ｃ膜の安定性を向上させる。ａ−Ｆ：Ｃの堆積速度
とフッ素濃度は、ＦＣＧおよびＣＣＧガスの流量および
チャンバー１６内のチャンバー圧によって選択的に制御
される。上述のように、ＦＣＧとＣＣＧの比率はほぼ１
対１から３０対１の間で、好ましくは、５対１から１５
対１（ＦＣＧ対ＣＣＧ）である。工程７６および７８の
間にチャンバー１６内で維持される環境圧力は好ましく
はほぼ０．３Ｔｏｒｒから２．０Ｔｏｒｒの間である。
【００４７】本発明は、工程７６および７８の間に、Ｆ
ＣＧおよびＣＣＧガスと共にシラン（ＳｉＨ4）ガスを
チャンバー内へ導入する追加の工程８０をさらに含む。
工程８０中にチャンバー１６内へ導入されるシランの割
合は、導入ガス全体（すなわち、ＦＣＧ、ＣＣＧおよび
シラン）の好ましくはほぼ１％から１５％の範囲であ
る。シランは、ａ−Ｆ：Ｃ堆積膜の熱安定性を改善する
ことが判明している。
【００４８】ＰＥＣＶＤチャンバー内での反応を下記に
要約する。
【００４９】 プラズマ重合化学反応 ・前駆体：Ｃ4Ｆ8＋ＣＨ4 ・プラズマ放電によって生成されるフリーラジカル Ｃ4Ｆ8（放出） → ＣＦ，ＣＦ2 ポリマー構築用ブロック： （ＣＦx）n １≦ｘ≦２ Ｆ，Ｆ2 エッチャント ・ＣＨ4の追加 →（ＣＦx）n堆積物へのフッ素エッチングの抑制 ＣＨ4（放出） → ＣＨ2，Ｈ Ｈ＋Ｆ →ＨＦ ・ＳｉＨ4の追加 →（ＣＦx）n堆積物へのフッ素エッチングの抑制 ＳｉＨ4（放出） → ＳｉＨ3，Ｈ Ｈ＋Ｆ →ＨＦ 本発明の生成物８６であるウェハ１２上に堆積したフッ
素化アモルファス炭素は、シランガスを使用せずに堆積
したａ−Ｆ：Ｃ膜より低い誘電率および高い熱安定性を
有することが判明している。熱安定性は、一般に、ＩＣ
ウェハ上の層間配線の完成後に実行される高温アニール
の間に堆積されたａ−Ｆ：Ｃ膜の収縮率が極小値からゼ
ロ（例えば、１％未満の収縮率）であると定義される。
ＩＣウェハの製造において、製造されたウェハを４４０
℃を上回る温度で最低約２０分、および好ましくは３０
分から数時間におよびアニールできることは有益であ
る。アニールは一般的にウェハ上の装置の完成プロセス
の一部である。ａ−Ｆ：Ｃ誘電体をウェハ上で使用する
際の重要な問題の一つは、３５０℃から４４０℃を越す
アニール中の熱安定性の悪さであった。先行技術プロセ
スによって堆積されたフッ素化アモルファス炭素膜は、
高温アニール（４４０℃＋）が行われると、例えば５％
から２０％またはそれ以上の、望ましくない収縮を示し
た。先行技術のＰＥＣＶＤフッ素化アモルファス炭素堆
積プロセスは、シランを使用せず、膜中のフッ素含有量
を減少させることで堆積膜の熱安定性を許容可能な収縮
率でわずかに（４０５℃から４２５℃までの最終アニー
ル温度が可能な程度まで）改善することができた。しか
しながら、膜内の低いＦレベルは誘電率（ｋ）をおそら
くｋ＝２．６＋に高める傾向にある。
【００５０】本発明は、良好な熱安定性（４４０℃から
４６５℃までの最終アニールにおいて極小またはゼロ収
縮率）と低いｋ（ｋ＝２．２５から２．５）のａ−Ｆ：
Ｃ膜を提供する。非常に改善された熱安定性は、例え
ば、３００℃から５５０℃といったより広いアニール温
度範囲において提供される。ａ−Ｆ：Ｃ堆積中シランガ
スをＰＥＣＶＤチャンバーに導入することの利点は、チ
ャンバー内のＦおよびＦ 2エッチャントと結合させるた
めに付加のＨラジカルを提供することによってフッ素ラ
ジカルを減少させることを助けることであると考えられ
ている。これについては、「プラズマ重合化学反応」の
見出しの下で上述した最終の反応セットに要約されたと
おりである。どのようなプロセスによってでも、上記に
特定した割合でシランを導入する実験では、得られるａ
−Ｆ：Ｃ膜の熱安定性が改善し、誘電率が減少した。
【００５１】図３は本発明のプロセスの例示的な実施形
態を示し、プロセスをさらに詳細で説明するものであ
る。図１および３において、工程１００でウェハ１２が
チャンバー１６内のチャック２０上に設置され、ほぼ２
００℃から３００℃の範囲の温度まで加熱される。工程
１０２で、Ｃ4Ｆ8、ＣＨ4およびＳｉＨ4のガスが供給器
４０、バルブ４２およびマニホルド３６を経由してチャ
ンバー１６中に導入される。ガスはシャワーヘッド４６
を通ってチャンバー１６内に分布される。工程１０２に
おけるガスの流量は、チャンバー１６中の環境圧力をほ
ぼ０．３Ｔｏｒｒと２．０Ｔｏｒｒの範囲内に維持する
のに必要な速度である。工程１０２におけるＣ4Ｆ8とＣ
Ｈ4の比率（Ｃ4Ｆ8／ＣＨ4）は、ほぼ１／１から３０／
１の範囲であり、好ましくは５／１と１５／１の間であ
る。工程１０２で導入されるシランガスの割合は、Ｃ4
Ｆ8、ＣＨ4およびＳｉＨ4の３種の導入ガスの割合で、
ほぼ１％から１５％のＳｉＨ4の範囲である。
【００５２】工程１０２におけるＣ4Ｆ8、ＣＨ4および
ＳｉＨ4の流量は、ＰＥＣＶＤチャンバー１６内の内部
体積２２の立方メートル毎の立方センチメートル毎分
（ｓｃｃｍ）で測定された流量として表すこともでき
る。以下は、工程１０２を実行するための適切な流量
（チャンバー体積のｍ3毎）である。
【００５３】立方メートル毎に３０００から１０、００
０ｓｃｃｍのＣ4Ｆ8 立方メートル毎に３００から１１００ｓｃｃｍのＣＨ4 立方メートル毎に１００から５５０ｓｃｃｍのＳｉＨ4 Ｃ4Ｆ8、ＣＨ4およびＳｉＨ4のガス導入中、工程１０４
はチャンバー１６にＨＦおよびＬＦプラズマエネルギー
を印加することによって実行される。ＨＦエネルギー
は、示唆される標準周波数である１３．５６ＭＨｚ、お
よび基板ウェハ１２の表面領域５８の平方センチメート
ル毎に０．５ワットから３．０ワットの間のエネルギー
レベルである。同時に、ＬＦエネルギーは、ほぼ１００
ＫＨｚから９００ＫＨｚの範囲の周波数で、基板表面１
平方センチメートル毎に０．５ワットと３．０ワットの
間のエネルギーレベルで印加される。
【００５４】工程１０２および１０４でウェハ１２上に
ａ−Ｆ：Ｃが堆積される（工程１０８）。工程１０８に
おいて堆積されるａ−Ｆ：Ｃ膜の適切な厚さは、ほぼ
１、０００オングストロームから１０、０００オングス
トロームの範囲である。
【００５５】最後に、ウェハ１２が、操作装置３０など
の適切な手段でチャンバー１６から除去され、ほぼ３０
０℃から５５０℃の範囲の温度で適切なアニーリングオ
ーブンでアニールされる（工程１１０）。プロセスは、
４４０℃を超える温度、ほぼ４４０℃から４６５℃の範
囲のアニール温度で良好な熱安定性（すなわち、約１％
未満の収縮率）を示す。
【００５６】以下は、本発明のプロセスの特定の実施形
態である。
【００５７】（実施形態１）オックスフォードプラズマ
ラブ１００ＰＥＣＶＤシステムのチャンバー内で、６イ
ンチのウェハ１２をチャック２０上に設置し、２５０℃
まで加熱した。Ｃ4Ｆ8、ＣＨ4およびＳｉＨ4ガスの流れ
を、下記に示す流量でチャンバー内へ導入した。
【００５８】Ｃ4Ｆ8：１３７ｓｃｃｍ、 ＣＨ4：１５ｓｃｃｍ、および ＳｉＨ4：６．１ｓｃｃｍ。
【００５９】ＨＦ電力（１３．５６ＭＨｚ）を２００ワ
ットの電力レベルで印加し、ＬＦ電力（５００ＫＨｚ）
を、２００ワットで印加した。チャンバーの環境圧力は
約０．４Ｔｏｒｒに維持した。
【００６０】上記の状態により、１、２００オングスト
ローム／分のａ−Ｆ：Ｃ堆積速度が生成された。堆積は
４分間行った。その後、ウェハをチャンバーから取り出
し、最終アニールを４５０℃で３０分間行った。
【００６１】得られたａ−Ｆ：Ｃの誘電率ｋは、約２．
３であった。
【００６２】上述したように、本発明によると、ＰＥＣ
ＶＤプロセスによって形成されたａ−Ｆ：Ｃ堆積膜の熱
安定性と誘電率を改善することが判明した。本発明の範
囲内でプロセスの変形が可能である。例えば、実施形態
で特定された堆積温度およびガスの比率は、示唆的なも
のにすぎない。本明細書に開示された特定の範囲内で、
商業的生産のために用いられるＩＣ製造プロセスで使用
される流量および温度を最適化させることが必要となり
得る。
【００６３】
【発明の効果】上述したように、本発明によると、低い
ｋの配線誘電体材料を提供するようにＩＣウェハ上にフ
ッ素化アモルファス炭素（ａ−Ｆ：Ｃ）膜を堆積させる
プロセスが提供される。ＰＥＣＶＤチャンバーで実行さ
れるこのプロセスは、ａ−Ｆ：Ｃ膜を堆積するのに使用
されるＣ4Ｆ8およびＣＨ4の混合ガスにシランガス（Ｓ
ｉＨ4）を導入する。シランは堆積膜のフッ素エッチャ
ントを減少させるのを助け、堆積産物の架橋の改善を助
ける。本発明に従って生産された膜は、ほぼ２．４を下
回る低いｋおよびほぼ４４０℃を上回る高い熱安定性を
有し、より高い温度での熱アニールを可能にする。本発
明によるフッ素化アモルファス炭素の形成方法は、高密
度集積回路の配線誘電体を形成する方法に好適に利用さ
れる。
【図面の簡単な説明】
【図１】本発明のプロセスの選択された工程を実行する
ためのＰＥＣＶＤチャンバーの概略図である。
【図２】本発明に従った図１に示されたようなＰＥＣＶ
Ｄチャンバーでのフッ素化アモルファス炭素を基板上に
堆積するプロセスの工程を示したブロック図である。
【図３】ＰＥＣＶＤチャンバーでフッ素化アモルファス
炭素を基板上に堆積するプロセスで、最後のアニールま
でプロセスを遂行した好適な実施形態を示したブロック
図である。
【符号の説明】
１０ 装置 １２ ウェハ １６ ＰＥＣＶＤチャンバー ２０ チャック ２２ チャンバー内部 ３０ ウェハ操作装置 ３２ ゲートバルブ ３６ マニホルドシステム ４０ ガス供給貯蔵器 ４２ バルブ ４６ シャワーヘッド ５０ ヒーター ５２ ＲＦ発生器 ５６ ＬＦ発生器
フロントページの続き (72)発明者 ホンニン ヤン アメリカ合衆国 ワシントン 98683， バンクーバー， エスイー 185ティーエ イチ アベニュー 2309 (72)発明者 ツェ ヌエン アメリカ合衆国 ワシントン 98683， バンクーバー， エスイー 171エスティ ー プレイス 1603

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の配線構造体で使用する誘電体
    材料を基板上に堆積するプラズマ化学気相成長法（ＰＥ
    ＣＶＤ）プロセスであって、 ａ）該基板をＰＥＣＶＤチャンバー内に配置し、該基板
    を２００℃を上回る温度に加熱する工程と、 ｂ）フッ素含有ガス（ＦＣＧ）および炭素含有ガス（Ｃ
    ＣＧ）の流れを、フッ素および炭素ガスプラズマを形成
    するのに充分なエネルギーが印加された該チャンバー内
    へ導入する工程であって、ＦＣＧとＣＣＧの比率は該基
    板上にフッ素化アモルファス炭素が堆積されるように選
    択される工程と、 ｃ）該チャンバー内に工程ｂ）の該ＦＣＧおよびＣＣＧ
    と共にシラン（ＳｉＨ 4）の流れを導入する工程であっ
    て、これにより、該シランが該基板上に堆積された該フ
    ッ素化アモルファス炭素の熱安定性を増大させる工程
    と、 を含むプロセス。
  2. 【請求項２】 前記工程ａ）において、前記基板がほぼ
    ２００℃から３００℃の範囲の温度に加熱される、請求
    項１に記載のＰＥＣＶＤプロセス。
  3. 【請求項３】 前記工程ｂ）において導入される前記Ｆ
    ＣＧがＣ4Ｆ8である、請求項１に記載のＰＥＣＶＤプロ
    セス。
  4. 【請求項４】 前記工程ｂ）において導入されるＣＣＧ
    がＣＨ4である、請求項３に記載のＰＥＣＶＤプロセ
    ス。
  5. 【請求項５】 Ｃ4Ｆ8、ＣＨ4およびシランの導入中維
    持されるＰＥＣＶＤチャンバー内の環境圧力がほぼ０．
    ３Ｔｏｒｒから２．０Ｔｏｒｒの範囲である、請求項４
    に記載のＰＥＣＶＤプロセス。
  6. 【請求項６】 工程ｂ）およびｃ）において、前記ＰＥ
    ＣＶＤチャンバー内へ導入されるＣ4Ｆ8とＣＨ4の比率
    （Ｃ4Ｆ8／ＣＨ4）が、ほぼ１／１と３０／１の間であ
    る、請求項５に記載のＰＥＣＶＤプロセス。
  7. 【請求項７】 工程ｂ）およびｃ）において前記ＰＥＣ
    ＶＤチャンバー内に導入されるＣ4Ｆ8およびＣＨ4の比
    率（Ｃ4Ｆ8／ＣＨ4）が、ほぼ５／１と１５／１の間で
    ある、請求項５に記載のＰＥＣＶＤプロセス。
  8. 【請求項８】 工程ｂ）およびｃ）において前記ＰＥＣ
    ＶＤチャンバー内に導入される前記Ｃ4Ｆ8、ＣＨ4およ
    びシランガス中のシランの割合がほぼ１％から１５％の
    範囲である、請求項６に記載のＰＥＣＶＤプロセス。
  9. 【請求項９】 工程ｂ）およびｃ）において前記ＰＥＣ
    ＶＤチャンバー内に導入される前記Ｃ4Ｆ8、ＣＨ4およ
    びシランガスの流量がチャンバー内体積のｃｍ3毎に、
    ほぼ ｍ3毎に３０００から１００００ｓｃｃｍのＣ4Ｆ8 ｍ3毎に３００から１１００ｓｃｃｍのＣＨ4 ｍ3毎に１００から５５０ｓｃｃｍのＳｉＨ4 の範囲である、請求項５に記載のＰＥＣＶＤプロセス。
  10. 【請求項１０】 前記ガスプラズマを前記チャンバー内
    に形成するように該チャンバー内に印加されるプラズマ
    エネルギーが１３．５６ＭＨｚの周波数、および前記基
    板表面の平方センチメートル毎に０．５ワットから３．
    ０ワットの間のエネルギーレベルである高周波エネルギ
    ーを含む、請求項１に記載のＰＥＣＶＤプロセス。
  11. 【請求項１１】 前記チャンバー内に印加される前記プ
    ラズマエネルギーが、ほぼ１００ＫＨｚから９００ＫＨ
    ｚの範囲の周波数、および前記基板表面の平方センチメ
    ートル毎に０．５ワットと３．０ワットの間のエネルギ
    ーレベルの低周波エネルギーをさらに含む、請求項１０
    に記載のＰＥＣＶＤプロセス。
  12. 【請求項１２】 前記フッ素化アモルファス炭素が選択
    された厚さに前記基板上に堆積されるまでプロセスを続
    ける工程と、ほぼ３００℃から５５０℃の範囲の温度で
    前記基板をアニールする工程とをさらに含む、請求項１
    に記載のＰＥＣＶＤプロセス。
  13. 【請求項１３】 集積回路の配線構造体で使用する誘電
    体材料を基板上に堆積するプラズマ化学気相成長法（Ｐ
    ＥＣＶＤ）プロセスであって、 ａ）該基板をＰＥＣＶＤチャンバー内に配置し、該基板
    を２００℃と３００℃との間の温度で加熱する工程と、 ｂ）オクタフルオロシクロブタン（Ｃ4Ｆ8）、メタン
    （ＣＨ4）および該シラン（ＳｉＨ4）を該チャンバー内
    に導入する工程であって、該導入ガスのうちシランの割
    合がほぼ１％から１５％の範囲である工程と、 ｃ）フッ素化アモルファス炭素を該基板上に堆積させる
    ために、ＣＦxポリマーラジカル（ｘは１以上および２
    以下である）を含むガスプラズマを形成するようにプラ
    ズマエネルギーを該チャンバー内へ印加する工程と、 ｄ）該フッ素化アモルファス炭素が該基板上に選択され
    た厚さに堆積されるまで、該工程ｂ）において、該チャ
    ンバー内圧力をほぼ０．３Ｔｏｒｒから２．０Ｔｏｒｒ
    の範囲で提供するようにオクタフルオロシクロブタン、
    メタン、およびシランの充分な流れを維持する工程と、 を含むプロセス。
  14. 【請求項１４】 前記チャンバー内に印加される前記プ
    ラズマエネルギーが、周波数１３．５６ＭＨｚおよびエ
    ネルギーレベルが前記基板表面の１平方センチメートル
    毎に０．５ワットと３．０ワットとの間のエネルギーレ
    ベルの高周波エネルギーをさらに含む、請求項１３に記
    載のＰＥＣＶＤプロセス。
  15. 【請求項１５】 前記チャンバー内に印加される前記プ
    ラズマエネルギーが、周波数がほぼ１００ＫＨｚから９
    ００ＫＨｚの範囲、および前記基板表面の１平方センチ
    メートル毎に０．５ワットと３．０ワットとの間のエネ
    ルギーレベルの低周波エネルギーをさらに含む、請求項
    １４に記載のＰＥＣＶＤプロセス。
  16. 【請求項１６】 プロセス中に前記ＰＥＣＶＤチャンバ
    ーへ導入される前記オクタフルオロシクロブタンとメタ
    ンの比率（Ｃ4Ｆ8／ＣＨ4）が、ほぼ１／１と３０／１
    の間である、請求項１３に記載のＰＥＣＶＤプロセス。
  17. 【請求項１７】 工程ｂ）およびｃ）において前記ＰＥ
    ＣＶＤチャンバー内へ導入されるＣ4Ｆ8、ＣＨ4および
    シランガス中の該シランの割合がほぼ１％から１５％の
    範囲である、請求項１６に記載のＰＥＣＶＤプロセス。
  18. 【請求項１８】 プロセス中に前記ＰＥＣＶＤチャンバ
    ーへ導入される前記オクタフルオロシクロブタンとメタ
    ンの比率（Ｃ4Ｆ8／ＣＨ4）が、ほぼ５／１と１５／１
    の間である、請求項１３に記載のＰＥＣＶＤプロセス。
  19. 【請求項１９】 工程ｂ）およびｃ）において前記ＰＥ
    ＣＶＤチャンバーに導入される、前記Ｃ4Ｆ8、ＣＨ4お
    よびシランガス中の該シランの割合が、ほぼ１％から１
    ５％の範囲である、請求項１８に記載のＰＥＣＶＤプロ
    セス。
  20. 【請求項２０】 前記フッ素化アモルファス炭素が選択
    された厚さに前記基板上に堆積されるまでプロセスを続
    ける工程と、４４０℃以上の温度で前記基板をアニーリ
    ングする工程とをさらに含む、請求項１３に記載のＰＥ
    ＣＶＤプロセス。
JP10338211A 1998-02-13 1998-11-27 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法 Pending JPH11251308A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/023,382 US5900290A (en) 1998-02-13 1998-02-13 Method of making low-k fluorinated amorphous carbon dielectric
US09/023.382 1998-02-13

Publications (1)

Publication Number Publication Date
JPH11251308A true JPH11251308A (ja) 1999-09-17

Family

ID=21814764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10338211A Pending JPH11251308A (ja) 1998-02-13 1998-11-27 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法

Country Status (6)

Country Link
US (1) US5900290A (ja)
EP (1) EP0936282B1 (ja)
JP (1) JPH11251308A (ja)
KR (1) KR100283007B1 (ja)
DE (1) DE69933598T2 (ja)
TW (1) TW414812B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006508540A (ja) * 2002-11-29 2006-03-09 フラウンホファー ゲゼルシャフト ツール フェルドルンク デル アンゲヴァントテン フォルシュンク エー ファウ ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ
JP2007221165A (ja) * 2001-08-30 2007-08-30 Tokyo Electron Ltd プラズマｃｖｄ成膜方法及びプラズマｃｖｄ成膜装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JP3429171B2 (ja) * 1997-11-20 2003-07-22 東京エレクトロン株式会社 プラズマ処理方法及び半導体デバイスの製造方法
WO1999027575A1 (fr) * 1997-11-20 1999-06-03 Tokyo Electron Limited Procede de formation d'un film par plasma
JP3574734B2 (ja) * 1997-11-27 2004-10-06 東京エレクトロン株式会社 半導体デバイスの製造方法
US6147407A (en) * 1998-03-27 2000-11-14 Lucent Technologies Inc. Article comprising fluorinated amorphous carbon and process for fabricating article
US6184157B1 (en) * 1998-06-01 2001-02-06 Sharp Laboratories Of America, Inc. Stress-loaded film and method for same
SG81991A1 (en) * 1999-05-25 2001-07-24 Tokyo Electron Ltd Method for producing insulator film
WO2000079020A1 (fr) * 1999-06-18 2000-12-28 Nissin Electric Co., Ltd. Film de carbone, procede de formation associe, article recouvert de ce film, et procede de preparation de cet article
US6602806B1 (en) 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
ATE418158T1 (de) * 1999-08-17 2009-01-15 Applied Materials Inc Oberflächenbehandlung von kohlenstoffdotierten sio2-filmen zur erhöhung der stabilität während der o2-veraschung
KR100541541B1 (ko) * 1999-08-26 2006-01-12 삼성전자주식회사 플라즈마 증착장비의 프로세스 챔버
JP4140674B2 (ja) * 1999-09-27 2008-08-27 東京エレクトロン株式会社 多孔質アモルファス膜の観察方法及びその観察装置
US6296906B1 (en) 1999-09-30 2001-10-02 Novellus Systems, Inc. Annealing process for low-k dielectric film
US6303518B1 (en) 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
US6572937B2 (en) * 1999-11-30 2003-06-03 The Regents Of The University Of California Method for producing fluorinated diamond-like carbon films
US20020005539A1 (en) 2000-04-04 2002-01-17 John Whitman Spin coating for maximum fill characteristic yielding a planarized thin film surface
US6458718B1 (en) 2000-04-28 2002-10-01 Asm Japan K.K. Fluorine-containing materials and processes
US6486078B1 (en) 2000-08-22 2002-11-26 Advanced Micro Devices, Inc. Super critical drying of low k materials
US6632478B2 (en) 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
CA2441901A1 (en) * 2001-04-06 2002-10-17 Paul Apen Low dielectric constant materials and methods of preparation thereof
US20040247896A1 (en) * 2001-12-31 2004-12-09 Paul Apen Organic compositions
US20060166491A1 (en) * 2005-01-21 2006-07-27 Kensaku Ida Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process
DE102005034764B4 (de) * 2005-07-26 2012-08-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von funktionalen Fluor-Kohlenstoff-Polymerschichten mittels Plasmapolymerisation von Perfluorocycloalkanen und damit beschichtete Substrate
US8206996B2 (en) * 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
US7951616B2 (en) * 2006-03-28 2011-05-31 Lam Research Corporation Process for wafer temperature verification in etch tools
KR101669470B1 (ko) * 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
US9520372B1 (en) 2015-07-20 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package (WLP) and method for forming the same
WO2018191484A1 (en) * 2017-04-13 2018-10-18 Applied Materials, Inc. Method and apparatus for deposition of low-k films
KR20230169654A (ko) * 2022-06-09 2023-12-18 충남대학교산학협력단 고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자
KR20240037610A (ko) 2022-09-15 2024-03-22 충남대학교산학협력단 고유전 비정질 불소화 탄소 박막 게이트 유전층을 갖는 반도체 소자 및 그 제조방법
KR20240037609A (ko) 2022-09-15 2024-03-22 충남대학교산학협력단 고유전 비정질 불소화 탄소 초박막층을 포함하는 반도체 구조물과 반도체 소자 및 그 제조방법
KR20240037612A (ko) 2022-09-15 2024-03-22 충남대학교산학협력단 고유전 비정질 불소화 탄소 박막을 이용한 커패시터, 그 제조방법 및 이를 이용한 반도체

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180073A (ja) * 1986-02-03 1987-08-07 Ricoh Co Ltd 非晶質炭素膜およびその製造方法
JP2962851B2 (ja) * 1990-04-26 1999-10-12 キヤノン株式会社 光受容部材
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
JP2737720B2 (ja) * 1995-10-12 1998-04-08 日本電気株式会社 薄膜形成方法及び装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221165A (ja) * 2001-08-30 2007-08-30 Tokyo Electron Ltd プラズマｃｖｄ成膜方法及びプラズマｃｖｄ成膜装置
JP2006508540A (ja) * 2002-11-29 2006-03-09 フラウンホファー ゲゼルシャフト ツール フェルドルンク デル アンゲヴァントテン フォルシュンク エー ファウ ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ
JP4936667B2 (ja) * 2002-11-29 2012-05-23 フラウンホファー ゲゼルシャフト ツール フェルドルンク デル アンゲヴァントテン フォルシュンク エー ファウ ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ

Also Published As

Publication number Publication date
EP0936282A3 (en) 2001-06-27
US5900290A (en) 1999-05-04
KR100283007B1 (ko) 2001-02-15
TW414812B (en) 2000-12-11
KR19990072395A (ko) 1999-09-27
EP0936282B1 (en) 2006-10-18
DE69933598D1 (de) 2006-11-30
DE69933598T2 (de) 2007-08-23
EP0936282A2 (en) 1999-08-18

Similar Documents

Publication Publication Date Title
JPH11251308A (ja) 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法
US6440878B1 (en) Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
US6410462B1 (en) Method of making low-K carbon doped silicon oxide
US6242366B1 (en) Methods and apparatus for treating a semiconductor substrate
US6919270B2 (en) Method of manufacturing silicon carbide film
CN104593747B (zh) 使用含氧前体的介电阻挡层沉积
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
JPH1174257A (ja) フッ素含有酸化ケイ素薄膜及びその製造方法
KR20010075563A (ko) 실리콘 카바이드 증착 방법 및 배리어 층과 패시베이션층으로써의 용도
EP0960958A2 (en) Method for producing hydrogenated silicon oxycarbide films
JP3178375B2 (ja) 絶縁膜の形成方法
WO2009099713A2 (en) Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
JP4633348B2 (ja) 積層構造体の形成方法及び絶縁膜の集積方法
US20190172704A1 (en) ROBUST HIGH PERFORMANCE LOW HYDROGEN SILICON CARBON NITRIDE (SiCNH) DIELECTRICS FOR NANO ELECTRONIC DEVICES
US6413887B1 (en) Method for producing silicon nitride series film
JP2001332550A (ja) 半導体装置及びその製造方法
WO2004038782A1 (ja) 半導体装置及びその製造方法
US20030104689A1 (en) Manufacturing method of semiconductor device
JPH11283976A (ja) 半導体装置及びその製造方法
JP3038473B2 (ja) 絶縁膜形成方法
JPH1079385A (ja) 絶縁膜の形成方法
JPH09172010A (ja) 層間絶縁膜

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030513