JPH11283976A

JPH11283976A - 半導体装置及びその製造方法

Info

Publication number: JPH11283976A
Application number: JP8126398A
Authority: JP
Inventors: Kinya Kobayashi; 金也小林; Atsushi Otake; 大嶽　　敦; Kiyotaka Kato; 聖隆加藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-03-27
Filing date: 1998-03-27
Publication date: 1999-10-15

Abstract

(57)【要約】【課題】誘電率が3.7以下で、ＳｉＯ2膜との密着性が高
いＳｉＯＦ膜を有する層間絶縁膜を提供する。さらに本
層間膜の成膜法として、ＳｉＨ4ガスとＳｉＦ4ガスを
用いたプラズマＣＶＤ法によるＳｉＯ2膜上へのＳｉＯ
Ｆ膜の成膜において、ＳｉＦ4流量を連続的に変化させ
る事により、ＳｉＯ2とＳｉＯＦ膜の界面における応力
集中を低減し、ＳｉＯＦ膜成膜にて問題となっている膜
剥がれ性を削減する方法を提供する。【解決手段】層間膜内のフッ素の膜内含有率の平均値が
5原子%以上であり、かつ10nm膜厚当たりの膜内フッソ含
有率の変化量の平均値が1原子%以下である事を特徴とす
る半導体層間絶縁膜。電磁石4による磁場と導波管から
導入されるマイクロ波により、ボンベ5a内から導入口6a
を通過して入ってくるガス7a(ＳｉＨ4)、 7d(ＳｉＦ4)
とボンベ5b、 5c内から導入口6b、 6cを通過して入って
くるガス7b(Ｏ2)、 7c(AＲ)が電離し、プラズマが生成
する。この時ＳｉＦ4の流量を時間的に変化させること
により、半導体ウエハ−上に、誘電率が3.7以下で膜剥
がれが従来並み低い絶縁膜を成膜する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関わり、特に、層間膜を有する半導体素子
及びその成膜方法に関する。

【０００２】

【従来の技術】近年の半導体装置の高集積化は著しく、
すでに最小０．３μｍ幅の配線を含む６４ＭビットＤＲ
ＡＭも製品化されている。このため配線やゲート等の間
を絶縁するための層間膜の薄膜化が著しい。しかしなが
ら、層間膜の薄膜化に伴い誘電率が高くなり、配線遅延
の問題が生じている。特に最小０．３μｍ幅の配線のデ
ザインルールでは全体の遅延に占める配線遅延(配線抵
抗Ｒと配線容量ＣによるＲＣ遅延)の割合が７０％以上
となると予想されている。このため、次世代以降の半導
体装置においては配線遅延を低減し、集積回路の動作を
高速化するために層間膜を低誘電率化する方法の開発が
本質的に重要となっている。現在、従来の層間膜である
ＳｉＯ2膜にＦを添加し、低誘電率化する方法が最有力
候補である。

【０００３】このＦ添加ＳｉＯ2膜(ＳｉＯＦ膜)の生成
法としてはプラズマＣＶＤ法を利用した成膜法が提案さ
れている。公知技術としては特願平５−８９８９１号公
報にあるようにプラズマＣＶＤ法によるＳｉＯ2膜を形
成する際に、Ｆ原子を含むガス(Ｃ2Ｆ6、ＣＦ4、ＮＦ
3)を添加する方法と、特願平２−７７１２７号公報にあ
るようにＳｉＯ2膜を形成する際にＳｉＦ4を反応ガスと
して添加する方法が報告されている。

【０００４】さらに、ＳｉＯＦ膜は従来のＳｉＯ2膜に
比べ耐水性特に水透過性が低下する場合があるが、誘電
率の低下を抑えたまま耐水性劣化の抑止策としてＳｉＯ
2とＳｉＯＦの積層構造が提案されている(特願平７−２
９９７５号公報)。

【０００５】また、プラスチック基板の表面硬度改質膜
として、膜厚の組成方向の組成が連続的に傾斜する誘電
体保護層が特願平３−１４２２３０号にて提案されてい
る。

【０００６】

【発明が解決しようとする課題】しかしながら、上記公
知技術においては以下の問題点が存在する。ＳｉＯ2成
膜用のガスとＳｉＯＦ成膜用のガスを断続的に切替え、
ＳｉＯ2／ＳｉＯＦの積層構造を成膜する方法は、膜の
吸湿性、下地への水透過性を低減できる。一方、ＳｉＯ
Ｆ膜は4員環以上の多員環構造で構成されるが、ＳｉＯ
2膜は４員環及び３員環が多い。このため、界面におけ
る構造の不連続性に起因した応力が発生し、膜はがれが
生じる恐れがある。また、ＳｉＯＦ膜の方がＳｉＯ2に
比べ多員環構造であるため、水分等の拡散係数が大き
い。そして、拡散係数が界面にて不連続に変化するた
め、水分子等の不純物が析出し、半導体の健全性が劣化
する恐れがある。さらにフッ素を含むガスの比率をガス
切替え時に最小→最大にあるいは最大→最小に変化させ
るため、プラズマ切り替え事のプラズマの安定化に時間
がかかり半導体生産における単位時間当たりの生産高
(スル−プット)が減少する恐れがある。

【０００７】これに加え、次世代以降の半導体装置の配
線遅延低減の実現には、誘電率を少なくとも現行膜の最
低誘電率３．７以下に削減する必要がある。このため膜
の組成に傾斜を加えるだけでは、この課題が達成しな
い。

【０００８】本発明の目的は、少なくともＳｉと酸素と
フッ素を含む層間膜を有する半導体装置であって、膜は
がれおよび不純物の析出が少なく、全体の誘電率を削減
出来る半導体装置及びその製造方法を提供することにあ
る。

【０００９】本発明の他の目的は、少なくともＳｉと酸
素とフッ素を含む層間膜を有する半導体装置であって、
誘電率を3.7以下にし、従来積層構造に比べ、膜はがれ
性と不純物の析出性の抑制する半導体装置及び効率の良
い半導体装置の成膜方法を提供することである。

【００１０】

【課題を解決するための手段】本発明は、上記目的を達
成するために、少なくともＳｉと酸素とフッ素を含む層
間膜を有する半導体装置において、フッ素を含まないあ
るいはフッ素含有率が低い第１の膜、膜厚方向にフッ素
含有率の傾斜がある第２の膜、および、フッ素含有率が
前記第１の膜より高い第３の膜、の３種の膜で構成さ
れる層間膜を有する事を特徴とする。

【００１１】本発明において、Ｓｉと酸素を含みＦを含
まないあるいはＦ含有率の少ない第１の膜は、水等の不
純物の透過を抑える。さらに膜厚方向にフッ素含有率の
傾斜がある第２の膜は、界面における応力集中および不
純物の拡散係数の不連続性を低減し、膜剥がれと不純物
の析出を抑制する。そして、第１の膜よりフッ素含有率
の高い第３の膜の存在により、全体の誘電率を削減出来
る。

【００１２】本発明の他の特徴は、半導体の層間膜全体
のフッ素含有率が5原子％以上であり、フッ素含有率の
勾配の平均が(1原子％)／(１０ｎｍ)以下である層間膜
を有する半導体装置にある。

【００１３】本発明において、３層全体のＳｉＯＦ膜内
のＦ含有率を５％以上とする事により膜の誘電率を3.7
以下に低減可能である。さらに、非晶質ＳｉＯ2、Ｓｉ
ＯＦ膜の粒界直径相当である１０ｎｍの膜厚当たりのフ
ッ素の膜内含有率の変化量を1原子％以下とする事によ
り、界面におけるフッ素の膜内含有率の膜内の急激な変
化が抑えられる。これにより、ＳｉＯＦ膜／ＳｉＯ2膜
の界面における応力集中および水等の不純物の拡散係数
の不連続性が低減するため、膜はがれ性と不純物の析出
量を、不連続な積層構造にくらべて抑制できる。

【００１４】本発明の他の特徴は、層間膜を有する半導
体の製造方法において、成膜用の流入ガス量を時間的に
変化させる期間を設けて成膜する事により、前記層間膜
を基板上に成膜する半導体の製造方法にある。

【００１５】半導体の層間膜の成膜装置における成膜用
ガス流量を時間的に変化させる事により、結果として層
間膜内のフッ素含有率およびその膜厚方向の変化量を上
記の範囲に調整できる。また、この様にフッ素の膜内含
有率の変化を(1原子％)／(１０ｎｍ)以下に抑えるよう
にガス流量を時間的に変化させる方法は、従来の断続運
転におけるガス切り替え時に生じる装置安定化期間に比
べて時間を短縮できる。

【００１６】本発明の他の特徴は、少なくともＳｉを含
むガスに酸化剤を加えたガスを導入し、変動する電磁界
を加える事によりプラズマを発生させて、前記層間膜を
基板上に成膜する半導体の製造方法にある。

【００１７】少なくともＳｉを含むガスに酸化剤を加え
たガスを導入し、変動する電磁界を加える事によりプラ
ズマを発生させる事により、プラズマ内の電子と導入ガ
スとの衝突により生成したラジカルが、基板上のＳｉＯ
結合を有する層間膜を生成できる。ここでフッ素を有す
るガス分子の流量は、膜内のフッ素比率に相関するた
め、本流入量を時間的に変化させる事により、膜厚方向
のＦ比率の変化量を最も効率的に調整可能である。

【００１８】

【発明の実施の形態】

【００１９】

【実施例】以下、本発明の実施例を図に従って説明す
る。［実施例1］本発明の第１の実施例を、図１ないし図５
によって説明する。図１に示す本実施例の装置は、マイ
クロ波により生成したプラズマを利用するマイクロ波Ｅ
ＣＲ-ＣＶＤ装置である。ここでマグネトロン1から出た
マイクロ波は導波管2に導かれ、成膜容器（処理室）3内
部に誘導される。マグネトロンの電力は1.0-2.0KWの範
囲とする。成膜容器３内において、電磁石4による磁場
とマイクロ波により、ボンベ5a内から導入口6aを通過し
て入ってくるガス7a(ＳｉＨ4)、 7d(ＳｉＦ4)とボンベ5
b、 5Ｃ内から導入口6b、 6Ｃを通過して入ってくるガ
ス7b(Ｏ2)、 7Ｃ(Ａｒ)が電離し、プラズマが生成す
る。成膜容器３内のガスは排気口12を通し、外部のポン
プ10を用いて排気されるが、圧力が設定値である数ｍｍ
Ｔｏｒｒになるように排気量は制御されている。

【００２０】8a〜8cはバルブ、9a〜9cはガスフローコン
トロラーである。成膜用のガス7a(ＳｉＨ4)、 7d(Ｓｉ
Ｆ4)の流入量は、制御装置15により、図２に示すよう
に、コントロールされる。

【００２１】プラズマ内の電子は、ＳｉＨ4、ＳｉＦ
4、Ｏ2と衝突し、各種ラジカルを生成する。この中でＳ
ｉを含むラジカル(Ｓｉ、ＳｉＨn、（n＝1、2、3）、Ｓ
ｉＦn、（n＝1、2、3)）はＯ2が分解してできるＯラジ
カルとホルダ14上の基板１３上で反応して、Ｓｉ-Ｏ結
合を生成する。このなかでＳｉＦ4から生じたＳｉ-Ｆ結
合を含むラジカル(ＳｉＦn、（、n＝1、2、3）)は基板
１３上の膜内にＳｉ-Ｆ結合を生成する。ここで、Ｓｉ
Ｆ4流入量／ＳｉＨ4流入量を図２（Ａ）に従って連続的
に変化させた。すなわち、ＳｉＦ4流入量を零とする最
初の期間（Ｉ期）、ＳｉＦ4流入量を増加させＦ比率に
傾斜が存在する期間（II期）、最後に一定のＳｉＦ流量
とする期間（III期）を設けた。図２（Ｂ）に示すよう
に、従来の方法では、ＳｉＦ4流入量／ＳｉＨ4流入量
を、ほぼＳｉＦ4のみ又はほぼＳｉＨ4のみの何れかに切
り替えていたが、本発明では、ＳｉＨ4に対してＳｉＦ4
流入比率が連続的に増加する期間を設けている。

【００２２】本発明の方法により生成した層間膜内の厚
さ方向のフッ素分布を、図３に示す。ＳｉＦ4流入量を
零とする期間（Ｉ期）では、ＳｉＯ2膜を成膜する。引
き続きＳｉＦ4流入量を増加させる期間（II期）では、
膜内のＦ比率に傾斜が存在する傾斜ＳｉＯＦ膜が成膜さ
れる。最後の期間（III期）では、一定のＳｉＦ流量に
よりＳｉＯＦ膜を成膜する。以上の操作により3種類の
膜で構成された層間膜を成膜したことになる。

【００２３】図４から、ＳｉＦ4流量／ＳｉＨ4流量の増
加に従い膜内のフッ素比率が増加し、また、図５から、
膜内のフッ素比率の増加に伴い誘電率が低下する事が分
かる。そして、フッ素の含有率が5原子%以上で誘電率が
3.7以下になる事が分かる。膜内のフッ素比率は、図２
に示したようなＳｉＨ4流入量／ＳｉＦ4流入量の比率の
連続的な変化に対応して、連続的に変化する。

【００２４】膜の密着性を検査するためのスクラッチテ
ストにより測定した膜はがれ幅を表１に示す。すなわ
ち、表１は、ＳｉＯ2膜同士の密着性、ＳｉＯＦ膜とＳ
ｉＯ2膜の密着性を調べるためにスクラッチテストによ
り膜はがれ幅を調べた表である。系全体の誘電率と界面
における水濃度も示した。

【００２５】

【表１】

【００２６】本テストの結果では、膜はがれ幅が大きい
ほど、密着性が低い。表１から、１０ｎｍ当たりのフッ
素含有比率の変化量が１％以下の場合は、２％の場合に
くらべ密着性が大幅に改善する事が分かる。

【００２７】表１には水分が大気(ＳｉＯＦ膜)側から侵
入・拡散したときの界面における水分子の濃度の相対値
を示しているが、この場合も１０ｎｍ当たりのフッ素含
有比率の変化量が１％以下の場合は、2％の場合にくら
べ界面の水分子濃度が大幅に減少する事が分かる。

【００２８】図６、図７に、本発明による半導体装置の
配線溝の絶縁膜埋め込み方法の実施例として、基板上の
Ａｌ電極２１に絶縁膜を埋め込むプロセスの一例を示
す。ＳｉＦ4流入量／ＳｉＨ4流入量は、Ｉ期ないしＶII
期のように変化させて配線溝を埋め込む。すなわち、経
時的に、第１のＳｉＯ2膜２２(I期)→第１の傾斜ＳｉＯ
Ｆ膜２４(II期)→第１のＳｉＯＦ膜２３(III期)→第２
の傾斜ＳｉＯＦ膜２４(IV期)→第２のＳｉＯ2膜２２(V
期)→第３の傾斜ＳｉＯＦ膜２４(VI期)→第２のＳｉＯ
Ｆ膜２３(VII期)を成膜している。

【００２９】I期のＳｉＯ2膜２２は下地への水分の透過
を抑制し、下地の腐食を抑え、V期のＳｉＯ2膜２２は大
気からの水分吸収によるＳｉＯＦ膜の誘電率の上昇を抑
える。ここでV期のＳｉＯ2膜２２はＣＭＰ(Chemical Me
chanical Polishing)法で研磨した際にV期の膜の一部が
最表面に露出し、一部が膜内部に存在し、大気からの水
透過を抑正する。II期、IV期、VI期の傾斜ＳｉＯＦ膜
は、それぞれI期とIII期、III期とV期、V期とVII期のＳ
ｉＯ2とＳｉＯＦ膜の膜の密着性を向上させ、不純物の
析出を抑える。さらに、配線溝間に成膜したIII期のＳ
ｉＯＦ膜、VII期のＳｉＯＦ膜により配線間の誘電率を
3.5に削減する。

【００３０】本実施例ではガス流量を図６の様にゆっく
りと変化させている。このため、急激にガス流量を変化
させ、ＳｉＯ2膜とＳｉＯＦ膜を積層にする従来の場合
にくらべ、プラズマを安定化させる時間を抑制でき、成
膜時間を短縮できる。これにより、1個あたりの半導体
装置製造時間を削減出来る。

【００３１】［実施例２］誘導結合型プラズマ生成装置実施例1で用いた装置の代わりに、コイル１９、シリコ
ンプレート２０を備えた誘導結合型のプラズマ発生装置
を用いてもよい。このプラズマ発生装置の構成例を図８
に示す。本装置は、実施例１の方法に比べると電磁石が
不要であり、コンパクトであるという利点を持つ。本装
置を用いて実施例1と同様にＳｉＨ4、ＳｉＦ4、Ｏ2、A
Ｒガスを装置内に導入し、実施例1とは異なる各種プラ
ズマ条件でプラズマを発生させ、半導体ウエハー上にＳ
ｉＯＦ膜を成膜し、膜の誘電率、フッ素比率の膜内分
布、密着性を調べたところ、図４、図５及び表1と同様
の結果を得た。

【００３２】(II)平行平板型装置(i) 実施例1で用いた装置の代わりに、一対の平行平板電極
１４Ａ、１４Ｂを備えた平行平板型プラズマ発生装置を
用いてもよい。この場合の装置構成例を図９に示す。本
装置は実施例１、２の方法に比べると電磁石、コイルが
不要であり、コンパクトであリ、ウエハ面上の成膜の均
一性が高く、かつクリーニング時間が少ないという利点
を持つ。本装置を用いて実施例1と同様にＳｉＨ4、Ｓｉ
Ｆ4、Ｏ2、Aｒガスを装置内に導入し、実施例1とは異な
る各種プラズマ条件でプラズマを発生させ、半導体ウエ
ハー上にＳｉＯＦ膜を成膜し、膜の誘電率、フッ素比率
の膜内分布、密着性を調べたところ、図４、図５及び
表1と同様の結果を得た。

【００３３】(III)平行平板型装置(ii) 上記(II)におけるＳｉＨ4、ＳｉＦ4ガスの変わりにそれ
ぞれＴＥＯＳ(Ｓｉ(ＯＣ2Ｈ5)4)とＣ2Ｆ6を装置内に導
入し、上記(II)とは異なる各種プラズマ条件でプラズマ
を発生させ、半導体ウエハー上にＳｉＯＦ膜を成膜し、
膜の誘電率、比率の膜内分布、密着性を調べたところ、
図４、図５及び表1と同様の結果を得た。これらガスを
利用すると、ＴＥＯＳからの生成物の表面拡散係数が高
いため、配線溝間を埋め込む能力に優れている。

【００３４】［実施例３］実施例１と同じEＣＲ-ＣＶＤ
装置を用い図２のＳｉＦ4流入量／ＳｉＨ4流入量の連続
変化を図１０の様な不連続変化により近似できる。この
様な場合でも、膜内分布は図４、図５及び表1と同様の
結果を得た。この方法は実施例１の方法にくらべ、ガス
流量を不連続的にしか設定出来ない装置を用いても、実
施例１と同様の結果を得られる点で有利である。

【００３５】［実施例４］ (I)他の成膜制御パラメーター実施例１と同じEＣＲ-ＣＶＤ装置を用いＳｉＦ4流入量
を連続変化させる代りにガス圧力、ガス流量、基板温
度、プラズマ発生のための高周波用電力、プラズマ発生
のための電磁石用電力、プラズマ発生のためのマイクロ
波発生電力、基板に印加するバイアス電力、の少なくと
も１つを連続変化させる事により成膜する。これらの成
膜制御パラメーターはＳｉＦ4流入量にくらべ、応答時
間が速く、制御しやすい点で優れる。

【００３６】(II)ＳｉＨ2Ｆ2ガス実施例１あるいは実施例2の装置を用いＳｉＦ4ガスに変
えてＳｉＨ2Ｆ2ガスを利用する。この場合、ＳｉＨ2Ｆ
2ガスで成膜した膜は耐吸湿性及び化学的安定性の点で
ＳｉＦ4ガスを用いて成膜した膜に比べ優れている。

【００３７】［実施例５］層間膜としてＳｉ，Ｏ，Ｆ元
素以外に水素、Ｂ、窒素のうち少なくとも一元素を含
ませる。水素、窒素はそれぞれＳｉ-Ｈ結合、Ｓｉ-Ｎ
結合として膜内に存在し、大気から吸湿する水分子の拡
散を抑え、下地の腐食を抑制する。ＢはＳｉ-Ｂ結合と
なり、膜の誘電率をさらに低下させる。

【００３８】

【発明の効果】本発明によれば、少なくともＳｉと酸素
とフッ素を含む層間膜を有する半導体装置であって、膜
はがれおよび不純物の析出が少なく、全体の誘電率を削
減出来る半導体装置及びその製造方法を提供することが
できる。

【００３９】また、本発明によれば、少なくともＳｉと
酸素とフッ素を含む層間膜を有する半導体装置であっ
て、誘電率を3.7以下にし、従来積層構造に比べ、膜は
がれ性と不純物の析出性の抑制する半導体装置及び効率
の良い半導体装置の成膜方法を提供することができる。

【００４０】従ってこの成膜法により生成した誘電率の
低い膜を層間絶縁膜として用いる事により、高集積化に
伴う半導体素子における配線遅延を削減出来る。これに
より、次世代の高集積ＭＰＵおよびＤＲＡＭの動作速度
を向上できる。

【図面の簡単な説明】

【図１】本発明の半導体装置の成膜方法に用いられるマ
イクロ波EＣＲ-ＣＶＤ装置を示した図である。

【図２】図１のマイクロ波EＣＲ-ＣＶＤ装置により、Ｓ
ｉＨ4ガス及びＳｉＦ4ガスを成膜ガスとして用いてＳｉ
Ｏ2、ＳｉＯＦ膜を成膜した時の、成膜時間と流入ガス
の流量比ＳｉＦ4／ＳｉＨ4の関連性を示す図である。

【図３】図１のマイクロ波EＣＲ-ＣＶＤ装置により、Ｓ
ｉＯＦ膜を成膜した時の、成膜時間と膜厚の関係を示す
図である。

【図４】本発明および従来の方法でＳｉＯＦ膜を成膜し
た時の、成膜時間と膜内のＦ原子比率の関係を示す図で
ある。

【図５】図１のマイクロ波EＣＲ-ＣＶＤ装置によりＳｉ
ＯＦ膜を成膜した時の、膜内のＦ比率と誘電率の関係を
示す図である。

【図６】本発明の半導体装置の成膜方法における、配線
間溝のＳｉＯＦ膜埋め込みの各ステップの流入ガスの流
量比特性を示す図である。

【図７】図６の成膜方法における、配線間溝のＳｉＯＦ
膜埋め込みの各ステップによる半導体装置の成膜形状の
変化を示した図である。

【図８】本発明の半導体装置の成膜方法に用いられる誘
導結合型プラズマ発生装置を示した図である。

【図９】本発明の半導体装置の成膜方法に用いられる平
行平板型プラズマ発生装置を示した図である。

【図１０】本発明の半導体装置の成膜方法において、Ｓ
ｉＦ4／ＳｉＨ4ガス流量比を不連続に変化させた時の例
を示した図である。

【符号の説明】

1 マグネトロン 2 導波管 3 成膜容器 4 電磁石 5a〜5c ボンベ 6a〜6c 導入口 7a ＳｉＨ4ガス 7b Ｏ2ガス 7c Aｒガス 7d ＳｉＦ4ガス 8a〜8c バルブ 9a〜9c ガスフローコントロラー 10 外部のポンプ 11 除外装置 12 排気口 13 半導体ウエハー 14 ホルダ 15 高周波電源 16 石英窓 17 分光器 18 電源 19 コイル 20 シリコンプレート 21 Al電極 22 ＳｉＯ2膜 23 ＳｉＯＦ膜

Claims

【特許請求の範囲】

【請求項１】少なくともＳｉと酸素とフッ素を含む層間
膜を有する半導体装置において、フッ素を含まないある
いはフッ素含有率が低い第１の膜、膜厚方向にフッ素含
有率の傾斜がある第２の膜、および、フッ素含有率が前
記第１の膜より高い第３の膜、の３種の膜で構成され
る層間膜を有する事を特徴とする半導体装置。
【請求項２】請求項1記載の半導体装置において、前記
層間膜全体のフッ素含有率が５原子％以上であり、該フ
ッ素含有率の勾配の平均が(１原子％)／(１０ｎｍ)以下
である層間膜を有する事を特徴とする半導体装置。
【請求項３】少なくともＳｉと酸素とフッ素を含む層間
膜を有する半導体装置において、前記フッ素を含む領域
の膜厚が１００ｎｍ以上であり、かつ該膜内のフッ素の
膜内含有率の平均値が５原子％以上であり、かつ、１０
ｎｍ膜厚当たりの膜内フッ素含有率の変化量の平均値が
１原子％以下である事を特徴とする半導体装置。
【請求項４】請求項３記載の半導体装置において、前記
層間膜が配線間の間隙に成膜される事を特徴とする半導
体装置。
【請求項５】請求項１ないし４の何れかに記載の半導体
装置において、前記層間膜がＳｉＯ2層、膜厚方向にフ
ッ素含有率の傾斜がある傾斜ＳｉＯＦ層、およびＳｉＯ
Ｆ層を含む事を特徴とする半導体装置。
【請求項６】少なくともＳｉと酸素とフッ素を含む層間
膜を有する半導体装置の製造方法において、被処理基板
が配置された処理室内に供給される成膜用ガスの流入混
合比を時間的に変化させる期間を設けて成膜する事によ
り、フッ素を含まないあるいはフッ素含有率が低い第１
の膜、膜厚方向にフッ素含有率の傾斜がある第２の膜、
および、フッ素含有率が前記第１の膜より高い第３の膜
の３種類の膜で構成される層間膜を基板上に成膜する
事を特徴とする半導体装置の製造方法。
【請求項７】請求項６に記載の半導体装置の製造方法お
いて、処理室内に少なくともＳｉを含むガスに酸化剤を
加えた成膜用ガスの流入混合比を時間的に変化させる期
間を設けるとともに、変動する電磁界を加える事により
プラズマを発生させて成膜する事により、３種類の膜で
構成される層間膜を基板上に成膜する事を特徴とする半
導体装置の製造方法。