JP3532830B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3532830B2 JP3532830B2 JP2000153486A JP2000153486A JP3532830B2 JP 3532830 B2 JP3532830 B2 JP 3532830B2 JP 2000153486 A JP2000153486 A JP 2000153486A JP 2000153486 A JP2000153486 A JP 2000153486A JP 3532830 B2 JP3532830 B2 JP 3532830B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- manufacturing
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000007789 gas Substances 0.000 claims description 68
- 229910017840 NH 3 Inorganic materials 0.000 claims description 31
- 229910052760 oxygen Inorganic materials 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 25
- 229910052802 copper Inorganic materials 0.000 claims description 25
- 239000010949 copper Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 18
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 claims description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- -1 alkyl compound Chemical class 0.000 claims description 10
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 claims description 9
- 229910021529 ammonia Inorganic materials 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 claims description 8
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 claims description 6
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 5
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 claims description 4
- 101100386054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYS3 gene Proteins 0.000 claims 1
- 101150035983 str1 gene Proteins 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 238000005530 etching Methods 0.000 description 12
- 229910052799 carbon Inorganic materials 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000523 sample Substances 0.000 description 7
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000011835 investigation Methods 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 4
- 229910052753 mercury Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 3
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 241000594015 Alburnoides bipunctatus Species 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 241000238558 Eucarida Species 0.000 description 1
- 229910003849 O-Si Inorganic materials 0.000 description 1
- 229910003872 O—Si Inorganic materials 0.000 description 1
- SZKKRCSOSQAJDE-UHFFFAOYSA-N Schradan Chemical group CN(C)P(=O)(N(C)C)OP(=O)(N(C)C)N(C)C SZKKRCSOSQAJDE-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- PARWUHTVGZSQPD-UHFFFAOYSA-N phenylsilane Chemical compound [SiH3]C1=CC=CC=C1 PARWUHTVGZSQPD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
- H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
の製造方法に関し、より詳しくは、銅配線を被覆して低
誘電率を有する層間絶縁膜を形成する半導体装置及びそ
の製造方法に関する。
化、高密度化とともに、データ転送速度の高速化が要求
されている。このため、RCディレイの小さい低誘電率
を有する絶縁膜(以下、低誘電率絶縁膜と称する。)が
用いられている。例えば、比誘電率3.5〜3.8のS
iOF膜や比誘電率3.0〜3.1の多孔質SiO2膜
などである。
膜を必要とするようになっている。このような低誘電率
絶縁膜を形成するため、一つは、トリメチルシラン(Si
H(CH 3) 3)とN2Oを用いたプラズマCVD法が知られ
ている。例えば、M.J.Loboda,J.A.Seifferly, R.F.Schn
eider, and C.M.Grove, Electrochem. Soc. Fall Meeti
ng Abstracts, p.344(1998)等に記載されている。ま
た、テトラメチルシラン(Si(CH3) 4)とN2Oを用いた
プラズマCVD法は、例えば、J.Shi, M.A-Plano, T.Mo
untsier, and S.Nag, SEMICON Korea Technical Sympos
ium 2000, p.279(2000)等に記載されている。
ズマCVD法も知られている。例えば、遠藤和彦,篠田
啓介,辰巳徹,第46回春応用物理学会(1999),p.89
7、松下信雄,森貞佳紀,内藤雄一,松野下綾,第60
回秋応用物理学会(1999),1p-ZN-9(1999)、内田恭
敬,松澤剛雄,菅野聡,松村正清,第4回春応用物理学
会,p.897(1999)等に記載されている。
チルシラン(SiH(CH3)3)等とN2Oを用いたプラズマC
VD法により形成した低誘電率絶縁膜は、炭素(C)量
が多いため、エッチング等加工が難しいという問題があ
る。また、これまでの成膜ガスを用いたプラズマCVD
法により形成した低誘電率絶縁膜はガス圧力、プラズマ
化電力や成膜温度等の成膜条件のわずかな変動で比誘電
率が大きく変動し、比誘電率2.7台を安定して得るこ
とは難しいという問題がある。
創作されたものであり、エッチング等の加工を容易に行
なうことができるとともに、比誘電率2.7台を安定し
て得ることができる低誘電率絶縁膜の成膜方法及び半導
体装置を提供するものである。
め、第1の発明は、半導体装置の製造方法に係り、基板
上に低誘電率を有する絶縁膜を形成する半導体装置の製
造方法において、前記絶縁膜を、シロキサン結合を有す
るアルキル化合物と、メチルシラン(SiHn(CH3)4-n:n
=0,1,2,3)と、N2O,H2O又はCO2のうち
何れか一の酸素含有ガスと、アンモニア(NH3)とを
含む成膜ガスをプラズマ化し、反応させて成膜すること
を特徴とし、第2の発明は、第1の発明に記載の半導体
装置の製造方法に係り、前記メチルシラン(SiHn(CH3)
4-n:n=0,1,2,3)は、モノメチルシラン(SiH
3(CH3))、ジメチルシラン(SiH2(CH3)2)、トリメチル
シラン(SiH(CH3)3)、又はテトラメチルシラン(Si(CH
3)4)のうち何れか一であることを特徴とし、第3の発
明は、第1又は第2の発明の何れか一に記載の半導体装
置の製造方法に係り、前記シロキサン結合を有するアル
キル化合物は、ヘキサメチルジシロキサン(HMDS
O:(CH3)3Si-O-Si(CH3)3)、オクタメチルシクロテト
ラシロキサン(OMCTS:
S:
第1乃至第3の発明のいずれか一に記載の半導体装置の
製造方法プラズマ生成手段として平行平板型の電極を用
い、かつ前記成膜時に、前記基板を保持する電極に周波
数100kHz乃至1MHzの交流電力を印加すること
を特徴とする。第5の発明は、第1乃至第4の発明のい
ずれか一に記載の半導体装置の製造方法プラズマ生成手
段として平行平板型の電極を用い、かつ前記成膜時に、
前記基板を保持する電極に対向する電極に周波数1MH
z以上の交流電力を印加することを特徴とし、第6の発
明は、第4又は第5の発明の何れか一に記載の半導体装
置の製造方法前記電極の間隔は20mm以上であること
を特徴とし、第7の発明は、半導体装置に係り、銅配線
上に、該銅配線と接するバリア絶縁膜と、該バリア絶縁
膜上の絶縁膜とにより少なくとも構成される層間絶縁膜
が形成された半導体装置であって、前記層間絶縁膜のう
ち、前記バリア絶縁膜上の絶縁膜として第1乃至第6の
何れか一に記載の半導体装置の製造方法により成膜した
低誘電率を有する絶縁膜を用いていることを特徴として
いる。
(TMCTS:
求項6記載の発明は、請求項1乃至5のいずれか一に記
載の半導体装置の製造方法に係り、プラズマ生成手段と
して平行平板型の電極を用い、かつ前記成膜時に、前記
基板を保持する電極に周波数100kHz乃至1MHz
の交流電力を印加することを特徴とし、請求項7記載の
発明は、請求項1乃至6のいずれか一に記載の半導体装
置の製造方法に係り、プラズマ生成手段として平行平板
型の電極を用い、かつ前記成膜時に、前記基板を保持す
る電極に対向する電極に周波数1MHz以上の交流電力
を印加することを特徴とし、請求項8記載の発明は、請
求項6又は7記載の半導体装置の製造方法に係り、前記
電極の間隔は20mm以上であることを特徴とし、請求
項9記載の発明は、半導体装置に係り、銅配線上に、該
銅配線と接するバリア絶縁膜と、該バリア絶縁膜上の絶
縁膜とにより少なくとも構成される層間絶縁膜が形成さ
れた半導体装置であって、前記層間絶縁膜のうち、前記
バリア絶縁膜上の絶縁膜として請求項1乃至8の何れか
一に記載の半導体装置の製造方法により成膜した低誘電
率を有する絶縁膜を用いていることを特徴としている。
作用を説明する。この発明では、シロキサン結合を有す
るアルキル化合物と、メチルシラン(SiHn(CH3)4-n:n
=0,1,2,3)と、N2O,H2O又はCO2のうち
何れか一の酸素含有ガスと、アンモニア(NH3)とを
含む成膜ガスをプラズマ化し、反応させて低誘電率絶縁
膜を形成している。
ルキル化合物と、メチルシラン(SiHn(CH3)4-n :n=
0,1,2,3)と、N2O,H2O又はCO2のうち何
れか一の酸素含有ガスとの混合ガスにアンモニア(NH
3)を添加した成膜ガスを用いたプラズマCVD法によ
り成膜すると、NH3の作用によって、酸素(O)の量
を細かくコントロールすることができるため、炭素
(C)量が適当で、かつ比誘電率2台が安定して得られ
る絶縁膜を形成することができることが分かった。
ニア(NH3)を添加した成膜ガスを用いたプラズマC
VD法により成膜しているため、炭素(C)量が適当
で、かつ比誘電率2.7台が安定して得られる絶縁膜を
形成することができる。
いて図面を参照しながら説明する。 (第1の実施の形態)図8は、本発明の実施の形態に係
る半導体装置の製造方法に用いられる平行平板型のプラ
ズマ成膜装置101の構成を示す側面図である。
ガスにより被成膜基板21上にバリヤ絶縁膜を形成する
場所である成膜部101Aと、成膜ガスを構成する複数
のガスの供給源を有する成膜ガス供給部101Bとから
構成されている。成膜部101Aは、図8に示すよう
に、減圧可能なチャンバ1を備え、チャンバ1は排気配
管4を通して排気装置6と接続されている。排気配管4
の途中にはチャンバ1と排気装置6の間の導通/非導通
を制御する開閉バルブ5が設けられている。チャンバ1
にはチャンバ1内の圧力を監視する不図示の真空計など
の圧力計測手段が設けられている。
(第1の電極)2と下部電極(第2の電極)3とが備え
られ、上部電極2に周波数13.56MHzの高周波電
力を供給する高周波電力供給電源(RF電源)7が接続
され、下部電極3に周波数380kHzの低周波電力を
供給する低周波電力供給電源8が接続されている。これ
らの電源7、8から上部電極2及び下部電極3に電力を
供給して、成膜ガスをプラズマ化する。上部電極2、下
部電極3及び電源7、8が成膜ガスをプラズマ化するプ
ラズマ生成手段を構成する。
る。上部電極2には複数の貫通孔が形成され、下部電極
3との対向面における貫通孔の開口部が成膜ガスの放出
口(導入口)となる。この成膜ガス等の放出口は成膜ガ
ス供給部101Bと配管9aで接続されている。また、
場合により、上部電極2には図示しないヒータが備えら
れることもある。成膜中に上部電極2を温度凡そ100
乃至200℃程度に加熱することにより、成膜ガス等の
反応生成物からなるパーティクルが上部電極2に付着す
るのを防止するためである。
ね、また、保持台上の被成膜基板21を加熱するヒータ
12を備えている。成膜ガス供給部101Bには、ヘキ
サメチルジシロキサン(HMDSO:(CH3)3Si-O-Si(CH
3)3)、メチルシラン(SiHn(CH3)4-n :n=0,1,
2,3)、一酸化窒素(N2O)、水(H2O)、炭酸ガ
ス(CO2)、酸素(O2)、アンモニア(NH3)、及
び窒素(N2)の供給源が設けられている。これらのガ
スは適宜分岐配管9b乃至9i及びこれらすべての分岐
配管9b乃至9iが接続された配管9aを通して成膜部
101Aのチャンバ1内に供給される。分岐配管9b乃
至9iの途中に流量調整手段11a乃至11hや、分岐
配管9b乃至9iの導通/非導通を制御する開閉手段1
0b乃至10n、10p乃至10rが設置され、配管9
aの途中に配管9aの閉鎖/導通を行う開閉手段10a
が設置されている。また、N2ガスを流通させて分岐配
管9b乃至9f、9h内の残留ガスをパージするため、
N2ガスの供給源と接続された分岐配管9iとその他の
分岐配管9b乃至9f、9hの間の導通/非導通を制御
する開閉手段10s乃至10xが設置されている。な
お、N2ガスは分岐配管9b乃至9f、9h内のほか
に、配管9a内及びチャンバ1内の残留ガスをパージす
る。
ロキサン結合を有するアルキル化合物の供給源(HMD
SO)と、メチルシラン(SiHn(CH3)4-n:n=0,1,
2,3)の供給源と、酸素含有ガスの供給源と、アンモ
ニア(NH3)の供給源とを備え、さらに成膜ガスをプ
ラズマ化するプラズマ生成手段2、3、7、8を備えて
いる。これにより、下記の実施の形態に示すように、プ
ラズマCVD法により炭素量が適当で、低い誘電率を有
する絶縁膜を形成することができる。
平行平板型の第1及び第2の電極2、3によりプラズマ
を生成する手段、ECR(Electron Cyclotron Resonan
ce)法によりプラズマを生成する手段、アンテナからの
高周波電力の放射によりヘリコンプラズマを生成する手
段等がある。これらのプラズマ生成手段のうち平行平板
型の第1及び第2の電極2、3にそれぞれ高低2つの周
波数の電力を供給する電源7、8が接続されている。従
って、これら高低2つの周波数の電力をそれぞれ各電極
2、3に印加してプラズマを生成することができる。特
に、このようにして生成した絶縁膜は緻密であり、かつ
CH3を含むため、低誘電率を有する。
成膜ガスであるシロキサン結合を有するアルキル化合
物、メチルシラン、及び酸素含有ガスについては、代表
例として以下に示すものを用いることができる。 (i)シロキサン結合を有するアルキル化合物 ヘキサメチルジシロキサン(HMDSO:(CH3)3Si-O-S
i(CH3)3) オクタメチルシクロテトラシロキサン(OMCTS:
MCTS:
0,1,2,3) モノメチルシラン(SiH3(CH3)) ジメチルシラン(SiH2(CH3)2) トリメチルシラン(SiH(CH3)3) テトラメチルシラン(Si(CH3)4) (iii)酸素含有ガス 一酸化窒素(N2O) 水(H2O) 炭酸ガス(CO2) 次に、図1及び図2を参照して、本発明の第1の実施の
形態に係る半導体装置及びその製造方法を説明する。
(b)は、本発明の第1の実施の形態に係る半導体装置
及びその製造方法を示す断面図である。図1(a)は、
銅配線を形成した後の状態を示す断面図である。図中、
符号22は下地絶縁膜、23は銅配線(下部配線)であ
る。これらが被成膜基板21を構成する。
に、プラズマCVD法により銅配線23上にバリア絶縁
膜24を形成する。バリア絶縁膜24を形成するには、
まず、被成膜基板21を成膜装置101のチャンバ1内
に導入し、基板保持具3に保持する。被成膜基板21を
加熱し、温度350℃に保持する。続いて、ヘキサメチ
ルジシロキサン(HMDSO)を流量50sccmで、N2
Oガスを流量30sccmで、CH4ガスを25sccmで図7
に示すプラズマ成膜装置101のチャンバ1内に導入
し、圧力を1Torrに保持する。
の電力100Wを印加する。上部電極2には電力を印加
しない。なお、上部電極2と下部電極3の間隔を30m
m以下、好ましくは25mm以下とする。また、場合に
より、上部電極2を温度100乃至200℃程度に加熱
し、反応生成物が付着しないようにしてもよい。これに
より、ヘキサメチルジシロキサンとN2Oとがプラズマ
化する。この状態を所定時間保持して、膜厚約50nm
のSi,O,C,Hを含有する絶縁膜からなるバリア絶
縁膜24を形成する。調査によれば、成膜されたSi,
O,C,Hを含有する絶縁膜は、周波数1MHzで測定
した比誘電率が凡そ3.6であり、電界強度3MV/c
mのときリーク電流が10-8A/cm2であった。
れたプラズマCVD法により、低誘電率を有する膜厚約
500nmのシリコン含有絶縁膜25を形成する。シリ
コン含有絶縁膜25を形成するには、被成膜基板21を
温度350℃に保持した状態で、引き続き、ヘキサメチ
ルジシロキサン(HMDSO)を流量50sccmで、N 2
Oガスを流量200sccmで、かつNH3ガスを流量x scc
mで、図8に示すプラズマ成膜装置101のチャンバ1
内に導入し、圧力を約1.75Torrに保持する。なお、
NH3ガスの流量の変化に対して成膜されるシリコン含
有絶縁膜25の特性がどのように変化するかを比較調査
するため、NH3ガスの流量を0乃至200sccmの範囲
で変化させた。
Hzの高周波電力300Wを印加する。下部電極3には
電力を印加しない。なお、上部電極2と下部電極3の間
隔を20mm以上、好ましくは25mm以上とする。続
いて、アッシングやエッチングにおけるシリコン含有絶
縁膜25の保護膜29である薄くて緻密性の高いNSG
膜(不純物を含まないシリコン酸化膜)或いはSiOC
含有絶縁膜を形成する。以上の絶縁膜24、25、29
が層間絶縁膜50を構成する。
スト膜26をアッシングする際、或いはシリコン含有絶
縁膜25の下のバリヤ絶縁膜24をエッチングする際に
処理ガスによりシリコン含有絶縁膜25が変質し、低誘
電率特性が劣化する恐れがある。次いで、図1(d)に
示すように、フォトレジスト膜26を形成した後、パタ
ーニングし、ビアホールを形成すべき領域にフォトレジ
スト膜26の開口部26aを形成する。続いて、CF4
+CHF3系の混合ガスをプラズマ化したものを用いた
反応性イオンエッチング(RIE)によりフォトレジス
ト膜26の開口部26aを通して保護膜29及びシリコ
ン含有絶縁膜25をエッチングし、除去する。これによ
り、開口部29a及び25aが形成されてバリア絶縁膜
24が表出する。その後、フォトレジスト膜26をアッ
シングする。このとき、上記保護膜29及びシリコン含
有絶縁膜25のエッチングガス及びアッシングガスに対
してバリヤ絶縁膜24はエッチング耐性を有する。従っ
て、銅配線23がエッチングガスによる悪影響を受けな
い。CF4+CHF3系の混合ガスは、CF4+CHF3の
ほかにAr+O2等を加えて濃度調整を行ってもよい。
9及びシリコン含有絶縁膜25のエッチングに用いたガ
スと組成比を変えたCF4+CHF3系の混合ガスをプラ
ズマ化したものを用いた反応性イオンエッチング(RI
E)により、保護膜29の開口部29a及び層間絶縁膜
25の開口部25aを通してバリア絶縁膜24をエッチ
ングし、除去する。これにより、バリア絶縁膜24に開
口部24aが形成されて層間絶縁膜50を貫通するビア
ホール27が形成され、その底部に銅配線23が表出す
る。このとき、上記バリア絶縁膜24のエッチングガス
に対して銅配線23はエッチング耐性を有する。従っ
て、銅配線23がエッチングガスによる悪影響を受けな
い。なお、銅配線の表面は酸化されるが、レジスト膜の
アッシング工程を経てバリア膜のエッチング工程の後に
還元性ガス、例えばNH3や、アルゴン、窒素等の不活
性ガスで希釈した水素のプラズマに曝して除去する。
後、図2(b)に示すように、ビアホール27内に導電
膜、例えば窒化タンタル(TaN)等のバリア金属膜と
スパッタ法により形成した銅膜とからなる下地導電膜3
0を敷き、続いてこの下地導電膜30上、ビアホール2
7内に銅膜28aを埋め込む。次いで、銅膜28aを通
して下部配線23と接続するように銅又はアルミニウム
からなる上部配線28bを形成する。
27を通して下部配線23と接続する上部配線28bの
形成が完了する。次に、図3乃至図5を参照して、上記
半導体装置の製造方法により形成されたバリヤ絶縁膜の
特性を調査した結果を説明する。図3は、シリコン含有
絶縁膜25の成長レートを示すグラフである。図4は、
NH3流量の変化に対するシリコン含有絶縁膜25の比
誘電率及び屈折率の変化の様子について示すグラフであ
り、図5は、シリコン含有絶縁膜25を挟む銅膜33と
基板32間に流れるリーク電流を調査したグラフであ
る。
す断面図であり、その試料を以下のようにして作成す
る。即ち、図6に示すように、成膜ガスとしてHMDS
とN2OとNH3とを用いたプラズマCVD法によりシリ
コン含有絶縁膜33をp型シリコン基板32上に形成す
る。シリコン含有絶縁膜33の成膜条件は以下の通りで
ある。
cm ガス圧力:1.75Torr 基板加熱温度:350℃ (ii)プラズマ化条件 高周波電力(13.56MHz)PHF:300W 低周波電力(380KHz)PLF:0W 上部電極と下部電極の間隔:20mm以上、好ましくは
25mm以上 シリコン含有絶縁膜33の膜厚は、NH3流量0、2
5、50、75、100、200 sccmに対してそれぞ
れ547.5nm、520.4nm、505.5nm、
510.8nm、458.7nm、514.7nmであ
った。
電極面積0.0230cm2を有する水銀プローブ34
を低誘電率絶縁膜33表面に接触させる。比誘電率を測
定する場合は、直流バイアスに1MHzの高周波の信号
を重畳したC−V測定法を用い、屈折率を測定する場合
は、エリプソメータで6338オングストロームのHe
−Neレーザを用いる。また、リーク電流を測定する場
合、シリコン基板32を接地するとともに、水銀プロー
ブ34に負の電圧を印加する。
定した結果を図3に示す。図3の縦軸は線形目盛で表し
た成長レート(nm/min)を示し、横軸は線形目盛
で表したNH3の流量(sccm)を示す。図3に示すよう
に、成長レートは、NH3流量0sccmで凡そ640nm
/minであり、以降NH3流量とともに減少し、NH3
流量200sccmで凡そ200nm/minである。
に示す。図4の左側の縦軸は線形目盛で表した比誘電率
を示し、右側の縦軸は線形目盛で表した屈折率を示す。
横軸は線形目盛で表したNH3の流量(sccm)を示す。
図4に示すように、比誘電率はNH3の流量0sccmのと
き凡そ2.7、200sccmのとき凡そ3.1であり、N
H3の流量の増加とともに増加する。また、屈折率も同
様な傾向を有し、NH3の流量0sccmのとき凡そ1.3
9、200sccmのとき凡そ1.42である。
示す。図5の縦軸は対数目盛で表したリーク電流(A/
cm2)を示し、横軸は線形目盛で表したシリコン含有
絶縁膜33にかかる電界(MV/cm)を示す。NH3
の流量をパラメータとし、その流量の異なる試料につい
て1乃至6の符号を付している。また、流量(sccm)を
示す数字の後の括弧内は膜厚(nm)を示す。なお、横
軸の負の符号は水銀プローブ34に負の電位を加えるこ
とを表している。
流量が少なくなるにつれて減少する。実用的には1MV
/cmで10-10 A/cm2以下が好ましい。さらに、
別の調査によれば、通常のSiO2膜の膜密度は凡そ
2.2g/cm3であるのに対して、第1の実施の形態
により作成した成膜の密度は凡そ1.3g/cm3であ
った。このことは、膜がポーラスであり、炭素量が低減
していることを示している。
れば、シロキサン結合を有するアルキル化合物、N2O
(酸素含有ガス)及びNH3を含む成膜ガスをプラズマ
化し、反応させて、層間絶縁膜50の主体であるシリコ
ン含有絶縁膜25を形成している。成膜ガス中にNH3
を含むため、NH3を含まない場合に比較して成膜中の
炭素含有量を低減させることができる。また、被誘電率
が2.7台で比誘電率のばらつきの少ないシリコン含有
絶縁膜を安定して形成することができる。
(O)、炭素(C)及び水素(H)だけを含むシリコン
化合物としてHMDSOを用いているが、上記した他の
シリコン化合物、例えばオクタメチルシクロテトラシロ
キサン(OMCTS)又はテトラメチルシクロテトラシ
ロキサン(TMCTS)を用いることも可能である。ま
た、酸素含有ガスとしてN2Oを用いているが、水(H2
O)又は二酸化炭素(CO2)を用いてもよい。
用しているが、アルミニウム配線その他にも適用するこ
とができる。 (第2の実施の形態)図6は、本発明の第2の実施の形
態に係る半導体装置及びその製造方法を示す断面図であ
る。
なるところは、上記シリコン化合物とN2OとNH3とに
メチルシランとしてテトラメチルシラン(Si(CH3)4)を
加えた成膜ガスを用いていることである。さらに、平行
平板型の対向電極のうち、基板を保持する下部電極3に
低周波数の電力を印加するほかに、この下部電極3に対
向する上部電極2にも高周波の交流電力を印加している
ことである。
VD法を用いたときの、層間絶縁膜の主体である低誘電
率を有するシリコン含有絶縁膜の成膜条件を示す。ま
ず、図6(a)に示すように、下地絶縁膜22上に銅配
線23と、銅配線23を被覆するバリア絶縁膜35を形
成する。続いて、HMDSOと、N2Oガスと、NH
3と、テトラメチルシラン(Si(CH3)4)とを図8に示す
プラズマ成膜装置101のチャンバ1内に導入し、プラ
ズマCVD法によりバリヤ絶縁膜35上に低誘電率絶縁
膜36を形成する。
Oガスを流量200sccmで、NH3を流量25sccmで、
テトラメチルシランを流量25sccmで図8に示すプラズ
マ成膜装置のチャンバ1内に導入し、チャンバ内のガス
圧力を1.75Torrに保持する。続いて、平行平板型の
対向電極のうち、上部電極2に13.56MHzの高周
波電力300Wを印加する。上部電極2に対向する下部
電極3には電力を印加しない。
ので、この状態を50秒間保持することにより、銅配線
23を被覆して膜厚500nmの低誘電率絶縁膜36を
形成する。調査によれば、成膜された低誘電率絶縁膜3
6は、比誘電率が2.7であり、リーク電流が1MV/
cmで10-10A/cm2台であった。
態によれば、第1の実施の形態と異なり、シロキサン結
合を有するアルキル化合物とN2OとNH3とにテトラメ
チルシラン(Si(CH3)4)を加えた成膜ガスを用いてい
る。これにより、緻密で、かつ誘電率の低い絶縁膜を形
成することが出来るため、層間絶縁膜50の主体として
比誘電率2.7台を有するシリコン含有絶縁膜25を安
定して形成することができる。
チルシラン(Si(CH3)4)を用いているが、モノメチルシ
ラン(SiH3(CH3))、ジメチルシラン(SiH2(CH3)2)、
或いはトリメチルシラン(SiH(CH3)3)のうち何れか一
を用いてもよい。以上、実施の形態によりこの発明を詳
細に説明したが、この発明の範囲は上記実施の形態に具
体的に示した例に限られるものではなく、この発明の要
旨を逸脱しない範囲の上記実施の形態の変更はこの発明
の範囲に含まれる。
サン結合を有するアルキル化合物或いはメチルシラン
(SiHn(CH3)4-n :n=0,1,2,3)と、N2O,H2
O又はCO2のうち何れか一の酸素含有ガスとの混合ガ
スにアンモニア(NH3)を添加した成膜ガスを用いた
プラズマCVD法により、層間絶縁膜の主体である絶縁
膜を成膜している。
(O)の量を細かくコントロールすることができるた
め、炭素(C)量が適当で、かつ比誘電率2.7台が安
定して得られる絶縁膜を形成することができる。
態である半導体装置及びその製造方法について示す断面
図(その1)である。
である半導体装置及びその製造方法について示す断面図
(その2)である。
膜の成長レートを示すグラフである。
膜の比誘電率及び屈折率の特性を示すグラフである。
膜のリーク電流の特性を示すグラフである。
膜の特性調査に用いた試料の構成を示す断面図である。
である半導体装置及びその製造方法について示す断面図
である。
法に用いられるプラズマ成膜装置の構成を示す側面図で
ある。
Claims (7)
- 【請求項1】 基板上に低誘電率を有する絶縁膜を形成
する半導体装置の製造方法において、前記絶縁膜を、シ
ロキサン結合を有するアルキル化合物と、メチルシラン
(SiHn(CH3)4-n:n=0,1,2,3)と、N2O,H2
O又はCO2のうち何れか一の酸素含有ガスと、アンモ
ニア(NH3)とを含む成膜ガスをプラズマ化し、反応
させて成膜することを特徴とする半導体装置の製造方
法。 - 【請求項2】 前記メチルシラン(SiHn(CH3)4-n:n=
0,1,2,3)は、モノメチルシラン(SiH3(C
H3))、ジメチルシラン(SiH2(CH3)2)、トリメチルシ
ラン(SiH(CH3)3)、又はテトラメチルシラン(Si(CH3)
4)のうち何れか一であることを特徴とする請求項1記
載の半導体装置の製造方法。 - 【請求項3】 前記シロキサン結合を有するアルキル化
合物は、ヘキサメチルジシロキサン(HMDSO:(C
H3)3Si-O-Si(CH3)3)、オクタメチルシクロテトラシロ
キサン(OMCTS: 【化1】)、 又はテトラメチルシクロテトラシロキサン(TMCT
S: 【化2】) のうち何れか一であることを特徴とする請求項1又は2
の何れか一に記載の半導体装置の製造方法。 - 【請求項4】 プラズマ生成手段として平行平板型の電
極を用い、かつ前記成膜時に、前記基板を保持する電極
に周波数100kHz乃至1MHzの交流電力を印加す
ることを特徴とする請求項1乃至3のいずれか一に記載
の半導体装置の製造方法。 - 【請求項5】 プラズマ生成手段として平行平板型の電
極を用い、かつ前記成膜時に、前記基板を保持する電極
に対向する電極に周波数1MHz以上の交流電力を印加
することを特徴とする請求項1乃至4のいずれか一に記
載の半導体装置の製造方法。 - 【請求項6】 前記電極の間隔は20mm以上であるこ
とを特徴とする請求項4又は5記載の半導体装置の製造
方法。 - 【請求項7】 銅配線上に、該銅配線と接するバリア絶
縁膜と、該バリア絶縁膜上の絶縁膜とにより少なくとも
構成される層間絶縁膜が形成された半導体装置であっ
て、前記層間絶縁膜のうち、前記バリア絶縁膜上の絶縁
膜として請求項1乃至6の何れか一に記載の半導体装置
の製造方法により成膜した低誘電率を有する絶縁膜を用
いていることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000153486A JP3532830B2 (ja) | 2000-05-24 | 2000-05-24 | 半導体装置及びその製造方法 |
US09/843,726 US6673725B2 (en) | 2000-05-24 | 2001-04-30 | Semiconductor device and method of manufacturing the same |
TW090110407A TW498504B (en) | 2000-05-24 | 2001-05-01 | Semiconductor device and method of manufacturing the same |
KR10-2001-0025542A KR100376170B1 (ko) | 2000-05-24 | 2001-05-10 | 반도체 장치 및 그 제조 방법 |
EP01111236A EP1158577A3 (en) | 2000-05-24 | 2001-05-15 | Method for forming an insulating film with low dielectric constant |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000153486A JP3532830B2 (ja) | 2000-05-24 | 2000-05-24 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332550A JP2001332550A (ja) | 2001-11-30 |
JP3532830B2 true JP3532830B2 (ja) | 2004-05-31 |
Family
ID=18658734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000153486A Expired - Fee Related JP3532830B2 (ja) | 2000-05-24 | 2000-05-24 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6673725B2 (ja) |
EP (1) | EP1158577A3 (ja) |
JP (1) | JP3532830B2 (ja) |
KR (1) | KR100376170B1 (ja) |
TW (1) | TW498504B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3545364B2 (ja) | 2000-12-19 | 2004-07-21 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
JP3745257B2 (ja) | 2001-08-17 | 2006-02-15 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
JP3701626B2 (ja) * | 2001-12-06 | 2005-10-05 | キヤノン販売株式会社 | 半導体装置の製造方法 |
US6890850B2 (en) * | 2001-12-14 | 2005-05-10 | Applied Materials, Inc. | Method of depositing dielectric materials in damascene applications |
US20030194496A1 (en) * | 2002-04-11 | 2003-10-16 | Applied Materials, Inc. | Methods for depositing dielectric material |
JP5117755B2 (ja) * | 2002-05-08 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7687917B2 (en) | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
KR20040054441A (ko) * | 2002-12-18 | 2004-06-25 | 한국전자통신연구원 | 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법 |
US6913992B2 (en) | 2003-03-07 | 2005-07-05 | Applied Materials, Inc. | Method of modifying interlayer adhesion |
US7081673B2 (en) | 2003-04-17 | 2006-07-25 | International Business Machines Corporation | Multilayered cap barrier in microelectronic interconnect structures |
US7030041B2 (en) * | 2004-03-15 | 2006-04-18 | Applied Materials Inc. | Adhesion improvement for low k dielectrics |
US20050214457A1 (en) * | 2004-03-29 | 2005-09-29 | Applied Materials, Inc. | Deposition of low dielectric constant films by N2O addition |
US7288205B2 (en) * | 2004-07-09 | 2007-10-30 | Applied Materials, Inc. | Hermetic low dielectric constant layer for barrier applications |
JP4903373B2 (ja) | 2004-09-02 | 2012-03-28 | ローム株式会社 | 半導体装置の製造方法 |
JP4903374B2 (ja) | 2004-09-02 | 2012-03-28 | ローム株式会社 | 半導体装置の製造方法 |
US8715791B2 (en) | 2005-09-13 | 2014-05-06 | Renesas Electronics Corporation | Method for forming porous insulating film and semiconductor device |
KR100897826B1 (ko) * | 2007-08-31 | 2009-05-18 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5040046A (en) * | 1990-10-09 | 1991-08-13 | Micron Technology, Inc. | Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby |
US5314724A (en) | 1991-01-08 | 1994-05-24 | Fujitsu Limited | Process for forming silicon oxide film |
US5470800A (en) | 1992-04-03 | 1995-11-28 | Sony Corporation | Method for forming an interlayer film |
JP2684942B2 (ja) * | 1992-11-30 | 1997-12-03 | 日本電気株式会社 | 化学気相成長法と化学気相成長装置および多層配線の製造方法 |
JPH098032A (ja) | 1995-06-20 | 1997-01-10 | Sony Corp | 絶縁膜形成方法 |
US6184158B1 (en) | 1996-12-23 | 2001-02-06 | Lam Research Corporation | Inductively coupled plasma CVD |
WO1998050945A2 (en) | 1997-05-07 | 1998-11-12 | Skamser Daniel J | Low density film for low dielectric constant applications |
EP0881678A3 (en) | 1997-05-28 | 2000-12-13 | Texas Instruments Incorporated | Improvements in or relating to porous dielectric structures |
JP3726226B2 (ja) | 1998-02-05 | 2005-12-14 | 日本エー・エス・エム株式会社 | 絶縁膜及びその製造方法 |
US6303523B2 (en) | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
JP2001267310A (ja) | 2000-03-17 | 2001-09-28 | Tokyo Electron Ltd | プラズマ成膜方法及びその装置 |
-
2000
- 2000-05-24 JP JP2000153486A patent/JP3532830B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-30 US US09/843,726 patent/US6673725B2/en not_active Expired - Fee Related
- 2001-05-01 TW TW090110407A patent/TW498504B/zh not_active IP Right Cessation
- 2001-05-10 KR KR10-2001-0025542A patent/KR100376170B1/ko not_active IP Right Cessation
- 2001-05-15 EP EP01111236A patent/EP1158577A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1158577A2 (en) | 2001-11-28 |
TW498504B (en) | 2002-08-11 |
EP1158577A3 (en) | 2002-12-18 |
JP2001332550A (ja) | 2001-11-30 |
KR100376170B1 (ko) | 2003-03-15 |
US6673725B2 (en) | 2004-01-06 |
US20010053614A1 (en) | 2001-12-20 |
KR20010107568A (ko) | 2001-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3419745B2 (ja) | 半導体装置及びその製造方法 | |
JP3600507B2 (ja) | 半導体装置及びその製造方法 | |
JP3532830B2 (ja) | 半導体装置及びその製造方法 | |
JP3926588B2 (ja) | 半導体装置の製造方法 | |
JP3516941B2 (ja) | 半導体装置及びその製造方法 | |
JP3178375B2 (ja) | 絶縁膜の形成方法 | |
JP3545364B2 (ja) | 半導体装置及びその製造方法 | |
JP3701626B2 (ja) | 半導体装置の製造方法 | |
JP3745257B2 (ja) | 半導体装置及びその製造方法 | |
JPH1174257A (ja) | フッ素含有酸化ケイ素薄膜及びその製造方法 | |
JP2002083810A (ja) | 成膜方法及び半導体装置 | |
JP2001168193A (ja) | バイア被毒を緩和しつつ金属ライン間にボイドフリー低k誘電性材料を提供する集積回路構造のための低K誘電性複合材層 | |
JP3934343B2 (ja) | 半導体装置及びその製造方法 | |
JP4032044B2 (ja) | 成膜方法、半導体装置の製造方法及び半導体装置 | |
JP3845061B2 (ja) | 半導体装置及びその製造方法 | |
JP2003174029A (ja) | 半導体装置の製造方法 | |
JP3440714B2 (ja) | シリコン化合物系絶縁膜の成膜方法 | |
EP1128421A2 (en) | Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |