KR100897826B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100897826B1 KR100897826B1 KR1020070088470A KR20070088470A KR100897826B1 KR 100897826 B1 KR100897826 B1 KR 100897826B1 KR 1020070088470 A KR1020070088470 A KR 1020070088470A KR 20070088470 A KR20070088470 A KR 20070088470A KR 100897826 B1 KR100897826 B1 KR 100897826B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- protective insulating
- semiconductor device
- copper
- diffusion preventing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000010949 copper Substances 0.000 claims abstract description 47
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052802 copper Inorganic materials 0.000 claims abstract description 45
- 230000001681 protective effect Effects 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000005498 polishing Methods 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 229910020177 SiOF Inorganic materials 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229960004643 cupric oxide Drugs 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 힐록(hillock)과 보이드(void)를 최소화시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
본 발명에 따른 반도체 소자의 제조방법은 화학적 기계적 연마를 통해 평탄화된 제 1 베리어 메탈층과 제 1 구리 배선층을 갖는 다중 보호절연막 구조의 층간절연막에 NH3 처리 공정을 복수의 단계로 나누어서 진행하는 단계; 상기 제 1 구리 배선층을 포함한 다중 보호절연막 구조의 층간절연막 상에 구리 확산 방지용 캡핑막을 형성하는 단계; 상기 구리 확산 방지용 캡핑막을 화학적 기계적 연마를 통해 평탄화하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
반도체소자, 힐록
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 힐록(hillock)과 보이드(void)를 최소화시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 금속배선으로 널리 사용하는 금속으로 알루미늄(Al), 알루미늄 합금 및 텅스텐(W) 등이 있다.
그러나, 이러한 금속들은 반도체 소자가 고집적화됨에 따라 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더 이상 적용이 어렵게 되었다.
따라서, 금속배선의 대체 재료에 대한 개발 필요성이 대두되고 있는 실정이다. 대체 재료로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등이 있으며, 이러한 물질들 중 비저항이 작고, 일렉트로 마이그레이션(electro migration ; EM)과 스트레스 마이그레이션(stress migration; SM) 등의 신뢰성이 우수하며, 생산원가가 저렴한 구리 및 구리 합금이 널리 적용되고 있는 추세이다.
종래의 구리배선은 알루미늄보다 고유저항(resistivity)을 갖고 있어 RC 시간 지연을 줄일 수 있으므로, 0.13㎛이하의 디자인 룰(design rule)을 갖는 소자에 서 사용하게 되었다.
그런데 구리배선의 열팽창 계수는 유전체막(dielectric film)보다 10배정도 큰 값을 가지며, 반도체 공정에서 사용되는 어느 특정한 온도 이상에서 급격한 팽창을 하게 된다. 이로 인해 압축 스트레스(compressive stress)가 쌓이게 되는데, 이것이 크면 스트레스 완화를 위하여 구리배선 상에 작은 언덕 같은 모양들이 다수 발생하는 힐록(hillock)이 형성된다. 따라서, 도 1에 도시된 바와 같이 힐록에 의해 화학 기계적 연마(Chemical Mechanical Polishing: CMP) 공정 후 금속배선의 잔여물이 남게 되며, 이러한 잔여물은 배선 간의 단락 및 보이드의 주요 원인이 되기 때문에 공정 신뢰성(reliability)에 영향을 주게 된다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 힐록(hillock)과 보이드(void)를 최소화시킬 수 있는 반도체 소자의 제조방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 화학적 기계적 연마를 통해 평탄화된 제 1 베리어 메탈층과 제 1 구리 배선층을 갖는 다중 보호절연막 구조의 층간절연막에 NH3 처리 공정을 복수의 단계로 나누어서 각 시간 별로 일정한 기간을 두고 진행하는 단계; 상기 제 1 구리 배선층을 포함한 다중 보호절연막 구조의 층간절연막 상에 구리 확산 방지용 캡핑막을 형성하는 단계; 상기 구리 확산 방지용 캡핑막을 화학적 기계적 연마를 통해 평탄화하는 단계를 포함하며, 상기 구리 확산 방지용 캡핑막은 상기 제 1 구리배선층에 발생하는 힐록의 두께가 포화상태가 일어나는 시점까지 그 두께가 커지도록 형성되는 것을 특징으로 한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, NH3 플라즈마 처리 공정을 2단계 또는 3단계 등 복수의 단계로 나누어서 진행시킴으로써 구리배선의 힐록을 최소화할 수 있다.
둘째, 구리 배선 위에 증착되는 구리 확산 방지용 캡핑막의 두께를 구리 배선의 힐록 두께가 포화될만큼 키워준 다음 CMP 공정을 통해 평탄화시켜 IDL 층 증착시 열공급에 의해 힐록 두께를 최소화시킴으로써 베리어 메탈층의 잔여물에 의한 배선의 단락을 줄일 수 있다.
셋째, 콘택홀의 힐록 두께를 억제시킴으로써 보이드 유발을 방지할 수 있다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법에 관하여 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시된 바와 같이, 먼 저 반도체 기판(90) 위에 제 1 보호절연막(100)을 증착하고, 콘택홀을 형성하기 위한 포토레지스트를 형성하는 노광공정을 수행한다. 여기서, 제 1 보호절연막(100)은 SiH4로 형성될 수 있다.
노광공정은 반도체 기판(90) 상에 도포된 포토레지스트막에 대해 소정의 노광 마스크(미도시)를 이용하여 노광장비에서 노광처리가 수행되고 베이킹 장비에서 베이킹 처리되며 소정의 현상액을 이용하여 노광처리된 포토레지스트막을 제거하여 포토레지스트를 형성한다.
노광공정 이후, 포토레지스트를 마스크로 소정의 건식식각에 의해 제 1 보호절연막(100)을 식각함으로써 콘택홀을 형성하고, 콘택홀 내부에 텅스텐 플러그(110)를 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 텅스텐 플러그(110)를 포함한 제 1 보호절연막(100) 상에 제 2 보호절연막(120)과 제 3 보호절연막(130)을 순차적으로 증착한다. 여기서 제 2 보호절연막(120)은 FSG로 형성될 수 있고, 제 3 보호절연막(130)은 SiH4로 형성될 수 있다.
증착한 후, 트렌치를 형성하기 위한 포토레지스트를 형성하는 노광공정을 수행한다. 이러한 포토레지스트를 마스크로 소정의 건식식각에 의해 제 2 보호절연막(120)과 제 3 보호절연막(130)의 일부를 식각함으로써 트렌치를 형성한다.
이어서, 도 2c에 도시된 바와 같이, 포토레지스트를 제거한 후, 트렌치를 포함한 반도체 기판의 전면에 제 1 베리어 메탈(140)와 제 1 구리 배선층(150)을 형성하고 제 3 보호절연막(130)의 표면이 노출되도록 제 1 구리 배선층(150)을 화학 기계적 연마(CMP: Chemical Mechanical Polishing)를 통해 평탄화시킨다. 여기서, 제 1 베리어 메탈(140)은 Ta/TaN으로 형성할 수 있다.
이후, 노출된 제 1 구리 배선층(150) 상에 형성된 CuO(Cupric Oxide)를 환원 시켜 순수한 구리 상태로 만들어 주기 위해 NH3 처리 공정을 복수의 단계로 나누어서 진행한다. 여기서 NH3 처리 공정은 예를 들어 2단계(7초/8초) 또는 3단계(5초/5초/5초)로 나누어서 각 시간 별로 일정한 기간을 두고 진행하며, 이로 인해 제 1 구리 배선층(150)의 표면에 발생하는 힐록의 두께를 최소화할 수 있다.
다음으로, 도 2d에 도시된 바와 같이, 제 1 구리 배선층(150)을 포함한 반도체 기판의 전면에 구리 확산 방지용 캡핑막(160)을 형성한다. 여기서, 구리 확산 방지용 캡핑막(160)은 SiC, SiCN 및 SiOF를 이용하여 형성할 수 있으며, 350~400℃의 온도에서 형성할 수 있다. 또한, 그 두께는 힐록의 두께의 포화상태가 일어나는 시점까지 커지게 할 수 있다. 이어서, 구리 확산 방지용 캡핑막(160)을 화학 기계적 연마를 통해 평탄화시킨다.
다음으로, 도 2e에 도시된 바와 같이, 구리 확산 방지용 캡핑막(160) 상에 제 4 보호절연막(170), 제 5 보호절연막(180) 및 제 6 보호절연막(190)을 순차적으로 증착한다. 그리고, 노광 및 식각공정을 통해 제 5 보호절연막(180) 및 제 6 보호절연막(190)을 식각함으로써 트렌치를 형성하고, 트렌치를 포함한 제 6 보호절연막(190) 전면에 제 2 베리어 메탈(200)와 제 2 구리 배선층(210)을 형성한다. 여기서, 제 4 보호절연막(170)과 제 6 보호절연막(190)은 SiH4로 형성할 수 있고, 제 5 보호절연막(200)은 FSG로 형성할 수 있다.
이와 같이, 구리 확산 방지용 캡핑막(160)의 두께를 구리 배선(120)의 힐록 두께가 포화될만큼 키워준 다음 CMP 공정을 통해 평탄화시켜 제 4 보호절연막(170), 제 5 보호절연막(180) 및 제 6 보호절연막(190)을 증착시 열공급에 의해 힐록 두께를 최소화시킴으로써 제 1 베리어 메탈층(140)의 잔여물에 의한 배선의 단락을 줄일 수 있다. 또한, 힐록의 두께를 조절함으로써 보이드의 발생을 방지할 수 있다.
도 1은 종래의 반도체 소자의 제조공정 시 발생하는 힐록을 나타내는 도면.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조방법을 나타낸 공정단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
90: 반도체 기판 100: 제 1 보호절연막
110: 텅스텐 플러그 120: 제 2 보호절연막
130: 제 3 보호절연막 140: 제 1 베리어 메탈층
150: 제 1 구리 배선층 160: 구리 확산 방지용 캡핑막
170: 제 4 보호절연막 180: 제 5 보호절연막
190: 제 6 보호절연막 200: 제 2 베리어 메탈층
210: 제 2 구리 배선층
Claims (7)
- 화학적 기계적 연마를 통해 평탄화된 제 1 베리어 메탈층과 제 1 구리 배선층을 갖는 다중 보호절연막 구조의 층간절연막에 NH3 처리 공정을 복수의 단계로 나누어서 각 시간 별로 일정한 기간을 두고 진행하는 단계;상기 제 1 구리 배선층을 포함한 다중 보호절연막 구조의 층간절연막 상에 구리 확산 방지용 캡핑막을 형성하는 단계;상기 구리 확산 방지용 캡핑막을 화학적 기계적 연마를 통해 평탄화하는 단계를 포함하며,상기 구리 확산 방지용 캡핑막은 상기 제 1 구리배선층에 발생하는 힐록의 두께가 포화상태가 일어나는 시점까지 그 두께가 커지도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 다중 보호절연막 구조의 층간 절연막은SiH4로 형성되는 제 1 보호절연막, FSG로 형성되는 제 2 보호절연막 및 SiH4로 형성되는 제 3 보호절연막이 순차적으로 적층되는 구조로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 구리 확산 방지용 캡핑막 상에 제 2 베리어 메탈층과 제 2 구리 배선층을 갖는 SiH4로 형성된 제 4 보호절연막, PSG로 형성된 제 5 보호절연막 및 SiH4로 형성된 제 6 보호절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도 체 소자의 제조방법.
- 제 1항에 있어서,상기 구리 확산 방지용 캡핑막은SiC, SiCN 및 SiOF 중 적어도 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 구리 확산 방지용 캡핑막은350~400℃의 온도로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 제 1항에 있어서,상기 NH3 처리 공정은 2단계(7초/8초) 또는 3단계(5초/5초/5초)로 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070088470A KR100897826B1 (ko) | 2007-08-31 | 2007-08-31 | 반도체 소자의 제조 방법 |
| US12/194,568 US20090061616A1 (en) | 2007-08-31 | 2008-08-20 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070088470A KR100897826B1 (ko) | 2007-08-31 | 2007-08-31 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090022826A KR20090022826A (ko) | 2009-03-04 |
| KR100897826B1 true KR100897826B1 (ko) | 2009-05-18 |
Family
ID=40408144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070088470A KR100897826B1 (ko) | 2007-08-31 | 2007-08-31 | 반도체 소자의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090061616A1 (ko) |
| KR (1) | KR100897826B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130113103A1 (en) * | 2011-11-03 | 2013-05-09 | Texas Instruments Incorporated | DEVICE HAVING TSVs WITH GETTERING LAYER LATERAL TO TSV TIPS |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010107568A (ko) * | 2000-05-24 | 2001-12-07 | 무라세 하루오 | 반도체 장치 및 그 제조 방법 |
| KR20030051359A (ko) * | 2001-12-18 | 2003-06-25 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| KR100685138B1 (ko) | 2005-10-25 | 2007-02-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340435B1 (en) * | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| US6255233B1 (en) * | 1998-12-30 | 2001-07-03 | Intel Corporation | In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application |
| US6368967B1 (en) * | 2000-05-04 | 2002-04-09 | Advanced Micro Devices, Inc. | Method to control mechanical stress of copper interconnect line using post-plating copper anneal |
| US7068138B2 (en) * | 2004-01-29 | 2006-06-27 | International Business Machines Corporation | High Q factor integrated circuit inductor |
| US7332428B2 (en) * | 2005-02-28 | 2008-02-19 | Infineon Technologies Ag | Metal interconnect structure and method |
-
2007
- 2007-08-31 KR KR1020070088470A patent/KR100897826B1/ko not_active IP Right Cessation
-
2008
- 2008-08-20 US US12/194,568 patent/US20090061616A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010107568A (ko) * | 2000-05-24 | 2001-12-07 | 무라세 하루오 | 반도체 장치 및 그 제조 방법 |
| KR20030051359A (ko) * | 2001-12-18 | 2003-06-25 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| KR100685138B1 (ko) | 2005-10-25 | 2007-02-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090022826A (ko) | 2009-03-04 |
| US20090061616A1 (en) | 2009-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11222815B2 (en) | Semiconductor device with reduced via resistance | |
| JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
| CN101390204B (zh) | 用于金属集成的新颖结构和方法 | |
| CN106898595B (zh) | 互连线结构与其制造方法 | |
| US20170110369A1 (en) | Electronic device and method for producing same | |
| US7651941B2 (en) | Method of manufacturing a semiconductor device that includes forming a via hole through a reaction layer formed between a conductive barrier and a wiring | |
| US20190109186A1 (en) | Damascene Thin-Film Resistor (TFR) In Poly-Metal Dielectric and Method of Fabrication | |
| KR100897826B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4219215B2 (ja) | 電子デバイスの製造方法 | |
| JP4525534B2 (ja) | 半導体装置の製造方法 | |
| KR20070005870A (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
| KR101107229B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20100011799A (ko) | 반도체 소자의 제조방법 | |
| KR100945503B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101132700B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100545196B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100853800B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100808794B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100705008B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100678003B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR20000043052A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101138063B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100920040B1 (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR20100073779A (ko) | 반도체 소자의 금속배선 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120417 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |