JP4903373B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4903373B2 JP4903373B2 JP2004255462A JP2004255462A JP4903373B2 JP 4903373 B2 JP4903373 B2 JP 4903373B2 JP 2004255462 A JP2004255462 A JP 2004255462A JP 2004255462 A JP2004255462 A JP 2004255462A JP 4903373 B2 JP4903373 B2 JP 4903373B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- dielectric thin
- gas
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
- H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
Description
このダマシンプロセスの一例について説明する。
まず、図27(a)に示すように、素子領域の形成されたシリコン基板101の表面に図27(b)に示すようにエッチングストッパ102として膜厚50nm程度の窒化シリコン(SiN)膜を形成し、この上層に図27(c)に示すように、低誘電率の誘電体薄膜103としてポーラスシリカ膜を形成する。
そして、図28(e)に示すようにフォトリソグラフィによりパターン露光、現像工程を経てレジストパターンR1を形成する。
そして後図29(g)に示すように、レジストパターンR1および反射防止膜104をアッシングにより除去する。
そして清浄化された表面にPVD(Physical Vapor Deposition)法、スパッタリング法、CVD(Chemical Vapor Deposition)法あるいはALD(Atomic Layer Deposition)法などにより拡散防止バリア膜105としての窒化タンタル(TaN)、銅めっき用のシード膜106としての銅薄膜を形成する(図30(i))。このときスパッタリング法によって生成される窒化タンタルなどの拡散防止バリア膜105との密着性を向上するために、アルゴン/ヘリウム/窒素/水素の混合ガスプラズマ、アルゴンプラズマ、ヘリウムプラズマ、窒素プラズマ、水素プラズマ、酸素プラズマなどに接触させる前処理を行なっている。
しかしながら、実際には、設計値どおりの誘電率を得ることはできず、リーク電流が発生したり、配線層の密着性が悪く剥離しやすいという問題があった。
すなわち、このようなメゾポーラス薄膜が、成膜直後に機械的強度が十分に高く低誘電率の誘電体薄膜として有効な特性をもつように形成することができたとしても、実際の半導体デバイスの製造に際しては、誘電体薄膜のエッチング工程においても、レジストの除去工程においても誘電体薄膜はエッチングガスを含む反応性雰囲気に曝されることになる。
このため、せっかく形成した空孔率の高いポーラス薄膜を用いても、配線層の密着性が低下し、製造歩留りが低くなってしまうという問題があった。
本発明は前記実情に鑑みてなされたもので、誘電体薄膜と導体層との密着性を高め、プラズマ処理による誘電体薄膜の劣化を抑制し、信頼性の高い配線構造をもつ半導体装置を提供することを目的とする。
この方法によれば、疎水化処理のなされた薄膜の表面は、Si-CH3結合、Si-H結合、Si-O-Si結合などの結合を持つことが多く、プラズマ処理によりこの結合がダメージを受け、Si−OH結合となりやすいという問題があるが、本発明の方法によれば、プラズマ耐性が高く、信頼性の高い配線構造を得ることができる。
この方法によれば、加熱により反応性が高められるため、効率よい処理が実現可能となる。
また本発明の半導体装置の製造方法は、前記ガスを導入する工程は、表面に前記誘電体薄膜の形成された基板が載置された前処理のためのチャンバー内の残留ガスを窒素ガスで置換する工程と、前記チャンバー内部を真空吸引する工程と、前記誘電体薄膜の表面に窒素とTCMTSとの混合ガスを接触供給する工程とを含む。
なお、ここで処理に用いるシリカ誘導体は単独で用いてもよいしまた、連続、同時、交互など複数種のシリカ誘導体の組合せも適用可能である。これらのシリカ誘導体は誘電体薄膜の疎水化処理及びプラズマ処理前のプラズマ耐性改善のための処理のいずれに適用可能もである。
さらにプラズマ処理前のプラズマ耐性改善のための処理は高濃度特に超臨界TMCTS処理であるのが望ましい。これはHMDS、TMCS等のシリカ誘導体の場合も同様である。
従って、低容量絶縁膜を容易に形成することができ、寄生容量の低減をはかり、半導体装置の高速化を図ることが可能となる。
また、寄生容量の増大も十分に抑制され、リーク電流も低く不良も少ない。
(実施の形態1)
本発明の実施の形態1として、この誘電体薄膜を半導体装置の層間絶縁膜として用いたシングルダマシン配線構造の製造方法について説明する。
まず、図2(a)に示すように、素子領域の形成されたシリコン基板101の表面に図20(b)に示すようにエッチングストッパ102として膜厚50nm程度の窒化シリコン(SiN)膜を形成し、この上層に図2(c)に示すように、低誘電率の誘電体薄膜103としてポーラスシリカ膜を形成する(図1:S101、S102)。
この時点で、上記図7で説明したTMCTS処理を行い、膜のプラズマ耐性を高める(図1:S103)
そして、図3(e)に示すようにフォトリソグラフィによりパターン露光、現像工程を経てレジストパターンR1を形成する(図1:S104)。
さらにこのプラズマ耐性付加処理のなされた表面にアルゴン/ヘリウム/窒素/水素プラズマを照射するプラズマ前処理を行なう(S111)。
そして清浄化された表面にスパッタリング法により拡散防止バリア膜105としての窒化タンタル(TaN)、銅めっき用のシード膜106としての銅薄膜を形成する(図5(i))(図1:S112)。
また、リカバリー処理により各プロセスによるダメージを回復することにより、ハードマスクを用いることなく直接レジストパターンをマスクとしてパターニングすることによっても十分な特性を維持することができる。従って、より高度のパターン精度を得ることができる。
また、十分に機械的強度の高い誘電体薄膜を得ることができるため、CMPにより十分な平坦化が可能となる。
図8は、各処理工程を示す、符号と処理の対応表である。
まず各処理工程後の膜厚変化について測定した結果を説明する。
図9に示すようにRefとして成膜直後にTMCTS処理を行なった図2(c)の工程後の誘電体薄膜103の膜厚の平均値は327nmであった。
その結果、有機洗浄処理によって膜厚の変化はほとんどないが、WC+Tで示すリカバリー処理後のものについては、膜厚がわずかに減少していることがわかる。
次に屈折率について測定した結果を図10に示す。
図10に示すようにRefとして成膜直後にTMCTS処理を行なった図2(c)の工程後の誘電体薄膜103の屈折率は1.202であった。
その結果、有機洗浄処理によって屈折率の変化はほとんどなく、WC+Tで示すリカバリー処理後のものについてもほとんど変化はない。
次に比誘電率について測定した結果を図11に示す。
図11に示すようにRefとして成膜直後にTMCTS処理を行なった図2(c)の工程後の誘電体薄膜103の比誘電率は、空気中で2.35、窒素雰囲気中では2.19であった。図11中左側は空気中、右側は窒素雰囲気中での測定値を示す。
各プロセスにおいてk値は劣化しており、リカバリー処理により大幅に回復し、有機洗浄とハーフエッチングではリカバリー処理により初期値以下に回復している。
次に、比誘電率の面内分布について測定した結果を図13(a)および(b)に示す。
図13(a)は各処理後、図13(b)はリカバリー処理後の比誘電率(k値)を示し、横軸は中心からの距離(nm)を示す。
各プロセス後のk値劣化に顕著な軸方向依存性(面内分布)はみられずO2アッシングを含むアッシング処理A1、A3ではウェハエッジ部で劣化が小さいことがわかる。
次に、この誘電体薄膜のリーク電流を測定した結果を図14(a)および(b)に示す。
図14(a)は各処理後、図14(b)はリカバリー処理後のリーク電流を示し、横軸は電場の大きさ(MV/cm)を示す。
有機洗浄(WC)では、リーク電流はほとんど変わらず、劣化はみられないものの、アッシング工程(A1、A2、A3)とHe工程でリーク電流は増大する。これに対しリカバリー処理(T)を行なった結果、A1+T、A2+T、A3+T、HE+Tで示すように、大幅に回復していることがわかる。
次に、この誘電体薄膜の弾性率および硬度を測定した結果を図15(a)および(b)に示す。
図15(a)および図15(b)は各処理後およびリカバリー処理後の弾性率(E値)および硬度(H値)を測定した結果を示す。図15(c)は各測定データを示す。
次に、硬度、弾性率と比誘電率との関係を示すために、この誘電体薄膜の硬度および弾性率と比誘電率との関係を測定した結果を図16(a)および(b)に示す。
図16(b)において成膜直後の誘電体薄膜の弾性率とk値に対応するEw=17.5GPaの直線よりもk値が小さいものすなわち、左側にあるものが改善された膜であるが、この図から明らかなように、リカバリー処理後のものは全て左側に存在し、良好な特性を発揮していることがわかる。
前記実施の形態1ではレジストパターンをマスクとして層間絶縁膜に溝を形成する工程を含む半導体装置の製造工程について説明したが、本実施の形態では、2層構造のハードマスクを用いた溝の形成について説明する。本実施の形態でも同様にシングルダマシン配線構造の製造方法について説明する。
本実施の形態では、2層構造のハードマスクを用いているため、誘電体薄膜が露呈してダメージを受ける工程は誘電体薄膜自体のエッチング工程(図20(i))と、エッチング後の有機洗浄工程(図20(j))とであり、この2工程の後にリカバリー処理工程を実行するようにしたことを特徴とする。またリカバリープロセスについては図7に示したタイムチャートに従って、実行するものとする。
まず、図17(a)乃至(c)に示すように、前記実施の形態1と同様、素子領域の形成されたシリコン基板101の表面に、エッチングストッパ102として膜厚50nm程度の窒化シリコン(SiN)膜を形成し、この上層に、低誘電率の誘電体薄膜103としてポーラスシリカ膜を形成する。
そして、図18(f)に示すように前記実施の形態1と同様に、フォトリソグラフィによりパターン露光、現像工程を経てレジストパターンR1を形成する。
このようにして、各処理工程を実行した後、配線溝内への配線層の形成を行い、最後にキャップ膜としてのSiN膜等の絶縁膜を形成し、特性評価を行なう。
本実施の形態では2層構造のハードマスクを用いているため、プロセスダメージは若干小さい。
前記実施の形態2では2層構造のハードマスクをマスクとして層間絶縁膜に溝を形成する工程を含む半導体装置の製造工程について説明したが、本実施の形態では、単層構造のハードマスクを用いた溝の形成について説明する。本実施の形態でも同様にシングルダマシン配線構造の製造方法について説明する。
本実施の形態では、1層構造のハードマスクを用いているため、2層構造のハードマスクを用いた場合に比べて、レジストパターンのアッシング工程(図24(h))において誘電体薄膜が露呈している点で、ダメージを受ける工程が増え、レジストパターンのアッシング工程後についてもリカバリー処理工程が必須となる。またこの後でダメージを受ける工程は、実施の形態2と同様、誘電体薄膜自体のエッチング工程と、エッチング後の有機洗浄工程とであり、この2工程の後にリカバリー処理工程を実行する。またリカバリープロセスについては図7に示したタイムチャートに従って、実行するものとする。
まず、図22(a)乃至(c)に示すように、前記実施の形態1、2と同様、素子領域の形成されたシリコン基板101の表面に、エッチングストッパ102として膜厚50nm程度の窒化シリコン(SiN)膜を形成し、この上層に、低誘電率の誘電体薄膜103としてポーラスシリカ膜を形成する。
そして、図23(f)に示すように前記実施の形態1、2と同様に、フォトリソグラフィによりパターン露光、現像工程を経てレジストパターンR1を形成する。
このようにして、各処理工程を実行した後、配線溝内への配線層の形成を行い、最後にキャップ膜としてのSiN膜等の絶縁膜を形成し、特性評価を行なう。
本実施の形態で単層構造のハードマスクを用いているため、プロセスダメージは2層構造のハードマスクよりは若干大きいがリカバリー処理により回復可能である。
ただし、触媒としてNaイオンなどのアルカリイオンを用いると半導体材料としては、劣化の原因となるため、陽イオン型の界面活性剤を用い、触媒としては酸触媒を用いるのが望ましい。酸触媒としては、HClの他、硝酸(HNO3)、硫酸(H2SO4)、燐酸(H3PO4)、H4SO4等を用いてもよい。
また溶媒としては水H2O/アルコール混合溶媒を用いたが、水のみでもよい。
さらにまた、焼成雰囲気としては大気雰囲気を用いたが、大気中でも、減圧下でも、窒素雰囲気中でもよい。望ましくは窒素と水素の混合ガスからなるフォーミングガスを用いることにより、耐湿性が向上し、リーク電流の低減を図ることが可能となる。
さらに、予備重合工程は、30から150℃で1時間乃至120時間保持するようにしたが、望ましくは、60から120℃、更に望ましくは90℃とする。
なお、前記実施形態では、スピナーを用いた塗布方法について説明したが、刷毛で塗布するいわゆる刷毛塗り法も適用可能である。
(1)アルコキシシランをゾルゲル法により成膜して多孔質化した薄膜
この方法では、多孔質化した薄膜を得るために、その製造方法は特に限定されないが、具体的には以下の例のようにして製造することができる。
まず、成膜するための塗布液を調製する。塗布液は、それぞれ後述するような成分であるアルコキシシラン、触媒、および水、さらに必要に応じて溶媒を添加して、0℃〜70℃、好ましくは30〜50℃で、数分〜5時間、好ましくは1〜3時間攪拌して得ることができる。はじめに、上記各成分について説明する。
誘電体薄膜の製造に用いられるアルコキシシランは、特に限定されるものではないが、具体例としてテトラメトキシシラン、テトラエトキシシラン、テトライソプロポキシシラン、テトラブチルシラン等の4級アルコキシシラン;トリメトキシフルオロシラン、トリエトキシフルオロシラン、トリイソプロポキシフルオロシラン、トリブトキシフルオロシラン等の3級アルコキシフルオロシラン;CF3(CF2)3CH2CH2Si(OCH3)3、CF3(CF2)5CH2CH2Si(OCH3)3、CF3(CF2)7CH2CH2Si(OCH3)3、CF3(CF2)9CH2CH2Si(OCH3)3、(CF3)2CF(CF2)4CH2CH2Si(OCH3)3、(CF3)2CF(CF2)6CH2CH2Si(OCH3)3、(CF3)2CF(CF2)8CH2CH2Si(OCH3)3、CF3(C6H4)CH2CH2Si(OCH3)3、CF3(CF2)3(C6H4)CH2CH2Si(OCH3)3、CF3(CF2)5(C6H4)CH2CH2Si(OCH3)3、CF3(CF2)7(C6H4)CH2CH2Si(OCH3)3、CF3(CF2)3CH2CH2SiCH3(OCH3)2、CF3(CF2)5CH2CH2SiCH3(OCH3)2、CF3(CF2)7CH2CH2SiCH3(OCH3)2、CF3(CF2)9CH2CH2SiCH3(OCH3)2、(CF3)2CF(CF2)4CH2CH2SiCH3(OCH3)2、(CF3)2CF(CF2)6CH2CH2SiCH3(OCH3)2、(CF3)2CF(CF2)8CH2CH2SiCH3(OCH3)2、CF3(C6H4)CH2CH2SiCH3(OCH3)2、CF3(CF2)3(C6H4)CH2CH2SiCH3(OCH3)2、CF3(CF2)5(C6H4)CH2CH2SiCH3(OCH3)2、CF3(CF2)7(C6H4)CH2CH2SiCH3(OCH3)2、CF3(CF2)3CH2CH2Si(OCH2CH3)3、CF3(CF2)5CH2CH2Si(OCH2CH3)3、CF3(CF2)7CH2CH2Si(OCH2CH3)3、CF3(CF2)9CH2CH2Si(OCH2CH3)3等のフッ素含有アルコキシシラン;トリメトキシメチルシラン、トリエトキシメチルシラン、トリメトキシエチルシラン、トリエトキシエチルシラン、トリメトキシプロピルシラン、トリエトキシプロピルシラン等の3級アルコキシアルキルシラン;トリメトキシフェニルシラン、トリエトキシフェニルシラン、トリメトキシクロロフェニルシラン、トリエトキシクロロフェニルシラン等の3級アルコキシアリールシラン;トリメトキシフェネチルシラン、トリエトキシフェネチトリエトキシフェネチルシラン等の3級アルコキシフェネチルシラン;ジメトキシジメチルシラン、ジエトキシジメチルシラン等の2級アルコキシアルキルシラン等が挙げられる。これらのうちでは、テトラエトキシシランを用いることが好ましい。
これらのアルコキシシランは、1種単独でも2種以上を組み合わせても用いることができる。
塗布液の調製に用いられる触媒としては、酸触媒またはアルカリ触媒から選ばれる少なくとも1種を使用することができる。
酸触媒としては、無機酸および有機酸を挙げることができ、無機酸としては、例えば塩酸、硝酸、硫酸、フッ酸、リン酸、ホウ酸、臭化水素酸などを挙げることができる。また、有機酸としては、例えば酢酸、プロピオン酸、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、シュウ酸、マレイン酸、メチルマロン酸、アジピン酸、セバシン酸、没食子酸、酪酸、メリット酸、アラキドン酸、シキミ酸、2−エチルヘキサン酸、オレイン酸、ステアリン酸、リノール酸、リノレイン酸、サリチル酸、安息香酸、p−アミノ安息香酸、p−トルエンスルホン酸、ベンゼンスルホン酸、モノクロロ酢酸、ジクロロ酢酸、トリクロロ酢酸、トリフルオロ酢酸、ギ酸、マロン酸、スルホン酸、フタル酸、フマル酸、クエン酸、酒石酸、コハク酸、フマル酸、イタコン酸、メサコン酸、シトラコン酸、リンゴ酸などを挙げることができる。
塗布液調製に使用できる溶剤としては、例えば、メタノール、エタノール、n−プロパノール、i−プロパノール、n−ブタノール、i−ブタノール、sec−ブタノール、t−ブタノール、n−ペンタノール、i−ペンタノール、2−メチルブタノール、sec−ペンタノール、t−ペンタノール、3−メトキシブタノール、n−ヘキサノール、2−メチルペンタノール、sec−ヘキサノール、2−エチルブタノール、sec−ヘプタノール、ヘプタノール−3、n−オクタノール、2−エチルヘキサノール、sec−オクタノール、n−ノニルアルコール、2,6−ジメチルヘプタノール−4、n−デカノール、sec−ウンデシルアルコール、トリメチルノニルアルコール、sec−テトラデシルアルコール、sec−ヘプタデシルアルコール、フェノール、シクロヘキサノール、メチルシクロヘキサノール、3,3,5−トリメチルシクロヘキサノール、ベンジルアルコール、フェニルメチルカルビノール、ジアセトンアルコール、クレゾールなどのモノアルコール系溶媒;エチレングリコール、1,2−プロピレングリコール、1,3−ブチレングリコール、ペンタンジオール−2,4、2−メチルペンタンジオール−2,4、ヘキサンジオール−2,5、ヘプタンジオール−2,4、2−エチルヘキサンジオール−1,3、ジエチレングリコール、ジプロピレングリコール、トリエチレングリコール、トリプロピレングリコール、グリセリンなどの多価アルコール系溶媒;アセトン、メチルエチルケトン、メチル−n−プロピルケトン、メチル−n−ブチルケトン、ジエチルケトン、メチル−i−ブチルケトン、メチル−n−ペンチルケトン、エチル−n−ブチルケトン、メチル−n−ヘキシルケトン、ジ−i−ブチルケトン、トリメチルノナノン、シクロヘキサノン、2−ヘキサノン、メチルシクロヘキサノン、2,4−ペンタンジオン、アセトニルアセトン、ジアセトンアルコール、アセトフェノン、フェンチョンなどのケトン系溶媒;エチルエーテル、i−プロピルエーテル、n−ブチルエーテル、n−ヘキシルエーテル、2−エチルヘキシルエーテル、エチレンオキシド、1,2−プロピレンオキシド、ジオキソラン、4−メチルジオキソラン、ジオキサン、ジメチルジオキサン、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールモノ−n−ブチルエーテル、エチレングリコールモノ−n−ヘキシルエーテル、エチレングリコールモノフェニルエーテル、エチレングリコールモノ−2−エチルブチルエーテル、エチレングリコールジブチルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールモノ−n−ブチルエーテル、ジエチレングリコールジ−n−ブチルエーテル、ジエチレングリコールモノ−n−ヘキシルエーテル、エトキシトリグリコール、テトラエチレングリコールジ−n−ブチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、プロピレングリコールモノブチルエーテル、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル、テトラヒドロフラン、2−メチルテトラヒドロフランなどのエーテル系溶媒;ジエチルカーボネート、酢酸メチル、酢酸エチル、γ−ブチロラクトン、γ−バレロラクトン、酢酸n−プロピル、酢酸i−プロピル、酢酸n−ブチル、酢酸i−ブチル、酢酸sec−ブチル、酢酸n−ペンチル、酢酸sec−ペンチル、酢酸3−メトキシブチル、酢酸メチルペンチル、酢酸2−エチルブチル、酢酸2−エチルヘキシル、酢酸ベンジル、酢酸シクロヘキシル、酢酸メチルシクロヘキシル、酢酸n−ノニル、アセト酢酸メチル、アセト酢酸エチル、酢酸エチレングリコールモノメチルエーテル、酢酸エチレングリコールモノエチルエーテル、酢酸ジエチレングリコールモノメチルエーテル、酢酸ジエチレングリコールモノエチルエーテル、酢酸ジエチレングリコールモノ−n−ブチルエーテル、酢酸プロピレングリコールモノメチルエーテル、酢酸プロピレングリコールモノエチルエーテル、酢酸プロピレングリコールモノプロピルエーテル、酢酸プロピレングリコールモノブチルエーテル、酢酸ジプロピレングリコールモノメチルエーテル、酢酸ジプロピレングリコールモノエチルエーテル、ジ酢酸グリコール、酢酸メトキシトリグリコール、プロピオン酸エチル、プロピオン酸n−ブチル、プロピオン酸i−アミル、シュウ酸ジエチル、シュウ酸ジ−n−ブチル、乳酸メチル、乳酸エチル、乳酸n−ブチル、乳酸n−アミル、マロン酸ジエチル、フタル酸ジメチル、フタル酸ジエチルなどのエステル系溶媒;N−メチルホルムアミド、N,N−ジメチルホルムアミド、N,N−ジエチルホルムアミド、アセトアミド、N−メチルアセトアミド、N,N−ジメチルアセトアミド、N−メチルプロピオンアミド、N−メチルピロリドンなどの含窒素系溶媒などを挙げることができる。
溶媒は、これらから選ばれる1種単独でも2種以上を組み合わせても使用することができる。
アルコキシシランをゾルゲル法により成膜する際にシリカゾルと有機化合物を自己組織化させ、成膜後有機化合物を除去することで多孔質化した薄膜は、上述の(1)の薄膜の製造において、アルコキシシランを用いて塗布液を調製する過程で、さらに細孔形成剤(鋳型)として、例えば界面活性剤のような有機化合物を添加した塗布液から得られる。
CnH2n+1(N(CH3)2(CH2)m)a(CH2)bN(CH3)2CLH2L+1X1+a
(式中、aは0〜2の整数、bは0〜4の整数、nは8〜24の整数、mは0〜12の整数、Lは1〜24の整数であり、Xはハロゲン化物イオン、HSO4−または1価の有機アニオンである。)で表されるアルキルアンモニウム塩の使用が好ましい。
本発明において用いられるシリコーンオイルは、これらの中から選ばれる1種単独でも2種以上を組み合わせても用いることができる。
シリコーンオイルの添加量は、アルコキシシランの100重量部に対して、好ましくは1〜100重量部、さらに好ましくは5〜50重量部の範囲である。シリコーンオイルの添加量を上記範囲にすることにより、細孔内に狭部が形成された誘電体薄膜を容易に調製することができる。
基板表面にゼオライトを結晶成長させることでも多孔質化した薄膜が得られる。その製造法は特に限定されないが、具体的には例えば以下のように製造することができる。
(A)アルコキシシランやコロイダルシリカなどをシリカ源とし、有機アミンを鋳型にして水熱合成することによって得られるゼオライトの微結晶を含有する塗布液を、基板に塗布し、乾燥、焼成して製造する。
(B)アルコキシシランやコロイダルシリカなどをシリカ源とし、有機アミンを鋳型にして水熱合成することによって得られるゼオライトの微結晶を含有する塗布液に、界面活性剤を添加した後、基板に塗布し、乾燥、焼成して製造する。
(C)アルコキシシランやコロイダルシリカなどをシリカ源とし、有機アミンを鋳型にして水熱合成する際に、基板を挿入し基板表面にゼオライトを結晶成長させた後、乾燥、焼成して製造する。
(D)シリカゲルを基板に塗布したものを、有機アミンを含む水蒸気中でゼオライト結晶化させた後、乾燥、焼成して製造する(ドライゲルコンバージョン)。
ゼオライト構造を有することが確認される。
102 エッチングストッパ層
103 誘電体薄膜
104 反射防止膜
105 拡散バリア膜
106 シード膜
107 銅めっき膜
108 キャップ膜
201 酸化シリコン膜
202 窒化シリコン膜
301 炭化シリコン膜
Claims (5)
- Si−O結合を主成分とする骨格の周りに多数の空孔が配置された誘電体薄膜表面に、前記Si−O結合がSiOH結合となり得る反応性プラズマを供給し、前処理を行なう工程と、
前記前処理のなされた前記誘電体薄膜表面にスパッタリング法により導電性膜を形成する工程とを含む半導体装置の製造方法であって、
前記前処理工程に先立ち、前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン(TMCTS)、ヘキサメチルジシラザン(HMDS)、トリメチルクロロシラン(TMCS)分子のうちの少なくとも1種を含むガスを接触させる工程とを含み、
前記ガスを接触させる工程は、
プラズマチャンバー内に前記誘電体薄膜を有する半導体装置を設置し、前記プラズマチャンバー内を不活性ガスで置換する工程と、
前記プラズマチャンバー内にテトラメチルシクロテトラシロキサン(TMCTS)、ヘキサメチルジシラザン(HMDS)、トリメチルクロロシラン(TMCS)分子のうちの少なくとも1種を含む前記ガスを導入する工程と、前記ガスを導入する工程の後、所定時間経過後、前記ガスを不活性ガスで置換する工程とを含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記誘電体薄膜は、疎水化処理のなされた薄膜であることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記ガスを導入する工程は、前記プラズマチャンバー内を加熱しながら導入することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記ガスを導入する工程は、前記誘電体薄膜の表面に、窒素とTCMTSとの混合ガスを供給する工程である半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記ガスを導入する工程は、
表面に前記誘電体薄膜の形成された基板が載置された前処理のためのチャンバー内の残留ガスを窒素ガスで置換する工程と、
前記チャンバー内部を真空吸引する工程と、
前記誘電体薄膜の表面に窒素とTCMTSとの混合ガスを供給する工程とを含む半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004255462A JP4903373B2 (ja) | 2004-09-02 | 2004-09-02 | 半導体装置の製造方法 |
CN2005800296175A CN101010794B (zh) | 2004-09-02 | 2005-09-01 | 半导体器件的制备方法以及用该方法制备的半导体器件 |
KR1020077005104A KR101018926B1 (ko) | 2004-09-02 | 2005-09-01 | 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치 |
US11/661,705 US8288295B2 (en) | 2004-09-02 | 2005-09-01 | Manufacturing method of semiconductor device and semiconductor device produced therewith |
PCT/JP2005/016030 WO2006025500A1 (ja) | 2004-09-02 | 2005-09-01 | 半導体装置の製造方法およびこれを用いて形成された半導体装置 |
TW094130048A TWI381448B (zh) | 2004-09-02 | 2005-09-02 | 半導體裝置之製造方法及使用該方法所形成之半導體裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004255462A JP4903373B2 (ja) | 2004-09-02 | 2004-09-02 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006073799A JP2006073799A (ja) | 2006-03-16 |
JP2006073799A5 JP2006073799A5 (ja) | 2007-10-11 |
JP4903373B2 true JP4903373B2 (ja) | 2012-03-28 |
Family
ID=36000149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004255462A Active JP4903373B2 (ja) | 2004-09-02 | 2004-09-02 | 半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8288295B2 (ja) |
JP (1) | JP4903373B2 (ja) |
KR (1) | KR101018926B1 (ja) |
CN (1) | CN101010794B (ja) |
TW (1) | TWI381448B (ja) |
WO (1) | WO2006025500A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4903373B2 (ja) | 2004-09-02 | 2012-03-28 | ローム株式会社 | 半導体装置の製造方法 |
JP4903374B2 (ja) * | 2004-09-02 | 2012-03-28 | ローム株式会社 | 半導体装置の製造方法 |
JP2008117903A (ja) | 2006-11-02 | 2008-05-22 | Toshiba Corp | 半導体装置の製造方法 |
US20080264672A1 (en) * | 2007-04-26 | 2008-10-30 | Air Products And Chemicals, Inc. | Photoimprintable Low Dielectric Constant Material and Method for Making and Using Same |
US7867891B2 (en) * | 2008-12-10 | 2011-01-11 | Intel Corporation | Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance |
JP2010267716A (ja) * | 2009-05-13 | 2010-11-25 | Elpida Memory Inc | 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法 |
US8278139B2 (en) * | 2009-09-25 | 2012-10-02 | Applied Materials, Inc. | Passivating glue layer to improve amorphous carbon to metal adhesion |
US8513107B2 (en) * | 2010-01-26 | 2013-08-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Replacement gate FinFET devices and methods for forming the same |
CN102384865A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 制备半导体样品的方法 |
US9460997B2 (en) | 2013-12-31 | 2016-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for semiconductor devices |
US9735028B2 (en) * | 2015-03-12 | 2017-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming semiconductor device structure with fine line pitch and fine end-to-end space |
US10283404B2 (en) * | 2017-03-30 | 2019-05-07 | Lam Research Corporation | Selective deposition of WCN barrier/adhesion layer for interconnect |
DE102019120765B4 (de) * | 2018-09-27 | 2024-02-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum bilden eines halbleiterbauelements |
US10867840B2 (en) * | 2018-09-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a semiconductor device |
KR102276003B1 (ko) * | 2019-09-06 | 2021-07-13 | 세메스 주식회사 | 저유전체막 형성 방법 |
CN112582536B (zh) * | 2020-12-10 | 2023-03-24 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件及其制备方法 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6077792A (en) * | 1997-07-14 | 2000-06-20 | Micron Technology, Inc. | Method of forming foamed polymeric material for an integrated circuit |
US6121130A (en) * | 1998-11-16 | 2000-09-19 | Chartered Semiconductor Manufacturing Ltd. | Laser curing of spin-on dielectric thin films |
JP2000294634A (ja) * | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
JP3479023B2 (ja) * | 1999-05-18 | 2003-12-15 | シャープ株式会社 | 電気配線の製造方法および配線基板および表示装置および画像検出器 |
JP2001118842A (ja) * | 1999-10-15 | 2001-04-27 | Nec Corp | 半導体装置とその製造方法 |
JP3419745B2 (ja) | 2000-02-28 | 2003-06-23 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
US6329062B1 (en) * | 2000-02-29 | 2001-12-11 | Novellus Systems, Inc. | Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits |
US6709806B2 (en) * | 2000-03-31 | 2004-03-23 | Kabushiki Kaisha Toshiba | Method of forming composite member |
US6559070B1 (en) | 2000-04-11 | 2003-05-06 | Applied Materials, Inc. | Mesoporous silica films with mobile ion gettering and accelerated processing |
US6720249B1 (en) | 2000-04-17 | 2004-04-13 | International Business Machines Corporation | Protective hardmask for producing interconnect structures |
JP3532830B2 (ja) | 2000-05-24 | 2004-05-31 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
AU2001266998A1 (en) | 2000-06-23 | 2002-01-08 | Honeywell International, Inc. | Method to restore hydrophobicity in dielectric films and materials |
JP5068402B2 (ja) * | 2000-12-28 | 2012-11-07 | 公益財団法人国際科学振興財団 | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
US6475929B1 (en) * | 2001-02-01 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant |
US6533855B1 (en) * | 2001-02-13 | 2003-03-18 | Novellus Systems, Inc. | Dispersions of silicalite and zeolite nanoparticles in nonpolar solvents |
JP4169950B2 (ja) * | 2001-05-18 | 2008-10-22 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4540885B2 (ja) * | 2001-06-29 | 2010-09-08 | ローム株式会社 | 半導体装置の製造方法 |
US6541842B2 (en) * | 2001-07-02 | 2003-04-01 | Dow Corning Corporation | Metal barrier behavior by SiC:H deposition on porous materials |
TW561634B (en) | 2001-09-25 | 2003-11-11 | Rohm Co Ltd | Method for producing semiconductor device |
JP2003142579A (ja) * | 2001-11-07 | 2003-05-16 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
CN1296771C (zh) | 2002-03-04 | 2007-01-24 | 东京毅力科创株式会社 | 在晶片处理中低电介质材料的钝化方法 |
JP2003282698A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置の製造方法および半導体装置 |
TWI273090B (en) | 2002-09-09 | 2007-02-11 | Mitsui Chemicals Inc | Method for modifying porous film, modified porous film and use of same |
JP2004210579A (ja) | 2002-12-27 | 2004-07-29 | Mitsui Chemicals Inc | 多孔質シリカフィルムの製造方法、該方法により得られた多孔質シリカフィルム、並びにそれからなる半導体装置 |
JP4050631B2 (ja) | 2003-02-21 | 2008-02-20 | 株式会社ルネサステクノロジ | 電子デバイスの製造方法 |
US7176144B1 (en) * | 2003-03-31 | 2007-02-13 | Novellus Systems, Inc. | Plasma detemplating and silanol capping of porous dielectric films |
US7009280B2 (en) * | 2004-04-28 | 2006-03-07 | International Business Machines Corporation | Low-k interlevel dielectric layer (ILD) |
JP4903373B2 (ja) | 2004-09-02 | 2012-03-28 | ローム株式会社 | 半導体装置の製造方法 |
JP4903374B2 (ja) * | 2004-09-02 | 2012-03-28 | ローム株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-09-02 JP JP2004255462A patent/JP4903373B2/ja active Active
-
2005
- 2005-09-01 US US11/661,705 patent/US8288295B2/en active Active
- 2005-09-01 WO PCT/JP2005/016030 patent/WO2006025500A1/ja active Application Filing
- 2005-09-01 KR KR1020077005104A patent/KR101018926B1/ko active IP Right Grant
- 2005-09-01 CN CN2005800296175A patent/CN101010794B/zh not_active Expired - Fee Related
- 2005-09-02 TW TW094130048A patent/TWI381448B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI381448B (zh) | 2013-01-01 |
TW200618113A (en) | 2006-06-01 |
CN101010794B (zh) | 2010-06-23 |
JP2006073799A (ja) | 2006-03-16 |
WO2006025500A1 (ja) | 2006-03-09 |
US20080122101A1 (en) | 2008-05-29 |
CN101010794A (zh) | 2007-08-01 |
KR20070046912A (ko) | 2007-05-03 |
KR101018926B1 (ko) | 2011-03-02 |
US8288295B2 (en) | 2012-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7727907B2 (en) | Manufacturing method of semiconductor device and semiconductor device produced therewith | |
KR101018926B1 (ko) | 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치 | |
JP5592327B2 (ja) | 誘電体膜の材料特性を高めるための活性化学的方法 | |
JP5030478B2 (ja) | 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置 | |
KR100671850B1 (ko) | 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도 | |
US8283260B2 (en) | Process for restoring dielectric properties | |
JP2003526197A (ja) | シランをベースとするナノポーラスシリカ薄膜 | |
CN101312129A (zh) | 提高介电膜的材料性能的活化化学方法 | |
KR101137756B1 (ko) | 로우-k 막을 제조하는 방법, 반도체 소자 및 그 제조 방법 | |
JP4422643B2 (ja) | 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置 | |
JP4261297B2 (ja) | 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途 | |
JP4657859B2 (ja) | 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置 | |
JP2005116830A (ja) | 多孔質シリカの製造方法、多孔質シリカおよびその用途 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4903373 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |