CN102384865A - 制备半导体样品的方法 - Google Patents

制备半导体样品的方法 Download PDF

Info

Publication number
CN102384865A
CN102384865A CN2010102749793A CN201010274979A CN102384865A CN 102384865 A CN102384865 A CN 102384865A CN 2010102749793 A CN2010102749793 A CN 2010102749793A CN 201010274979 A CN201010274979 A CN 201010274979A CN 102384865 A CN102384865 A CN 102384865A
Authority
CN
China
Prior art keywords
dielectric layer
tem
intermetallic dielectric
metal level
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102749793A
Other languages
English (en)
Inventor
庞凌华
陈柳
齐瑞娟
王玉科
何伟业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010102749793A priority Critical patent/CN102384865A/zh
Publication of CN102384865A publication Critical patent/CN102384865A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种制备半导体样品的方法,包括:(a)提供前端器件结构,前端器件结构上具有金属间介电层,金属间介电层中具有大马士革结构;(b)在大马士革结构中和金属间介电层上形成金属层,金属层高于金属间介电层;(c)对步骤(b)形成的结构进行减薄处理,形成半导体样品。采用本发明的方法来制作具有大马士革结构的TEM观察样品,能够有效解决传统工艺中的TEM观察样品减薄处理后其结构发生扭曲变形的问题,提高制备具有大马士革结构的TEM观察样品的可靠性和准确性,进而提高通过其观测结构所进行的失效分析的准确性和可靠性。并且本实施例的方法实施难度小、实施成本较低,具有很高的实用性。

Description

制备半导体样品的方法
技术领域
本发明涉及半导体制造工艺领域,尤其涉及一种制备用于TEM(透射电子显微镜)观察的具有大马士革结构的半导体样品的方法。
背景技术
随着半导体制造产业的发展,设计和制造的半导体器件尺寸和电路参数越来越小,相应影响半导体器件的性能的因素也就越来越多。因此,在半导体器件的设计过程中,为使设计出来的半导体器件具有较高的可靠性和有效性,一般需要根据半导体器件的设计方案制备相应的半导体器件样品,并对半导体器件样品进行有效性分析,进而可根据有效性分析的结果,对半导体器件的设计方案进行修改,从而使根据半导体器件的设计方案制造的半导体器件的可靠性和有效性得到充分的保证。
在对半导体器件样品进行失效分析的过程中,往往会使用TEM来观察半导体器件样品。使用TEM对半导体器件样品进行观察,可以直观且准确地找出半导体器件样品中的缺陷,从而提高失效分析的精度和准确性。在使用TEM对半导体器件样品进行观察前,由于TEM设备的要求,需要将半导体器件样品进行减薄处理,形成TEM观察样品。减薄处理通常有两种:手工研磨配合离子束减薄(Polish)和聚焦离子束减薄(FIB)。
目前的半导体工艺中,普遍具有采用大马士革工艺形成的大马士革结构。大马士革结构一般分为单大马士革结构和双大马士革结构。如图1A所示,为具有采用双大马士革工艺制作的双大马士革结构的半导体器件100。前端器件结构101上形成有金属间介电层(IMD)102,金属间介电层102的材料一般采用低k(介电常数)材料,金属间介电层102中具有由通孔103和沟道104构成的双大马士革结构。可选地,在通孔103和沟道104的内表面,通常会形成阻挡层,以在后续工艺中作为金属扩散阻挡层使用。一般情况下,当采用TEM对具有双大马士革结构的半导体样品进行分析时,对半导体器件100进行减薄处理至特定厚度形成TEM观察样品,以符合TEM观察的要求。但是减薄处理过程中,高能离子束和电子束会对金属间介电层造成伤害,使其发生塌缩变形,如图1B所示和1C所示。图1B是现有技术采用聚焦离子束减薄制备的具有双大马士革结构的TEM观察样品的TEM图,图1C是采用手工研磨配合离子束减薄制备的具有双大马士革结构的TEM观察样品的TEM图。从图中可以看出,由于金属间介电层102的扭曲变形,直接导致整个半导体样品发生了严重的扭曲变形,形成了扭曲变形区110。这种由于减薄处理带来的TEM观察样品的缺陷,使得所观察到的结果不能准确地反应半导体样品的形貌,进而使得这种观察失去意义。
现有技术中,一般采用以下几种方法来解决制备具有大马士革结构的TEM观察样品时发生形变的问题:一种方法是通过改变金属间介电层所使用的材料,来提高金属间介电层的应力,使其在高能离子束和电子束的作用下不容易发生变形。但是,改变金属间介电层的材料以使其在高能离子束和电子束的作用下不容易发生变形,不仅在技术上难以实现,并且相应的成本很高,技术效果也并不理想,因而并不是一种可取的方法。另一种方法是对离子束减薄工艺进行改进,使其不会引发低介电材料层的扭曲变形,但是这种方法同样在技术上难以实现,并且相应的成本很高,技术效果也并不理想。
因此,如何有效地解决减薄处理对具有大马士革结构的TEM观察样品造成的形变就成为亟待解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为解决减薄处理对具有大马士革结构的TEM观察样品造成的形变的问题,本发明提供了一种制备半导体样品的方法,包括:(a)提供前端器件结构,所述前端器件结构上具有金属间介电层,所述金属间介电层中具有大马士革结构;(b)在所述大马士革结构中和所述金属间介电层上形成金属层,所述金属层高于所述金属间介电层;(c)对步骤(b)形成的结构进行减薄处理,形成所述半导体样品。
优选地,还包括:(d)在所述金属层上形成阻挡层。
优选地,所述阻挡层的厚度为20~200纳米。
优选地,所述阻挡层的材料是氮掺杂的碳化硅,氮化钽或钽。
优选地,所述大马士革结构为单大马士革结构或双大马士革结构。
优选地,所述金属层的材料为铜或铝。
优选地,所述金属层的高度大于所述金属间介电层高度10~500纳米。
优选地,所述减薄处理是研磨配合离子束减薄或聚焦离子束减薄。
采用本发明的方法来制作具有大马士革结构的TEM观察样品,能够有效解决传统工艺中的TEM观察样品减薄处理后其结构发生扭曲变形的问题,提高制备具有大马士革结构的TEM观察样品的可靠性和准确性,进而提高通过其观测结构所进行的失效分析的准确性和可靠性。并且本实施例的方法实施难度小、实施成本较低,具有很高的实用性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1A是现有技术中具有采用双大马士革工艺制作的双大马士革结构的半导体器件;
图1B是现有技术采用聚焦离子束减薄制备的具有双大马士革结构的TEM观察样品的TEM图;
图1C是现有技术中采用手工研磨配合离子束减薄制备的具有双大马士革结构的TEM观察样品的TEM图;
图2A至2C是根据本发明的一个实施例的制备具有双大马士革结构的TEM观察样品的剖面示意图;
图3A是根据本发明的一个优选实施例的制备具有双大马士革结构的TEM观察样品采用聚焦离子束减薄处理后的TEM图;
图3B是根据本发明的一个优选实施例的制备具有双大马士革结构的TEM观察样品采用手工研磨配合离子束减薄处理后的TEM图;
图4A至4C是根据本发明的一个实施例的制备具有单大马士革结构的TEM观察样品的剖面示意图;
图5是根据本发明制作具有大马士革结构的TEM观察样品的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明,将在下列的描述中提出详细的步骤,以便说明本发明是如何解决制备具有大马士革结构的TEM观察样品时发生扭曲变形的问题。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明,本发明的优点和特征将更清楚。需要说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、清晰地辅助说明本发明实施例的目的。应当了解,当提到一层在另一层“上”时,该层可以直接覆盖在“另一层”上面,或者可以形成在覆盖于“另一层”的一个或多个中间层之上。另外,还应该理解,提到一层在两个层“之间”时,它可以是在两个层之间的唯一的层,也可以在这两层之间设置一个或多个其他中间层。
实旋例1
如图2A所示,提供前端器件结构201。前端器件结构201包括前序工艺中所形成的器件结构,例如栅极、源极、漏极以及其它互连层等常规结构,其它互连层的具体举例为第一铜互连层202A和202B形成于前端器件结构201内并露出其上表面。前端器件结构201上形成有金属间介电层203,形成方式可以是化学气相沉积(CVD)法,材料可以选择为低k材料,例如是掺氟二氧化硅等。金属间介电层203中具有采用双大马士革工艺形成的通孔211A、211B和形成于通孔211A、211B正上方的沟道212,且通孔211A、211B分别位于第一铜互连层202A、202B的正上方,露出部分第一铜互连层202A和202B。
如图2B所示,在如图2A所示的结构中,即在通孔211A、211B和沟道212的内表面形成第一阻挡层205,第一阻挡层205的材料一般选择为TaN,厚度大约为2~15纳米,形成方式可以选择为PVD法。然后在第一阻挡层205上形成第二阻挡层206,第二阻挡层206的材料选择为与铜粘结度较强的材料,例如选择为Ta,厚度大约为2~15纳米,形成方式为PVD法。
如图2C所示,在如图2B所示的结构上,即在通孔211A、211B和沟道212中以及第二阻挡层206上形成金属层207,为有效地使金属层207充满通孔211A、211B和沟道212,金属层207的材质可以是填孔能力强、受应力作用不易发生变形的任何金属,例如材料可以选择为铜或铝。当金属层为铝时,一般采用物理气相沉积;当金属层为铜时,一般采用化学气相沉积或电镀。需要说明的是,由于物理气相沉积工艺、化学气相沉积工艺和电镀工艺属于现有技术范畴,因此,为防止与本发明产生混淆,不对物理气相沉积工艺、化学气相沉积工艺和工艺的具体工艺步骤和参数进行详细说明。金属层207的顶部要高于金属间介电层212,高出的部分为10~500纳米左右,这是为了避免金属层207未完全填充通孔211A、211B和沟道212的情况,且考虑了生产成本的问题,以免浪费过多的金属。
可选地,还可以在金属层上形成第三阻挡层,其厚度为20~200纳米,用于防止金属层207中的金属原子扩散到其它区域(未示出)。第三阻挡层的厚度越大,防止金属层207中的金属原子扩散到其它区域的效果就越好。需要说明的是,本优选实施方式所给出的第三阻挡层的厚度为20~200纳米的范围,一方面考虑到有效地保证金属层207中的金属原子不会扩散到其它区域,需要使第三阻挡层的厚度大于20纳米,另一方面还考虑到无限增加第三阻挡层的厚度会提高生产成本,所以将第三阻挡层的厚度限定在200纳米以下。因此,本领域技术人员在不考虑生产成本的前提下,第三阻挡层的厚度提高到200纳米以上也应纳入本发明的范围。第三阻挡层的材质可以为:氮掺杂的碳化硅,氮化钽或钽。由于第三阻挡层的作用是防止金属层207中的金属原子扩散其它区域,因此金属层上生成的阻挡层的材质还可以是本领域技术人员常用的起阻挡金属原子扩散的作用的材质,例如氮掺杂的碳化硅、氮化钽或钽。
然后,采用上述实施例制作的TEM观察样品进行减薄处理,完成整个具有双大马士革结构的TEM样品的制作。
根据本实施例,通过在双大马士革结构中填充厚度高于金属间介电层的金属层以抵消在减薄处理中对金属间介电层203产生的应力,使得减薄处理后的TEM样品不会发生形变,进一步会使得TEM的观察结果更加准确。如图3A为根据上述实施例制作的具有双大马士革结构的TEM观察样品采用聚焦离子束减薄处理后的TEM图,如图3B为根据上述实施例制作的具有双大马士革结构的TEM观察样品采用手工研磨配合离子束减薄处理后的TEM图,从图中可以看出,采用聚焦离子束减薄处理后的TEM观察样品,变形程度明显减弱;而采用手工研磨配合离子束减薄方法处理后的TEM观察样品并未发生任何形变,可以证明本发明的方法取得了良好的技术效果。
实施例2
如图4A所示,提供前端器件结构401。前端器件结构401包括前序工艺中所形成的器件结构,例如栅极、源极、漏极以及其它互连层等常规结构,其它互连层的具体举例为第一铜互连层402形成于前端器件结构401内并露出其上表面。前端器件结构401上形成有金属间介电层403,形成方式可以是化学气相沉积(CVD)法,材料可以选择为低k(介电常数)材料,例如是掺氟二氧化硅等。金属间介电层403中具有采用单大马士革工艺形成的通孔411。通孔411位于第一铜互连层402的正上方,露出部分第一铜互连层402。
如图4B所示,在如图4A所示的结构上,即在通孔411的内表面形成第一阻挡层404,第一阻挡层404的材料一般选择为TaN,厚度大约为4~15纳米,形成方式可以选择为PVD法。然后在第一阻挡层405上形成第二阻挡层406,第二阻挡层406的材料选择为与铜粘结度较强的材料,例如选择为Ta,厚度大约为4~15纳米,形成方式为PVD法。
如图4C所示,在如图4B所示的结构上,即在通孔411中和第二阻挡层406上形成金属层407,材料可以选择为铜或铝。为有效地使金属层407充满通孔411A,金属层407的材质可以是填孔能力强、受应力作用不易发生变形的任何金属,例如材料可以选择为铜或铝。当金属层407的材料选择为铝时,一般采用物理气相沉积,当金属层407的材料选择为铜时,一般采用化学气相沉积或电镀。需要说明的是,由于物理气相沉积工艺、化学气相沉积工艺和电镀工艺属于现有技术范畴,因此,为防止与本发明产生混淆,不对物理气相沉积工艺、化学气相沉积工艺和工艺的具体工艺步骤和参数进行详细说明。金属层407的顶部要高于金属间介电层413,高出的部分为10~500纳米左右,这是为了避免金属层407未完全填充通孔411的情况,且考虑了生产成本的问题,以免浪费过多的金属。
可选地,还可以在金属层407上形成第三阻挡层,其厚度为20~200纳米,用于防止金属层407中的金属原子扩散到其它区域(未示出)。第三阻挡层的厚度越大,防止金属层407中的金属原子扩散到其它区域的效果就越好。需要说明的是,本优选实施方式所给出的第三阻挡层的厚度为20~200纳米的范围,一方面考虑到有效地保证金属层407中的金属原子不会扩散到其它区域,需要使第三阻挡层的厚度大于20纳米,另一方面还考虑到无限增加第三阻挡层的厚度会提高生产成本,所以将第三阻挡层的厚度限定在200纳米以下。因此,本领域技术人员在不考虑生产成本的前提下,第三阻挡层的厚度提高到200纳米以上也应纳入本发明的范围。第三阻挡层的材质可以为:氮掺杂的碳化硅,氮化钽或钽。由于第三阻挡层的作用是防止金属层407中的金属原子扩散其它区域,因此金属层上生成的阻挡层的材质还可以是本领域技术人员常用的起阻挡金属原子扩散的作用的材质,例如氮掺杂的碳化硅、氮化钽或钽。
然后,采用上述实施例制作的TEM观察样品进行减薄处理,完成整个具有双大马士革结构的TEM样品的制作。
本发明中所采用的减薄处理可以包括:手工研磨配合离子束减薄。研磨配合离子束减薄适合区域面积大于40微米×40微米的TEM观察样品,在通过研磨配合离子束减薄对TEM观察样品进行减薄处理时,离子束电压一般控制在5KV以下。需要说明的是,手工研磨配合离子束减薄工艺属于现有技术范畴,因此,为防止与本发明产生混淆,不对所采用的手工研磨配合离子束减薄工艺的具体参数和具体工艺要求进行详细说明。
优选地,减薄处理也可以包括:聚焦离子束减薄。聚焦离子束减薄适合区域面积大于100纳米×100纳米的TEM观察样品,在通过聚焦离子束减薄对TEM观察样品进行减薄处理时,离子束电压一般控制在30KV以下。需要说明的是,聚焦离子束减薄工艺属于现有技术范畴,因此,为防止与本发明产生混淆,不对所采用的聚焦离子束减薄的具体参数和具体工艺要求进行详细说明。
采用本发明的方法来制作具有大马士革结构的TEM观察样品,能够有效解决传统工艺中的TEM观察样品减薄处理后其结构发生扭曲变形的问题,提高制备具有大马士革结构的TEM观察样品的可靠性和准确性,进而提高通过其观测结构所进行的失效分析的准确性和可靠性。并且本实施例的方法实施难度小、实施成本较低,具有很高的实用性。
图5为根据本发明的实施例制作具有大马士革结构的TEM观察样品的流程图。在步骤501中,提供前端器件结构,前端器件结构上具有金属间介电层,金属间介电层中具有大马士革结构。在步骤502中,在大马士革结构中和金属间介电层上形成金属层,金属层高于金属间介电层。在步骤503中,对步骤502所形成的整个结构进行减薄处理,形成具有大马士革结构的TEM观察样品。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种制备半导体样品的方法,包括:
(a)提供前端器件结构,所述前端器件结构上具有金属间介电层,所述金属间介电层中具有大马士革结构;
(b)在所述大马士革结构中和所述金属间介电层上形成金属层,所述金属层高于所述金属间介电层;
(c)对步骤(b)形成的结构进行减薄处理,形成所述半导体样品。
2.如权利要求1所述的方法,还包括:
(d)在所述金属层上形成阻挡层。
3.如权利要求2所述的方法,其特征在于,所述阻挡层的厚度为20~200纳米。
4.如权利要求2所述的方法,其特征在于,所述阻挡层的材料是氮掺杂的碳化硅,氮化钽或钽。
5.如权利要求1或2所述的方法,其特征在于,所述大马士革结构为单大马士革结构或双大马士革结构。
6.如权利要求5所述的方法,其特征在于,所述金属层的材料为铜或铝。
7.如权利要求5所述的方法,其特征在于,所述金属层的高度大于所述金属间介电层高度10~500纳米。
8.如权利要求5所述的方法,其特征在于,所述减薄处理是研磨配合离子束减薄或聚焦离子束减薄。
CN2010102749793A 2010-09-03 2010-09-03 制备半导体样品的方法 Pending CN102384865A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102749793A CN102384865A (zh) 2010-09-03 2010-09-03 制备半导体样品的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102749793A CN102384865A (zh) 2010-09-03 2010-09-03 制备半导体样品的方法

Publications (1)

Publication Number Publication Date
CN102384865A true CN102384865A (zh) 2012-03-21

Family

ID=45824495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102749793A Pending CN102384865A (zh) 2010-09-03 2010-09-03 制备半导体样品的方法

Country Status (1)

Country Link
CN (1) CN102384865A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104422605A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种tem样品的制备方法
CN110553885A (zh) * 2019-10-14 2019-12-10 长江存储科技有限责任公司 采用fib制备测试样品的方法以及测试样品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101010794A (zh) * 2004-09-02 2007-08-01 罗姆股份有限公司 半导体器件的制备方法以及用该方法制备的半导体器件
US20100181682A1 (en) * 2009-01-20 2010-07-22 Shinya Arai Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101010794A (zh) * 2004-09-02 2007-08-01 罗姆股份有限公司 半导体器件的制备方法以及用该方法制备的半导体器件
US20100181682A1 (en) * 2009-01-20 2010-07-22 Shinya Arai Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104422605A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种tem样品的制备方法
CN104422605B (zh) * 2013-08-27 2017-02-22 中芯国际集成电路制造(上海)有限公司 一种tem样品的制备方法
CN110553885A (zh) * 2019-10-14 2019-12-10 长江存储科技有限责任公司 采用fib制备测试样品的方法以及测试样品

Similar Documents

Publication Publication Date Title
DE102009044961B4 (de) Chipintegrierte HF-Abschirmungen mit rückseitigen Umverdrahtungsleitungen
DE102009012594B4 (de) Durch-Substrat-Via-Halbleiterkomponenten
DE102013103206B4 (de) Durchkontaktierungsstruktur sowie Verfahren
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102016116094B4 (de) Integrierter Chip und seine Herstellungsmethode
DE102013106577B4 (de) Package-in-Packages und Verfahren zu ihrer Herstellung
DE102008059871B4 (de) Feuchtigkeitsbarrierenkondensatoren in Halbleiterkomponenten
DE102020111391A1 (de) Rückseitenkondensatortechniken
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102013104112A1 (de) Verbindungsstruktur und -verfahren
DE102013111452B4 (de) Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren
DE102019127076B4 (de) Filmstruktur für bondkontaktstelle und verfahren zu ihrer herstellung
DE102009004725A1 (de) Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
DE102013211553A1 (de) Monitorstrukturen und verfahren zu ihrer bildung
DE102012100189B4 (de) Halbleiterstruktur mit Entladungsbauelementen und Verfahren zur Herstellung eines Halbleiterbauelements mit Entladungsbauelementen
DE102011050934A1 (de) Rückseitenbearbeitung von Halbleiterbauelementen
DE102013104368A1 (de) Verfahren für die Ausbildung einer Verbindungsstruktur
DE102021100457A1 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102014019447B4 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen und integrierte Halbleiterschaltungen
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
CN102384865A (zh) 制备半导体样品的方法
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE102021118126A1 (de) Gestapeltes halbleiterbauelement und verfahren
DE102009043740B4 (de) Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
DE102009005458A1 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130105

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130105

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120321