DE102020111391A1 - Rückseitenkondensatortechniken - Google Patents

Rückseitenkondensatortechniken Download PDF

Info

Publication number
DE102020111391A1
DE102020111391A1 DE102020111391.9A DE102020111391A DE102020111391A1 DE 102020111391 A1 DE102020111391 A1 DE 102020111391A1 DE 102020111391 A DE102020111391 A DE 102020111391A DE 102020111391 A1 DE102020111391 A1 DE 102020111391A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
semiconductor
trench
capacitor electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020111391.9A
Other languages
English (en)
Inventor
Min-Feng KAO
Dun-Nian Yaung
Hsing-Chih LIN
Jen-Cheng Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020111391A1 publication Critical patent/DE102020111391A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Abstract

Einige Ausführungsformen betreffen eine Halbleiterstruktur aufweisend ein Halbleitersubstrat aufweisend eine Vorderseitenfläche und eine Rückseitenfläche. Eine Zwischenverbindungsstruktur ist über der Vorderseitenfläche angeordnet. Die Zwischenverbindungsstruktur weist mehrere Metallleitungen und Durchkontaktierungen auf, welche Halbleitertransistorvorrichtungen angeordnet in oder auf der Vorderseitenfläche des Halbleitersubstrats funktionell miteinander verbinden. Ein Graben ist in der Rückseitenfläche des Halbleitersubstrats angeordnet. Der Graben ist mit einer inneren Kondensatorelektrode, einer über der inneren Kondensatorelektrode angeordneten dielektrischen Kondensatorschicht und einer über der dielektrischen Kondensatorschicht angeordneten äußeren Kondensatorelektrode gefüllt.

Description

  • VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/868,289 , eingereicht am 28. Juni 2019, die durch Bezugnahme vollumfänglich in die vorliegende Anmeldung aufgenommen wird.
  • STAND DER TECHNIK
  • Mobiltelefone und andere mobile Vorrichtungen sind häufig auf Keramikkondensatoren und andere passive Bauelemente angewiesen, welche einzeln auf gedruckten Schaltungsplatten (PCBs) der mobilen Vorrichtungen angebracht und durch die PCBs elektrisch mit integrierten Schaltungen (ICs) der mobilen Vorrichtungen verbunden sind. Dies verbraucht jedoch große Teile der Oberfläche auf den PCBs und beschränkt somit die Größe der mobilen Vorrichtung und/oder die Funktionalität der mobilen Vorrichtung. Ferner erhöht das einzelne Anbringen und elektrische Verbinden der passiven Vorrichtungen die Herstellungskosten. Folglich setzen mobile Vorrichtungen immer stärker auf integrierte passive Bauelemente (IPDs), um Größe und Kosten zu verringern und die Funktionalität zu erhöhen. Ein IPD ist eine Sammlung aus einem oder mehreren passiven Bauelementen, welche in eine einzige monolithische Vorrichtung eingebettet und als eine integrierte Schaltung (IC) gepackt werden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 stellt eine Querschnittsansicht einiger Ausführungsformen einer Halbleiterstruktur aufweisend einen Rückseitengrabenkondensator mit einer hohen Flächenkapazität dar.
    • 2 stellt eine Querschnittsansicht einiger Ausführungsformen einer Halbleiterstruktur aufweisend einen Rückseitengrabenkondensator mit einer hohen Flächenkapazität dar.
    • 3 stellt eine Querschnittsansicht einiger Ausführungsformen einer dreidimensionalen IC dar, welche Rückseitengrabenkondensatoren aufweist.
    • 4-11 stellen eine Reihe von Querschnittsansichten dar, welche gemeinsam einige Ausführungsformen der Herstellung einer Halbleiterstruktur im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung darstellen.
    • 12 stellt ein Ablaufdiagramm dar, welches einige Ausführungsformen von Verfahren im Einklang mit der vorliegenden Offenbarung darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Umsetzen verschiedener Merkmale dieser Offenbarung bereit. Nachfolgend sind spezifische Beispiele von Komponente und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich nur Beispiele, und sollen keinesfalls als Einschränkung ausgelegt werden. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Merkmal in direktem Kontakt miteinander gebildet sind, können jedoch auch Ausführungsformen umfassen, in welchen zusätzliche Merkmale derart zwischen dem ersten Merkmal und dem zweiten Merkmal gebildet sein können, dass das erste und das zweite Merkmal nicht in direktem Kontakt miteinander sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -Zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Begriffe räumlicher Beziehungen, wie zum Beispiel „unter“, „darunter“, „niedriger“, „über“, „obere/r/s“ und dergleichen hierin zum Zweck einer einfacheren Beschreibung der Beziehung eines in den FIG. dargestellten Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) verwendet werden. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den FIG. abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
  • Metall-Isolator-Metall-Kondensatoren (MIM-Kondensatoren) oder Metall-Oxid-Metall-Kondensatoren (MOM-Kondensatoren) sind üblicherweise in integrierten Schaltungen (ICs) eingebettet und werden anstelle von Keramikkondensatoren verwendet, um die Größe mobiler Vorrichtungen zu verringern, die Kosten mobiler Vorrichtungen zu verringern, die Funktionalität mobiler Vorrichtungen zu erhöhen, oder eine beliebige Kombination der vorstehenden Ziele zu erreichen. In einigen Fällen ist ein MIM- oder ein MOM-Kondensator in einer Zwischenverbindungsstruktur, welche über einer Vorderseite eines Halbleitersubstrat liegt, angeordnet. Die Zwischenverbindungsstruktur kann zum Beispiel aus einer Anzahl horizontaler Metallleitungen (z.B. Drähte), welche übereinandergestapelt und durch vertikale Durchkontaktierungen miteinander verbunden sind, zusammengesetzt sein, wobei die Zwischenverbindungsstruktur Halbleiterbauelemente (z.B. Transistoren) auf der Vorderseite des Halbleitersubstrats funktionell miteinander verbindet, um eine vordefinierte Schaltungsanordnung umzusetzen. Der MIM-/MOM-Kondensator kann seine Elektroden gebildet in der Zwischenverbindungsstruktur über der Vorderseite des Substrats aufweisen, sodass der MIM-/MOM-Kondensator einfach in den Rest der IC integriert werden kann. Für große Kapazitätswerte ist im Allgemeinen jedoch eine große Fläche auf der IC für derartige MIM-/MOM-Kondensatoren erforderlich. Dies bedeutet höhere Kosten für die IC, und ist somit in mancher Hinsicht keine wirklich optimale Lösung.
  • Verschiedene Ausführungsformen der vorliegenden Anmeldung betreffen einen Kondensator, welcher auf einer Rückseite eines Halbleitersubstrats gebildet ist. Somit werden Halbleiterbauelemente, wie zum Beispiel Transistoren, an einer Vorderseite des Halbleitersubstrats gebildet, und eine Zwischenverbindungsstruktur wird über der Vorderseite des Substrats gebildet, um die Halbleiterbauelemente funktionell miteinander zu verbinden. Ein Graben wird in der Rückseite des Substrats gebildet, und wird abwechselnd mit leitfähigen Schichten und dielektrischen Schichten ausgekleidet, welche übereinandergestapelt werden, um einen Kondensator in dem Graben in der Rückseite des Substrats zu schaffen. Durch Bilden des Kondensators in dem Graben in der Rückseite des Substrats ist die Auswirkung des Kondensators auf die Gesamtfläche der IC im Vergleich zu traditionellen MIM-/MON-Kondensatoren begrenzt. Ferner können mehrere dieser Substrate, jedes davon aufweisend einen oder mehrere Rückseitenkondensatoren, in einigen Fällen übereinandergestapelt werden, um eine dreidimensionale IC zu bilden, welche relativ hohe Kapazitätswerte mit einem relativ geringen Platzbedarf bereitstellt.
  • Bezugnehmend auf 1 ist eine Querschnittsansicht einiger Ausführungsformen einer Halbleiterstruktur 100 aufweisend einen Rückseitengrabenkondensator bereitgestellt.
  • Die Halbleiterstruktur 100 weist ein Halbleitersubstrat 102 aufweisend eine Vorderseitenfläche 102f und eine Rückseitenfläche 102b auf. Halbleitervorrichtungen 110, wie zum Beispiel Transistoren, sind an der Vorderseitenfläche 102f angeordnet. Die dargestellte Halbleitervorrichtung 110 manifestiert sich als ein Transistor, welcher einen ersten und einen zweiten Source-/Drain-Bereich 126, 128, welche mit einer ersten Dotierungsleitfähigkeit (z.B. Typ n) dotiert sind, aufweist. Ein Körperbereich, welcher derart dargestellt ist, dass er einem Wannenbereich 130 in 1 entspricht, ist mit einer zweiten Dotierungsleitfähigkeit (z.B. Typ p) dotiert, und trennt den ersten und den zweiten Source-/Drain-Bereich 126, 128 voneinander. Der zweite Dotierungstyp ist dem ersten Dotierungstyp entgegengesetzt. Eine Gate-Elektrode 132 ist über dem Körperbereich angeordnet, und ist vom Körperbereich durch ein Gate-Dielektrikum 134 getrennt. Andere Halbleitervorrichtungen, wie zum Beispiel aktive Bauelemente, wie zum Beispiel Bipolartransistoren (BJTs) oder FinFETs, und/oder passive Bauelemente, wie zum Beispiel Widerstände oder Dioden, könnten an der Vorderseitenfläche 102f vorhanden sein.
  • Eine Vorderseite-Zwischenverbindungsstruktur 104 ist über der Vorderseitenfläche 102f angeordnet. Die Vorderseite-Zwischenverbindungsstruktur 104 weist mehrere Vorderseite-Metallleitungen und Vorderseite-Durchkontaktierungen auf, welche die Halbleitervorrichtungen 110 funktionell miteinander verbindet.
  • Die Vorderseite-Zwischenverbindungsstruktur 104 weist mehrere leitfähige Schichten eingebettet in dielektrische Materialschichten auf. Die dielektrischen Materialschichten weisen mehrere dielektrische Zwischenschichten (ILD-Schichten) 106a, 106b, 106c auf, welche ein geeignetes dielektrisches Material enthalten können. Zum Beispiel kann in den vorliegenden Ausführungsform die mehreren ILD-Schichten 106a, 106b, 106c ein Material mit niedriger Dielektrizitätskonstante (niedrigem k) enthalten, wobei das Material eine niedrigere Konstante als jene von thermischem Siliziumoxid aufweist. In anderen Ausführungsform enthalten die ILD-Schichten 106a, 106b, 106c Siliziumdioxid oder ein anderes dielektrisches Material. Das dielektrische Material kann durch CVD, HDPCVD, PECVD, Kombinationen davon oder andere geeignete Prozesse gebildet werden. Zum Zweck der Veranschaulichung sind in 1 nur drei Vorderseite-ILD-Schichten gezeigt, wobei sich jedoch versteht, dass eine beliebige Anzahl von Vorderseite-ILD-Schichten umgesetzt werden kann, und dass die dargestellten Vorderseite-ILD-Schichten nur als Beispiel dienen.
  • Die mehreren leitfähigen Schichten in der Vorderseite-Zwischenverbindungsstruktur 104 stellen Verbindungsleitungen zwischen den verschiedenen Halbleitervorrichtungen 110 bereit. Die mehreren leitfähigen Schichten weisen Metallleitungen auf, darunter die Metall-Eins-Leitungen 108a, die Metall-Zwei-Leitungen 108b, und so weiter bis zur obersten Metallleitung 108c. Die mehreren leitfähigen Schichten weisen ferner Kontakte 110a zum Verbinden der Metall-Eins-Leitungen 108a mit den Halbleitervorrichtungen 110 und Durchkontaktierungen 110b, 110c zum Verbinden benachbarter Metallleitungen (z.B. 108b und 108c) auf. Die leitfähigen Schichten der Vorderseite-Zwischenverbindungsstruktur 104 können leitfähige Materialien, wie zum Beispiel Aluminium, Aluminium/Silizium/Kupferlegierung, Titan, Titannitrid, Wolfram, Polysilizium, Metallsilizid oder Kombinationen daraus, enthalten, gebildet durch einen Prozess, wie zum Beispiel PVD, CVD, Kombinationen davon oder andere geeignete Prozesse. Andere Herstellungstechniken zum Bilden der Vorderseite-Zwischenverbindungsstruktur 104 können Fotolithografiebearbeitung und Ätzen umfassen, um die leitfähigen Materialien zur vertikalen Verbindung (zum Beispiel Durchkontaktierungen/Kontakte) und zur horizontalen Verbindung (zum Beispiel Metallschichten) zu strukturieren. Alternativ dazu kann eine mehrschichtige Kupfer-Zwischenverbindungsstruktur verwendet werden, um die Metallstrukturen zu bilden. Die Kupfer-Zwischenverbindungsstruktur kann Kupfer, Kupferlegierung, Titan, Titannitrid, Tantal, Tantalnitrid, Wolfram, Polysilizium, Metallsilizid oder Kombinationen daraus enthalten. Die Kupfer-Zwischenverbindungsstruktur kann durch Damaszenertechnik umfassend dielektrische Abscheidung, Ätzen, Abscheidung und Planarisierung gebildet werden. Die Abscheidung kann Zerstäubung, Elektroplattierung, CVD oder andere geeignete Prozesse umfassen.
  • Ein Graben 112 ist in der Rückseitenfläche 102b des Halbleitersubstrats 102 angeordnet. Der Graben 112 ist mit einer unteren Kondensatorelektrode 114, einer über der unteren Kondensatorelektrode 114 angeordneten dielektrischen Kondensatorschicht 116 und einer über der dielektrischen Kondensatorschicht 116 angeordneten oberen Kondensatorelektrode 118 gefüllt. Die dielektrische Kondensatorschicht 116 trennt die untere Kondensatorelektrode 114 und die obere Kondensatorelektrode 118 voneinander, wodurch im Bereich des Halbleitersubstrats am nächsten an der Rückseitenfläche 102b eine oder mehrere Kondensatorelemente geschaffen werden.
  • In der Ausführungsform von 1 ist eine innerste Fläche 112i des Grabens 112 beabstandet von und direkt unterhalb einer unteren Ausdehnung des Wannenbereichs 130 der Halbleitervorrichtung 110 im Halbleitersubstrat angeordnet. In einigen Ausführungsformen überzieht ein dotierter Bereich 136 die innerste Fläche des Grabens 112, die Grabenseitenwände und optional auch die Rückseite des Halbleitersubstrats, und kann als eine weitere Kondensatorelektrode dienen. Somit kann in 1 ein erstes Kondensatorelement 101 den dotierten Bereich 136 und die durch einen inneren Abschnitt der dielektrischen Kondensatorschicht 116 beabstandete untere Kondensatorelektrode 114 aufweisen, und ein zweites Kondensatorelement 103 kann die untere Kondensatorelektrode 114 und die durch einen äußeren Abschnitt der dielektrischen Kondensatorschicht 116 beabstandete obere Kondensatorelektrode 118 aufweisen. In einigen Ausführungsformen kann das erste Kondensatorelement 101 parallel zum zweiten Kondensatorelement 103 angeordnet sein, um eine weitere Erhöhung der Kapazität pro Einheitsfläche zu verwirklichen.
  • Eine Rückseite-Zwischenverbindungsstruktur 120 weist mehrere Rückseite-Metallleitungen und Rückseite-Kontakten und Rückseite-Durchkontaktierungen auf, um die untere Kondensatorelektrode 114 und die obere Kondensatorelektrode 118 funktionell mit den Halbleitervorrichtungen 110 und/oder anderen Rückseitengrabenkondensatoren zu verbinden. In einigen Ausführungsformen sind die Rückseite-Metallleitungen dicker als die Vorderseite-Metallleitungen, wobei in anderen Ausführungsformen die Rückseite-Metallleitungen hingegen dieselbe Dicke aufweisen, wie die Vorderseite-Metallleitungen. Diese Konfiguration stellt eine relativ hohe Flächenkapazität in einem relativ kleinen Flächenbereich der IC bereit.
  • Die Rückseite-Zwischenverbindungsstruktur 120 weist mehrere leitfähige Rückseitenschichten eingebettet in dielektrische Rückseitenmaterialschichten auf. Die dielektrischen Materialschichten weisen mehrere Rückseite-ILD-Schichten 142a, 142b auf, welche jeweils ein geeignetes dielektrisches Material enthalten können. Zum Beispiel kann in den vorliegenden Ausführungsformen die mehrere Rückseite-ILD-Schichten 142a, 142b ein Material mit niedriger Dielektrizitätskonstante (niedrigem k) enthalten, wobei das Material eine niedrigere Konstante als jene von thermischem Siliziumoxid aufweist. In anderen Ausführungsformen enthalten die Rückseite-ILD-Schichten 142a, 142b Siliziumdioxid oder ein anderes dielektrisches Material. Das dielektrische Material kann durch CVD, HDPCVD, PECVD, Kombinationen davon oder andere geeignete Prozesse gebildet werden. Zum Zweck der Veranschaulichung sind in der Rückseite-Zwischenverbindungsstruktur 120 von 1 nur zwei Rückseite-ILD-Schichten gezeigt, wobei sich jedoch versteht, dass eine beliebige Anzahl von Rückseite-ILD-Schichten umgesetzt werden kann, und dass die dargestellten Rückseite-ILD-Schichten nur als Beispiel dienen.
  • Die mehrere leitfähigem Schichten in der Rückseite-Zwischenverbindungsstruktur 120 stellen Verbindungsleitungen zwischen den verschiedenen Kondensatorelektroden bereit. Die mehreren leitfähigen Schichten weisen Metallleitungen auf, darunter die Metall-Eins-Leitungen 132a und eine oberste Metallleitung 122b. Die mehreren leitfähigen Schichten umfasst ferner Kontakte 124 zum Verbinden der Metallleitungen mit den Kondensatorelektroden. Die leitfähigen Schichten der Rückseite-Zwischenverbindungsstruktur 120 können leitfähige Materialien, wie zum Beispiel Aluminium, Aluminium/Silizium/Kupferlegierung, Titan, Titannitrid, Wolfram, Polysilizium, Metallsilizid oder Kombinationen daraus, enthalten, gebildet durch einen Prozess, wie zum Beispiel PVD, CVD, Kombinationen davon oder andere geeignete Prozesse. Andere Herstellungstechniken zum Bilden der Rückseite-Zwischenverbindungsstruktur 120 können Fotolithografiebearbeitung und Ätzen umfassen, um die leitfähigen Materialien zur vertikalen Verbindung (zum Beispiel Durchkontaktierungen/Kontakte) und zur horizontalen Verbindung (zum Beispiel Metallschichten) zu strukturieren. Alternativ dazu kann eine mehrschichtige Kupfer-Zwischenverbindungsstruktur verwendet werden, um die Metallstrukturen zu bilden. Die Kupfer-Zwischenverbindungsstruktur kann Kupfer, Kupferlegierung, Titan, Titannitrid, Tantal, Tantalnitrid, Wolfram, Polysilizium, Metallsilizid oder Kombinationen daraus enthalten. Die Kupfer-Zwischenverbindungsstruktur kann durch Damaszenertechnik umfassend dielektrische Abscheidung, Ätzen, Abscheidung und Planarisierung gebildet werden. Die Abscheidung kann Zerstäubung, Elektroplattierung, CVD oder andere geeignete Prozesse umfassen.
  • 2 stellt eine weitere Ausführungsform dar, wobei die innerste Fläche 112i des Grabens 112 vom Wannenbereich 130 der Halbleitervorrichtung 110 im Halbleitersubstrat seitlich versetzt ist und eine vertikale Überlappung mit diesem aufweist. Ferner stellt 2 ein Beispiel dar, in welchem der Rückseitengrabenkondensator eine untere Kondensatorelektrode 114 und eine Zwischenkondensatorelektrode 117, welche durch einen unteren Abschnitt des Kondensator-Dielektrikums 116a voneinander getrennt sind; und eine obere Kondensatorelektrode 118, welche durch einen oberen Abschnitt der dielektrischen Kondensatorschicht 116b von der Zwischenkondensatorelektrode 117 getrennt ist, aufweist. In einigen Ausführungsformen überzieht ein dotierter Bereich 136 die innerste Fläche des Grabens 112, die Grabenseitenwände und optional auch die Hinterseite des Halbleitersubstrats, und kann als eine weitere Kondensatorelektrode dienen. Somit kann in 2 ein erstes Kondensatorelement 101 den dotierten Bereich 136 und die untere Kondensatorelektrode 114 aufweisen, welche durch einen unteren Abschnitt der dielektrischen Kondensatorschicht 116c voneinander beabstandet sind. Ein zweites Kondensatorelement 103 kann die untere Kondensatorelektrode 114 und die Zwischenkondensatorelektrode 117 aufweisen, welche durch den unteren Abschnitt der dielektrischen Kondensatorschicht 116a voneinander beabstandet sind. Ein drittes Kondensatorelement 105 kann die Zwischenkondensatorelektrode 117 und die obere Kondensatorelektrode 118 aufweisen, welche durch den oberen Abschnitt der dielektrischen Kondensatorschicht 116b voneinander beabstandet sind. In einigen Ausführungsformen kann das erste Kondensatorelement 101 parallel zum zweiten Kondensatorelement 103 und/oder zum dritten Kondensatorelement 105 angeordnet werden, um eine weitere Erhöhung der Kapazität pro Einheitsfläche zu verwirklichen. Während die obere Kondensatorelektrode 118 von 1 ein fester Körper war, weist die obere Kondensatorelektrode 118 von 2 einen U-förmigen Querschnitt auf. Im Beispiel von 2 weisen die untere Kondensatorelektrode 114 und/oder die Zwischenkondensatorelektrode 117 obere Flächen auf, welche unter einer oberen Fläche der Metall-Eins-Leitung 122a angeordnet sind, und die obere Fläche der oberen Kondensatorelektrode 118 kann in einigen Ausführungsformen auf einer Ebene oder fluchtend mit der oberen Fläche der Metall-Eins-Leitung 122a angeordnet sein.
  • Es versteht sich, dass 1 und 2 zwar als Beispiele dargestellt sind, diese dargestellten Ausführungsformen aber keine Einschränkung bedeuten. Zum Beispiel zeigt zwar 1 zwei leitfähige Schichten angeordnet über einer innersten Fläche des Grabens, und 2 zeigt drei leitfähige Schichten angeordnet über einer innersten Fläche des Grabens, jedoch könnte eine beliebige Anzahl leitfähiger Schichten vorhanden sein. Im Allgemeinen tendieren hinzugefügte zusätzliche leitfähige Schichten dazu, die Kapazität weiter zu erhöhen, wenn die betreffenden Kondensatorelektroden parallelgeschaltet sind. Allerdings erhöhen diese zusätzlichen Schichten auch die Bearbeitungszeit und die Komplexität, sodass weniger leitfähige Schichten, wie in 1, einen rationalisierten Ansatz bereitstellen.
  • Bezugnehmend auf 3 ist eine Querschnittsansicht einiger Ausführungsformen einer Halbleiterstruktur 300 bereitgestellt. Die Halbleiterstruktur 300 weist eine Anzahl von übereinander gestapelten Substraten auf, wobei eines oder mehrere der Substrate mindestens einen Rückseitengrabenkondensator aufweist/aufweisen.
  • Die Halbleiterstruktur 300 weist ein erstes Halbleitersubstrat 302 aufweisend eine erste Vorderseitenfläche 302f und eine erste Rückseitenfläche 302b auf. Ein zweites Halbleitersubstrat 304 weist eine zweite Vorderseitenfläche 304f und eine zweite Rückseitenfläche 304b auf. Das zweite Halbleitersubstrat 304 ist über dem ersten Halbleitersubstrat 302 angeordnet. Eine erste Zwischenverbindungsstruktur 306 ist zwischen der ersten Vorderseitenfläche 302f des ersten Halbleitersubstrats 302 und der zweiten Vorderseitenfläche 304f des zweiten Halbleitersubstrats 304 angeordnet. Die erste Zwischenverbindungsstruktur 306 weist mehrere erste Metallleitungen und Durchkontaktierungen auf, welche erste Halbleiterbauelemente, welche in oder auf der ersten Vorderseitenfläche 302f des ersten Halbleitersubstrats 302 angeordnet sind, funktionell miteinander verbinden. Eine zweite Zwischenverbindungsstruktur 312 ist zwischen der ersten Zwischenverbindungsstruktur 306 und der zweiten Vorderseitenfläche 304f des zweiten Halbleitersubstrats 304 angeordnet. Die zweite Zwischenverbindungsstruktur 312 weist mehrere zweite Metallleitungen und Durchkontaktierungen auf, welche zweite Halbleiterbauelemente, welche in oder auf der zweiten Vorderseitenfläche 304f des zweiten Halbleitersubstrats 304 angeordnet sind, funktionell miteinander verbinden. Ein erster Graben 317 ist in der ersten Rückseitenfläche 302b des ersten Halbleitersubstrats 302 angeordnet. Der erste Graben 317 ist mit einer ersten inneren Kondensatorelektrode 314, einer über der ersten inneren Kondensatorelektrode 314 angeordneten ersten dielektrischen Kondensatorschicht 316 und einer über der ersten dielektrischen Kondensatorschicht 316 angeordneten ersten äußeren Kondensatorelektrode 318 gefüllt. In einigen Ausführungsformen kann somit der Kondensator in 1 und/oder 2 in den ersten Graben 317 von 3 eingesetzt sein. Ein zweiter Graben 319 ist in der zweiten Rückseitenfläche des zweiten Halbleitersubstrats 304 angeordnet. Der zweite Graben 319 ist mit einer zweiten inneren Kondensatorelektrode 344, einer über der zweiten inneren Kondensatorelektrode angeordneten zweiten dielektrischen Kondensatorschicht 346 und einer über der zweiten dielektrischen Kondensatorschicht angeordneten zweiten äußeren Kondensatorelektrode 348 gefüllt. In einigen Ausführungsformen kann somit der Kondensator in 1 und/oder 2 in den zweiten Graben 319 von 3 eingesetzt sein.
  • Die Halbleiterstruktur 300 weist ferner ein drittes Halbleitersubstrat 320 aufweisend eine dritte Vorderseitenfläche 320f und eine dritte Rückseitenfläche 320b auf. Das dritte Halbleitersubstrat 320 ist unter dem ersten Halbleitersubstrat 302 angeordnet. Eine dritte Zwischenverbindungsstruktur 322 ist zwischen der ersten Rückseitenfläche 302b des ersten Halbleitersubstrats und der dritten Vorderseitenfläche 320f des dritten Halbleitersubstrats angeordnet. Die dritte Zwischenverbindungsstruktur 322 weist mehrere dritte Metallleitungen und Durchkontaktierungen auf, welche dritte Halbleiterbauelemente, welche in oder auf der dritten Vorderseitenfläche 302f des dritten Halbleitersubstrats 302 angeordnet sind, funktionell miteinander verbinden. Ein dritter Graben 326 ist in der dritten Rückseitenfläche des dritten Halbleitersubstrats angeordnet. Der dritte Graben 326 ist mit einer dritten inneren Kondensatorelektrode 354, einer über der dritten inneren Kondensatorelektrode angeordneten dritten dielektrischen Kondensatorschicht 356 und einer über der dritten dielektrischen Kondensatorschicht angeordneten dritten äußeren Kondensatorelektrode 358 gefüllt. In einigen Ausführungsformen kann somit der Kondensator in 1 und/oder 2 in den dritten Graben 326 von 3 eingesetzt sein.
  • Ferner weist die Halbleiterstruktur 300 auf: ein viertes Halbleitersubstrat 328 aufweisend eine vierte Vorderseitenfläche 328f und eine vierte Rückseitenfläche 328b. Das vierte Halbleitersubstrat 328 ist unter dem dritten Halbleitersubstrat 320 angeordnet. Eine vierte Zwischenverbindungsstruktur 330 ist zwischen der dritten Rückseitenfläche des dritten Halbleitersubstrats 320 und der vierten Vorderseitenfläche des vierten Halbleitersubstrats 328 angeordnet. Die vierte Zwischenverbindungsstruktur 330 weist mehrere vierte Metallleitungen und Durchkontaktierungen auf, welche vierte Halbleiterbauelemente, welche in oder auf der vierten Vorderseitenfläche des vierten Halbleitersubstrats 328 angeordnet sind, funktionell miteinander verbinden. Das vierte Halbleitersubstrat 328 weist eine vierte Dicke auf, welche größer ist, als eine erste Dicke des ersten Halbleitersubstrats 302. Zusätzliche Substrate (z.B. 350) können in einigen Fällen ebenfalls vorhanden sein, und können auch zusätzliche Rückseitengrabenkondensatoren (z.B. 370) aufweisen.
  • Ein Bondpad oder ein Landingpad 372, welches ein Metall, wie zum Beispiel Kupfer oder Aluminium enthält, ist über einer Passivierungsschicht 374 angeordnet, und über eine Wiederverteilungsschicht-Durchkontaktierung (RDL-Durchkontaktierung) 376 mit einer zweiten Rückseite-Zwischenverbindungsstruktur 307 verbunden. Das Bondpad oder Landingpad 372 kann durch die RDL-Durchkontaktierung 376 und eine zweite Rückseite-Zwischenverbindungsstruktur 308 funktionell mit einem/einer oder mehreren Kondensatoren oder Halbleitervorrichtungen auf der 3DIC verbunden sein. Die Passivierungsschicht 374 kann zum Beispiel ein Harz, ein Epoxid, einen Kunststoff oder ein Keramikmaterial enthalten.
  • In einigen Ausführungsformen weisen das erste, das zweite und das dritte Halbleitersubstrat jeweils eine erste Dicke auf, welche für das erste, das zweite und das dritte Halbleitersubstrat dieselbe ist, und das vierte Halbleitersubstrat 328 weist eine vierte Dicke auf, welcher größer ist als die erste Dicke.
  • Die Halbleiterstruktur 300 weist ferner Durchkontaktierungen durch ein Substrat (TSV) auf, welche sich durch mehrere Substrate erstrecken. Zum Beispiel weist das erste Halbleitersubstrat 302 eine TSV 340 auf, um die erste Zwischenverbindungsstruktur 306 mit der dritten Zwischenverbindungsstruktur 322 zu verbinden. Die Durchkontaktierungen durch das Substrat weisen äußere Seitenwände auf, welche auf der ersten Vorderseite um einen ersten Abstand und auf der ersten Rückseite um einen zweiten Abstand beabstandet sind, wobei der erste Abstand geringer ist als der zweite Abstand. Die übrigen Halbleitersubstrate können ebenfalls Durchkontaktierungen durch das Substrat aufweisen, wobei in einigen Ausführungsformen im untersten Substrat (z.B. dem vierten Halbleitersubstrat 328) keine Durchkontaktierungen durch das Substrat angeordnet sind.
  • Die Halbleiterstruktur 300 weist ferner verschiedene Bondingstrukturen auf, um die verschiedenen Substrate und Zwischenverbindungsstrukturen miteinander zu verbinden. Zum Beispiel ist eine erste Vorderseite-Bondingstruktur 342 angeordnet an der ersten Vorderseite des ersten Halbleitersubstrats 302 mit einer zweiten Vorderseite-Bondingstruktur 345 angeordnet über dem zweiten Halbleitersubstrat 304 verbunden. Die erste Vorderseite-Bondingstruktur 342 entspricht der zweiten Vorderseite-Bondingstruktur 345, und ist durch eine Hybridbindung mit der zweiten Vorderseite-Bondingstruktur verbunden. In einigen Ausführungsformen enthält die erste Vorderseite-Bondingstruktur 342 leitfähige Merkmale (z.B. Metallmerkmale 343) angeordnet in einem Feld einer dielektrischen Schicht 347, und die zweite Vorderseite-Bondingstruktur 345 enthält leitfähige Merkmale (z.B. Metallmerkmale 351) angeordnet in einem Feld einer dielektrischen Schicht 349. Ferner können einige Merkmale 381 der ersten Vorderseite-Bondingstruktur 342 elektrisch mit Halbleiterbauelementen und/oder Kondensatoren am ersten Halbleitersubstrat 302 verbunden sein, während andere Merkmale „Dummy“-Strukturen 382 sind, welche die Verbindung unterstützen, jedoch elektrisch potentialfrei oder von Halbleiterbauelementen und Kondensatoren an den Substraten getrennt sind.
  • Das/die Halbleitersubstrat(e) 302, 304, 320, 328 und/oder 350 kann/können zum Beispiel ein Grundhalbleitersubstrat, ein SOI-Substrat oder ein anderes Halbleitersubstrat sein oder aufweisen. Ferner kann/können das/die Halbleitersubstrat(e) zum Beispiel, monokristallines Silizium, ein anderes Silizium oder ein anderes Halbleitermaterial sein oder aufweisen.
  • In einigen Ausführungsformen sind die dielektrischen Kondensatorschichten 316, 346 hergestellt aus oder enthalten Siliziumdioxid, ein dielektrisches Material mit hohem κ oder ein dielektrisches Material mit niedrigem κ. Die Verwendung eines dielektrischen Materials mit hohem κ ist insofern vorteilhaft, als dass es die Kapazität des Kondensators im Vergleich zu Siliziumdioxid oder einem dielektrischen Material mit niedrigem κ für eine bestimmten Fläche erhöht. Die Metall-Interconnect-Leitungen und/oder Durchkontaktierungen sind typischerweise hergestellt aus oder enthalten ein Metall, wie zum Beispiel Aluminium und/oder Kupfer.
  • In einigen Ausführungsformen wird die Halbleiterstruktur 300 von 3 durch Bilden von Halbleitertransistorvorrichtungen, einer Vorderseite-Zwischenverbindungsstruktur, einer Rückseite-Kondensatorstruktur und eine Rückseite-Zwischenverbindungsstruktur für das erste Halbleitersubstrat gebildet (optional kann das Halbleitersubstrat verdünnt werden, zum Beispiel durch Verwendung eines Schleifvorgangs vor der Bildung des Grabens in der Rückseite des Substrats, wobei in diesem Fall der Rückseitenkondensator jenem von 2 ähnlicher sein kann, als jenem von 1). Halbleitertransistorvorrichtungen, eine Vorderseite-Zwischenverbindungsstruktur, eine Rückseite-Kondensatorstruktur und eine Rückseite-Zwischenverbindungsstruktur können auch für die anderen Halbleitersubstrate gebildet werden. Dann kann die Vorderseite-Zwischenverbindungsstruktur eines Substrats zum Beispiel durch Verwendung einer Hybridbindung entweder mit einer Vorderseite-Zwischenverbindungsstruktur oder mit einer Rückseite-Zwischenverbindungsstruktur eines anderen Substrats verbunden werden. Auf diese Weise können die Substrate gestapelt werden, um die Struktur von 3 zu bilden.
  • Die 4 - 12 stellen eine Reihe von Querschnittsansichten dar, welche gemeinsam einige Ausführungsformen der Herstellung einer Halbleiterstruktur im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung darstellen.
  • In 4 ist ein erstes Halbleitersubstrats 102 bereitgestellt, und mehrere Halbleitervorrichtungen 110, wie zum Beispiel Transistoren, werden an einer ersten Vorderseite 102f des ersten Halbleitersubstrats 102 gebildet. In einigen Ausführungsformen kann das erste Halbleitersubstrat 102 einen monokristallinen Siliziumwafer, einen Halbleiter-auf-Isolator-Wafer (SOI-Wafer) oder ein weiteres Halbleitersubstrat aufweisen. Eine erste Vorderseite-Zwischenverbindungsstruktur 104 wird über der ersten Vorderseite des ersten Substrats gebildet, und auch eine Durchkontaktierung durch ein Substrat (TSV) 186 wird gebildet. In einigen Ausführungsformen kann die TSV 186 vor den Halbleitervorrichtungen 110 gebildet werden, wobei die TSV 186 in anderen Ausführungsformen jedoch nach den Halbleitervorrichtungen 110 gebildet werden kann. Häufig enthält die TSV 186 Kupfer oder eine Kupferlegierung, und kann Seitenwände aufweisen, welche mit einer Barriereschicht zum Beispiel aufweisend Tantal oder Titan überzogen sind.
  • In 5 wird ein erster Graben 112 in einer Rückseite des ersten Halbleitersubstrats 102 gebildet. Der erste Graben 112 kann durch Aufschleudern einer Fotolacklösung auf die Rückseite des ersten Halbleitersubstrats 102, Einbrennen des Fotolacks und dann Belichten des Fotolacks mit Licht durch eine Strichplatte oder Fotomaske und Entwickeln des belichteten Fotolacks zum Bilden einer strukturierten Maske an der Rückseite des ersten Substrats gebildet werden. Dann wird eine Ätzung mit der positionierten strukturierten Maske vorgenommen. Die Ätzung kann eine Nassätzung oder eine Trockenätzung sein, und falls ein Graben mit hohem Aspektverhältnis gewünscht ist, kann in einigen Umsetzungen ein Bosch-Ätzprozess verwendet werden. In anderen Ausführungsformen können zum Beispiel Extrem-Ultraviolett-Fotolithografie- und/oder Elektronenstrahllithografie-Techniken dazu verwendet werden, den ersten Graben 112 zu bilden.
  • In 6 wird eine erste dielektrische Schicht 116a, wie zum Beispiel eine dielektrische Schicht mit hohem k, über der Rückseite des ersten Halbleitersubstrats 102 gebildet, und zwar auch an einer innersten Fläche und Seitenwänden des Grabens 112. Die erste dielektrische Schicht 116a kann unter anderem durch physikalische Aufdampfung (PVD), chemische Dampfabscheidung (CVD), Atomlagenabscheidung (ALD) oder thermische Oxidation gebildet werden. In einigen Ausführungsformen ist die erste dielektrische Schicht 116a eine konforme Schicht. In einigen Ausführungsformen ist die erste dielektrische Schicht 116a ein Dielektrikum mit hohem k, und kann Hafnium und/oder Zirkonium enthalten, und kann unter anderem die Form von Hafniumsilikat, Zirkoniumsilikat, Hafniumdioxid und/oder Zirkoniumdioxid annehmen.
  • Weiterhin bezugnehmend auf 6 wird dann eine erste leitfähige Schicht 114 über der ersten dielektrischen Schicht 116a gebildet. Die erste leitfähige Schicht 114 kann einer Kondensatorelektrode entsprechen, und kann ein Metall oder dotiertes Polysilizium enthalten und konform sein. Metalle können zum Beispiel Kupfer, Aluminium, Wolfram, Nickel, Titan, Zirkonium und/oder andere aufweisen; und können unter anderem durch PVD, CVD, ALD, Zerstäubung/Sputtern oder Elektroplattieren gebildet werden.
  • In 7 ist die erste leitfähige Schicht 114 zum Beispiel durch Bilden einer Fotomaske und anschließendes Ausführen einer Ätzung mit der positionierten Fotomaske strukturiert worden. Die Fotomaske wird dann entfernt, zum Beispiel durch Veraschen oder Plasmaablösung, und eine zweite dielektrische Schicht 116b, wie zum Beispiel eine dielektrische Schicht mit hohem k, wird über einer oberen Fläche der ersten leitfähigen Schicht 114 in dem Graben 112 gebildet. Die zweite dielektrische Schicht 116b überzieht eine innerste Fläche und Seitenwände des Grabens, überzieht innere Seitenwände der ersten leitfähigen Schicht in dem Graben, und erstreckt sich über eine obere Fläche der ersten leitfähigen Schicht 114 und der ersten dielektrischen Schicht 116a an der Rückseite des Substrats außerhalb des Grabens. In einigen Ausführungsformen ist die zweite dielektrische Schicht 116b eine konforme Schicht. Die zweite dielektrische Schicht 116b kann durch PVD, CVD, ALD, thermische Oxidation oder andere Verfahren gebildet werden. In einigen Ausführungsformen kann die zweite dielektrische Schicht 116b ein dielektrisches Material mit hohem k aufweisen, welches Hafnium und/oder Zirkonium enthalten kann, und kann unter anderem die Form von Hafniumsilikat, Zirkoniumsilikat, Hafniumdioxid und/oder Zirkoniumdioxid annehmen.
  • Weiterhin bezugnehmend auf 7 wird dann eine zweite leitfähige Schicht 118 über der zweiten dielektrischen Schicht 116b gebildet. Die zweite leitfähige Schicht 118 kann einer Kondensatorelektrode entsprechen, und kann ein Metall oder dotiertes Polysilizium enthalten. Metalle können zum Beispiel Kupfer, Aluminium, Wolfram, Nickel, Titan, Zirkonium und/oder andere aufweisen; und können unter anderem durch PVD, CVD, ALD, Zerstäubung/Sputtern oder Elektroplattieren gebildet werden.
  • In 8 wird ein chemisch-mechanischer Planarisierungsvorgang (CMP-Vorgang) durchgeführt. In den dargestellten Ausführungsformen planarisiert der CMP-Vorgang eine obere Fläche der ersten leitfähigen Schicht 114 mit einer oberen Fläche der zweiten leitfähigen Schicht 118. Es versteht sich, dass in anderen Ausführungsformen, in welchen zum Beispiel zusätzliche dielektrische Kondensatorschichten und/oder zusätzliche leitfähige Schichten vorhanden sind, der CMP-Vorgang an einer oder mehreren der leitfähigen Schichten und/oder dielektrischen Kondensatorschichten gestoppt werden kann, während andere dieser Schichten auf unterschiedlichen Stufenhöhen belassen werden.
  • In 9 wird eine erste Rückseite-Zwischenverbindungsstruktur 120 gebildet. Die erste Rückseite-Zwischenverbindungsstruktur 120 kann zum Beispiel gebildet werden, in dem eine erste ILD-Schicht über der planarisierten oberen Fläche von 8 gebildet wird, und danach Fotolithografie dazu verwendet wird, Kontaktöffnungen in der ersten ILD-Schicht zu bilden. Metall, welches zum Beispiel Wolfram, Aluminium und/oder Kupfer aufweisen kann, kann in den Kontaktöffnungen gebildet werden, und kann danach planarisiert werden, um Kontakte zu schaffen. Zusätzliche ILD-Schichten können gebildet werden, und danach können Durchkontaktierungsöffnungen und Leitungsöffnungen gebildet und mit Metall, wie zum Beispiel Kupfer oder Kupfer-Aluminiumlegierung, gefüllt und danach planarisiert werden, um Metallleitungen und Durchkontaktierungen der ersten Rückseite-Zwischenverbindungsstruktur zu bilden.
  • In 10 wird die erste Halbleiterstruktur 100 (welche das erste Halbleitersubstrat 102, die erste Vorderseite-Zwischenverbindungsstruktur 104 angeordnet an einer Vorderseite des ersten Halbleitersubstrats 102, und die erste Rückseite-Zwischenverbindungsstruktur 120 angeordnet an der Rückseite des ersten Halbleitersubstrats 102 aufweist) mit einer zweiten Halbleiterstruktur 200 (welche ein zweites Halbleitersubstrat 202, eine zweite Vorderseite-Zwischenverbindungsstruktur 204 und eine zweite Rückseite-Zwischenverbindungsstruktur 220 aufweist) verbunden. Der Verbindungsprozess ist ein Hybrid-Bindungsprozess, wobei dielektrisches Material der ersten Halbleiterstruktur 100 mit dielektrischem Material der zweiten Halbleiterstruktur 200 verbunden wird; und wobei Metall der ersten Halbleiterstruktur 100 mit Metall der zweiten Halbleiterstruktur 200 verbunden wird.
  • In 11 werden zusätzliche Halbleiterstrukturen aufweisend eine dritte Halbleiterstruktur 300, eine vierte Halbleiterstruktur 400 und eine fünfte Halbleiterstruktur 500 miteinander verbunden, um eine dreidimensionale IC 1100 zu bilden. Typischerweise werden diese zusätzlichen Halbleiterstrukturen unter Verwendung einer Bondingstruktur miteinander verbunden, welche eine Hybrid-Bindung aufweisen kann, oder welche Lotkügelchen, Löthöcker, leitfähige Pfeiler, wie zum Beispiel Kupfer- oder Kupferlegierungspfeiler, Mikrohöcker oder andere Bondingstrukturen aufweisen kann.
  • Zum Beispiel kann ein drittes Halbleitersubstrat 303 aufweisend eine dritte Vorderseitenfläche 303f und eine dritte Rückseitenfläche 303b mit einer ersten Rückseite-Zwischenverbindungsstruktur 120 verbunden werden. Ein dritter Graben 326 ist in der dritten Rückseitenfläche des dritten Halbleitersubstrats 302 angeordnet. Der dritte Graben 326 ist mit einer dritten inneren Kondensatorelektrode, einer über der dritten inneren Kondensatorelektrode angeordneten dritten dielektrischen Kondensatorschicht und einer über der dritten dielektrischen Kondensatorschicht angeordneten dritten äußeren Kondensatorelektrode gefüllt. In einigen Ausführungsformen kann somit zum Beispiel der Kondensator in 1 und/oder 2 in den dritten Graben 326 eingesetzt sein. Somit ist nach dem Verbinden das dritte Halbleitersubstrat 303 unter dem ersten Halbleitersubstrat 102 angeordnet. Die erste Rückseite-Zwischenverbindungsstruktur 120 und eine dritte Vorderseite-Zwischenverbindungsstruktur 350 sind zwischen der ersten Rückseitenfläche 102b des ersten Halbleitersubstrats und der dritten Vorderseitenfläche 303f des dritten Halbleitersubstrats angeordnet. Die erste Rückseite-Zwischenverbindungsstruktur 120 weist mehrere Metallleitungen und Durchkontaktierungen auf, welche funktionell mit Kondensatorelektroden des ersten Grabenkondensators zu anderen leitfähigen Merkmalen in der 3DIC verbunden sind. Die dritte Vorderseite-Zwischenverbindungsstruktur 305 weist auch mehrere Metallleitungen und Durchkontaktierungen auf, welche Halbleiterbauelemente, welche in oder auf dem dritten Substrat angeordnet sind, funktionell miteinander verbinden.
  • Ein viertes Halbleitersubstrat 402 aufweisend eine vierte Vorderseitenfläche 402f und eine vierte Rückseitenfläche 402b, und ein fünftes Halbleitersubstrat 502 aufweisend eine fünfte Vorderseitenfläche 502f und eine fünfte Rückseitenfläche 502b können ebenfalls als Teil der 3DIC 1100 verbunden werden. Eine vierte Vorderseite-Zwischenverbindungsstruktur 404 ist vorhanden. Auch eine fünfte Vorderseite-Zwischenverbindungsstruktur 504 und eine fünfte Rückseite-Zwischenverbindungsstruktur 520 sind vorhanden. Die fünfte Vorderseite-Zwischenverbindungsstruktur 504 ist mit der dritten Rückseite-Zwischenverbindungsstruktur 321 verbunden, und die fünfte Rückseite-Zwischenverbindungsstruktur 520 ist mit der vierten Vorderseite-Zwischenverbindungsstruktur 404 verbunden.
  • 12 zeigt einige Ausführungsformen eines Verfahrens zum Bilden einer Halbleiterstruktur im Einklang mit einigen Aspekten der Offenbarung. Es versteht sich, dass die dargestellten Vorgänge in anderen Ausführungsformen in anderer Reihenfolge durchgeführt werden können, ein oder mehrere der dargestellten Vorgänge in einigen anderen Ausführungsformen weggelassen werden können, und zusätzliche Vorgänge, welche in 12 nicht dargestellt sind, in anderen Umsetzungen hinzukommen können. 12 ist somit nur ein nicht einschränkendes Beispiel.
  • Bei 1202 werden Halbleitervorrichtungen bzw. -Bauelemente an einer Vorderseite eines Halbleitersubstrats gebildet.
  • Bei 1204 wird ein Graben in einer Rückseite des Halbleitersubstrats gebildet.
  • Bei 1206 werden abwechselnd leitfähige und isolierende Schichten in dem Graben an der Rückseite des Halbleitersubstrats gebildet, um einen Rückseitenkondensator zu schaffen.
  • Bei 1208 wird eine Rückseite-Zwischenverbindungsstruktur an der Rückseite des Halbleitersubstrats gebildet, um Kondensatorelektroden des Rückseitenkondensators zu verbinden.
  • Bei 1210 wird das Halbleitersubstrat optional mit anderen Halbleitersubstraten zum Bilden einer 3DIC verbunden.
  • Somit betreffen einige Ausführungsformen der vorliegenden Offenbarung eine Halbleiterstruktur. Die Struktur weist ein Halbleitersubstrat aufweisend eine Vorderseitenfläche und eine Rückseitenfläche auf. Eine Vorderseite-Zwischenverbindungsstruktur ist über der Vorderseitenfläche angeordnet und weist mehrere Metallleitungen und Durchkontaktierungen auf, welche Halbleiterbauelemente angeordnet in oder auf der Vorderseitenfläche des Halbleitersubstrats funktionell miteinander verbinden. Ein Graben ist in der Rückseitenfläche des Halbleitersubstrats angeordnet. Der Graben ist mit einer inneren Kondensatorelektrode in dem Graben, einer dielektrischen Kondensatorschicht in dem Graben und über der inneren Kondensatorelektrode angeordnet, und einer äußeren Kondensatorelektrode in dem Graben und über der dielektrischen Kondensatorschicht angeordnet gefüllt.
  • Andere Ausführungsformen betreffen eine Halbleiterstruktur. Die Halbleiterstruktur weist ein erstes Halbleitersubstrat aufweisend eine erste Vorderseitenfläche und eine erste Rückseitenfläche auf. Ein zweites Halbleitersubstrat weist eine zweite Vorderseitenfläche und eine zweite Rückseitenfläche auf. Das zweite Halbleitersubstrat ist über dem ersten Halbleitersubstrat angeordnet. Eine erste Zwischenverbindungsstruktur ist zwischen der ersten Vorderseitenfläche des ersten Halbleitersubstrats und der zweiten Vorderseitenfläche des zweiten Halbleitersubstrats angeordnet. Die erste Zwischenverbindungsstruktur weist mehrere erste Metallleitungen und Durchkontaktierungen auf, welche erste Halbleiterbauelemente, welche in oder auf der ersten Vorderseitenfläche des ersten Halbleitersubstrats angeordnet sind, funktionell miteinander verbinden. Eine zweite Zwischenverbindungsstruktur ist zwischen der ersten Zwischenverbindungsstruktur und der zweiten Vorderseitenfläche des zweiten Halbleitersubstrats angeordnet. Die zweite Zwischenverbindungsstruktur weist mehrere zweite Metallleitungen und Durchkontaktierungen auf, welche zweite Halbleiterbauelemente, welche in oder auf der zweiten Vorderseitenfläche des zweiten Halbleitersubstrats angeordnet sind, funktionell miteinander verbinden. Ein erster Graben ist in der ersten Rückseitenfläche des ersten Halbleitersubstrats angeordnet. Der erste Graben ist mit einer ersten inneren Kondensatorelektrode, einer über der ersten inneren Kondensatorelektrode angeordneten ersten dielektrischen Kondensatorschicht und einer über der ersten dielektrischen Kondensatorschicht angeordneten ersten äußeren Kondensatorelektrode gefüllt. Ein zweiter Graben ist in der zweiten Rückseitenfläche des zweiten Halbleitersubstrats angeordnet. Der zweite Graben ist mit einer zweiten inneren Kondensatorelektrode, einer über der zweiten inneren Kondensatorelektrode angeordneten zweiten dielektrischen Kondensatorschicht und einer über der zweiten dielektrischen Kondensatorschicht angeordneten zweiten äußeren Kondensatorelektrode gefüllt.
  • Einige weitere Ausführungsformen betreffen ein Verfahren. In dem Verfahren werden Halbleitervorrichtungen bzw. -Bauelemente an einer Vorderseite eines Halbleitersubstrats gebildet. Ein Graben wird in einer Rückseite des Halbleitersubstrats gebildet. Leitfähige und isolierende Schichten werden abwechselnd in dem Graben an der Rückseite des Halbleitersubstrats gebildet, um einen Rückseitenkondensator zu schaffen. Eine Rückseite-Zwischenverbindungsstruktur wird an der Rückseite des Halbleitersubstrats gebildet, um Kondensatorelektroden des Rückseitenkondensators zu verbinden.
  • Das Vorstehende umreißt Merkmale verschiedener Ausführungsformen derart, dass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten verstehen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage zum Entwerfen oder Modifizieren weiterer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder zum Erlangen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachleute sollten auch erkennen, dass derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie verschiedenste Änderungen, Ersetzungen und Neugestaltungen daran vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/868289 [0001]

Claims (20)

  1. Halbleiterstruktur, aufweisend: ein Halbleitersubstrat, das eine Vorderseitenfläche und eine Rückseitenfläche aufweist; eine Vorderseite-Zwischenverbindungsstruktur, die über der Vorderseitenfläche angeordnet ist, wobei die Vorderseite-Zwischenverbindungsstruktur mehrere Metallleitungen und Durchkontaktierungen aufweist, welche Halbleitervorrichtungen, die in oder auf der Vorderseitenfläche des Halbleitersubstrats angeordnet sind, miteinander wirkverbinden; und einen Graben, der in der Rückseitenfläche des Halbleitersubstrats angeordnet ist, wobei der Graben gefüllt ist mit einer inneren Kondensatorelektrode in dem Graben, einer dielektrischen Kondensatorschicht in dem Graben und über der inneren Kondensatorelektrode und einer äußeren Kondensatorelektrode in dem Graben und über der dielektrischen Kondensatorschicht.
  2. Halbleiterstruktur nach Anspruch 1, wobei eine Bodenfläche des Grabens von einer unteren Ausdehnung eines Wannenbereichs einer Halbleitertransistorvorrichtung in dem Halbleitersubstrat beabstandet ist und direkt unterhalb derselben angeordnet ist.
  3. Halbleiterstruktur nach Anspruch 1 oder 2, wobei eine Bodenfläche des Grabens von einem Wannenbereich einer Halbleitertransistorvorrichtung in dem Halbleitersubstrat seitlich versetzt ist und eine vertikale Überlappung mit diesem aufweist.
  4. Halbleiterstruktur nach einem der vorstehenden Ansprüche, wobei die dielektrische Kondensatorschicht eine obere Fläche, eine untere Fläche und Seitenwände der inneren Kondensatorelektrode einkapselt, und die äußere Kondensatorelektrode eine untere Fläche und äußere Seitenwände aufweist, die einen direkten Kontakt mit der dielektrischen Kondensatorschicht in dem Graben herstellen.
  5. Halbleiterstruktur nach einem der vorstehenden Ansprüche, wobei die innere Kondensatorelektrode Ausdehnungen aus dem Graben heraus aufweist, sodass eine äußerste Fläche der inneren Kondensatorelektrode waagrecht ist und/oder mit einer äußersten Fläche der dielektrischen Kondensatorschicht fluchtet.
  6. Halbleiterstruktur nach einem der vorstehenden Ansprüche, ferner aufweisend: einen dotierten Bereich, der Seitenwände des Grabens und eine Bodenfläche des Grabens überzieht, wobei der dotierte Bereich mit der äußeren Kondensatorelektrode elektrisch parallel geschaltet ist.
  7. Halbleiterstruktur nach einem der vorstehenden Ansprüche, wobei die äußere Kondensatorelektrode einen U-förmigen Querschnitt aufweist.
  8. Halbleiterstruktur nach einem der vorstehenden Ansprüche, ferner aufweisend: eine Zwischenkondensatorelektrode, die in dem Graben zwischen der inneren Kondensatorelektrode und der äußeren Kondensatorelektrode angeordnet ist.
  9. Halbleiterstruktur nach Anspruch 8, wobei zumindest eine der inneren Kondensatorelektrode und der Zwischenkondensatorelektrode eine äußerte Fläche aufweist, die näher an der Rückseite des Halbleitersubstrats angeordnet ist als eine obere Fläche einer Metallleitung in einer Rückseite-Zwischenverbindungsstruktur, welche der Rückseite des Halbleitersubstrats am nächsten angeordnet ist.
  10. Halbleiterstruktur nach Anspruch 9, wobei eine äußerste Fläche der äußeren Kondensatorelektrode waagrecht ist oder mit der oberen Fläche der Metallleitung angeordnet fluchtet.
  11. Halbleiterstruktur aufweisend: ein erstes Halbleitersubstrat, das eine erste Vorderseitenfläche und eine erste Rückseitenfläche aufweist; ein zweites Halbleitersubstrat, das eine zweite Vorderseitenfläche und eine zweite Rückseitenfläche aufweist, wobei das zweite Halbleitersubstrat über dem ersten Halbleitersubstrat angeordnet ist; eine erste Zwischenverbindungsstruktur, die zwischen der ersten Vorderseitenfläche des ersten Halbleitersubstrats und der zweiten Vorderseitenfläche des zweiten Halbleitersubstrats angeordnet ist, wobei die erste Zwischenverbindungsstruktur mehrere erste Metallleitungen und Durchkontaktierungen aufweist, welche erste Halbleitervorrichtungen, die in oder auf der ersten Vorderseitenfläche des ersten Halbleitersubstrats angeordnet sind, miteinander wirkverbinden; eine zweite Zwischenverbindungsstruktur, die zwischen der ersten Zwischenverbindungsstruktur und der zweiten Vorderseitenfläche des zweiten Halbleitersubstrats angeordnet ist, wobei die zweite Zwischenverbindungsstruktur mehrere zweite Metallleitungen und Durchkontaktierungen aufweist, welche zweite Halbleitervorrichtungen, die in oder auf der zweiten Vorderseitenfläche des zweiten Halbleitersubstrats angeordnet sind, miteinander wirkverbinden; einen ersten Graben, der in der ersten Rückseitenfläche des ersten Halbleitersubstrats angeordnet ist, wobei der erste Graben gefüllt ist mit einer ersten inneren Kondensatorelektrode, einer ersten dielektrischen Kondensatorschicht, die über der ersten inneren Kondensatorelektrode angeordnet ist, und einer ersten äußeren Kondensatorelektrode, die über der ersten dielektrischen Kondensatorschicht angeordnet ist; und einen zweiten Graben, der in der zweiten Rückseitenfläche des zweiten Halbleitersubstrats angeordnet ist, wobei der zweite Graben gefüllt ist mit einer zweiten inneren Kondensatorelektrode, einer zweiten dielektrischen Kondensatorschicht, die über der zweiten inneren Kondensatorelektrode angeordnet ist, und einer zweiten äußeren Kondensatorelektrode, über der zweiten dielektrischen Kondensatorschicht angeordnet ist.
  12. Halbleiterstruktur nach Anspruch 11, ferner aufweisend: ein drittes Halbleitersubstrat, das eine dritte Vorderseitenfläche und eine dritte Rückseitenfläche aufweist, wobei das dritte Halbleitersubstrat unter dem ersten Halbleitersubstrat angeordnet ist; eine dritte Zwischenverbindungsstruktur, die zwischen der ersten Rückseitenfläche des ersten Halbleitersubstrats und der dritten Vorderseitenfläche des dritten Halbleitersubstrats angeordnet ist, wobei die dritte Zwischenverbindungsstruktur mehrere dritte Metallleitungen und Durchkontaktierungen aufweist, die Halbleitervorrichtungen miteinander wirkverbinden, welche in oder auf der dritten Vorderseitenfläche des dritten Halbleitersubstrats angeordnet sind; und einen dritten Graben, der in der dritten Rückseitenfläche des dritten Halbleitersubstrats angeordnet ist, wobei der dritte Graben gefüllt ist mit einer dritten inneren Kondensatorelektrode, einer dritten dielektrischen Kondensatorschicht, die über der dritten inneren Kondensatorelektrode angeordnet ist, und einer dritten äußeren Kondensatorelektrode, über der dritten dielektrischen Kondensatorschicht angeordnet ist.
  13. Halbleiterstruktur nach Anspruch 12, ferner aufweisend: ein viertes Halbleitersubstrat, das eine vierte Vorderseitenfläche und eine vierte Rückseitenfläche aufweist, wobei das vierte Halbleitersubstrat unter dem dritten Halbleitersubstrat angeordnet ist; eine vierte Zwischenverbindungsstruktur, die zwischen der dritten Rückseitenfläche des dritten Halbleitersubstrats und der vierten Vorderseitenfläche des vierten Halbleitersubstrats angeordnet ist, wobei die vierte Zwischenverbindungsstruktur mehrere vierte Metallleitungen und Durchkontaktierungen aufweist, die vierte Halbleitervorrichtungen miteinander wirkverbinden, welche in oder auf der vierte Vorderseitenfläche des vierten Halbleitersubstrats angeordnet sind; und wobei das vierte Halbleitersubstrat eine vierte Dicke aufweist, welche größer als eine erste Dicke des ersten Halbleitersubstrats ist.
  14. Halbleiterstrukturen nach Anspruch 13, wobei das erste Halbleitersubstrat, das zweite Halbleitersubstrat und das dritte Halbleitersubstrat jeweils die erste Dicke aufweisen, und das vierte Halbleitersubstrat eine vierte Dicke aufweist, welcher größer als die erste Dicke ist.
  15. Halbleiterstrukturen nach einem der vorstehenden Ansprüche 12 bis 14, ferner aufweisend: Durchkontaktierungen durch das Substrat, die sich durch das erste Halbleitersubstrat erstrecken, um die erste Zwischenverbindungsstruktur mit der dritten Zwischenverbindungsstruktur zu verbinden.
  16. Halbleiterstrukturen nach Anspruch 15, wobei die Durchkontaktierungen durch das Substrat äußere Seitenwände aufweisen, welche auf der ersten Vorderseitenfläche um einen ersten Abstand voneinander beabstandet sind, und welche auf der zweiten Rückseitenfläche um einen zweiten Abstand voneinander beabstandet sind, wobei der erste Abstand geringer als der zweite Abstand ist.
  17. Halbleiterstrukturen nach Anspruch 15 oder 16, ferner aufweisend: eine erste Rückseite-Bondingstruktur angeordnet auf der ersten Rückseitenfläche des ersten Halbleitersubstrats; und eine dritte Vorderseite-Bondingstruktur, die über der dritten Zwischenverbindungsstruktur angeordnet ist, wobei die dritte Vorderseite-Bondingstruktur der ersten Rückseite-Bondingstruktur entspricht und durch eine Hybrid-Bondung mit der ersten Rückseite-Bondingstruktur verbunden ist.
  18. Verfahren, umfassend: Bilden von Halbleitervorrichtungen an einer Vorderseite eines Halbleitersubstrats; Bilden eines Grabens in einer Rückseite des Halbleitersubstrats; abwechselndes Bilden leitfähiger und isolierende Schichten in dem Graben an der Rückseite des Halbleitersubstrats, um einen Rückseitenkondensator zu schaffen; und Bilden einer Rückseite-Zwischenverbindungsstruktur an der Rückseite des Halbleitersubstrats zum Verbinden der Kondensatorelektroden des Rückseitenkondensators.
  19. Verfahren nach Anspruch 18, wobei das abwechselnde Bilden leitfähiger und isolierender Schichten in dem Graben an der Rückseite des Halbleitersubstrats umfasst: Bilden einer ersten konformen dielektrischen Schicht, welche den Graben auskleidet; Bilden einer ersten leitfähigen Schicht über der ersten konformen dielektrischen Schicht in dem Graben; Bilden einer zweiten konformen dielektrischen Schicht über der ersten leitfähigen Schicht in dem Graben; Bilden einer zweiten leitfähigen Schicht über der ersten konformen dielektrischen Schicht in dem Graben; und Bilden eines ersten Kontakts zur ersten leitfähigen Schicht und Bilden eines zweiten Kontakts zur zweiten leitfähigen Schicht, wobei der erste Kontakt und der zweite Kontakt einem ersten beziehungsweise einem zweiten Anschluss eines Rückseitengrabenkondensators entsprechen.
  20. Verfahren nach Anspruch 18 oder 19, ferner umfassend: Verbinden des Halbleitersubstrats mit mindestens einem weiteren Halbleitersubstrat zum Bilden einer dreidimensionalen integrierten Schaltung.
DE102020111391.9A 2019-06-28 2020-04-27 Rückseitenkondensatortechniken Pending DE102020111391A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962868289P 2019-06-28 2019-06-28
US62/868,289 2019-06-28
US16/853,927 US11404534B2 (en) 2019-06-28 2020-04-21 Backside capacitor techniques
US16/853,927 2020-04-21

Publications (1)

Publication Number Publication Date
DE102020111391A1 true DE102020111391A1 (de) 2020-12-31

Family

ID=73747519

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020111391.9A Pending DE102020111391A1 (de) 2019-06-28 2020-04-27 Rückseitenkondensatortechniken

Country Status (5)

Country Link
US (2) US11404534B2 (de)
KR (1) KR102404490B1 (de)
CN (1) CN112151675A (de)
DE (1) DE102020111391A1 (de)
TW (1) TWI754962B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285825B (zh) * 2017-07-21 2021-02-05 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US20240096798A1 (en) * 2020-01-20 2024-03-21 Monolithic 3D Inc. 3d semiconductor devices and structures with electronic circuit units
US11488939B2 (en) * 2020-01-20 2022-11-01 Monolithic 3D Inc. 3D semiconductor devices and structures with at least one vertical bus
US11270988B2 (en) * 2020-01-20 2022-03-08 Monolithic 3D Inc. 3D semiconductor device(s) and structure(s) with electronic control units
US11495559B2 (en) * 2020-04-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
US11289455B2 (en) * 2020-06-11 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contact to improve thermal dissipation away from semiconductor devices
KR20220007332A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
US11791332B2 (en) * 2021-02-26 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked semiconductor device and method
US11587901B2 (en) * 2021-03-26 2023-02-21 Nanya Technology Corporation Semiconductor device with redistribution structure and method for fabricating the same
US11973019B2 (en) 2021-05-19 2024-04-30 Qualcomm Incorporated Deep trench capacitors in an inter-layer medium on an interconnect layer of an integrated circuit die and related methods
US11935760B2 (en) * 2021-08-30 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having thermal dissipation structure therein and manufacturing method thereof
US11676892B2 (en) * 2021-09-15 2023-06-13 International Business Machines Corporation Three-dimensional metal-insulator-metal capacitor embedded in seal structure
US20230133157A1 (en) * 2021-11-04 2023-05-04 International Business Machines Corporation Backside metal-insulator-metal (mim) capacitors
CN114400286B (zh) * 2022-01-14 2023-04-07 成都海威华芯科技有限公司 一种高可靠性通孔电容和制作方法
US20230260977A1 (en) * 2022-02-17 2023-08-17 Mediatek Inc. Semiconductor packages
JP2024044280A (ja) * 2022-09-21 2024-04-02 ソニーセミコンダクタソリューションズ株式会社 電子デバイスおよび電子デバイスの製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE427560T1 (de) * 2003-06-20 2009-04-15 Nxp Bv Elektronische vorrichtung, anordnung und verfahren zum herstellen einer elektronischen vorrichtung
US7235838B2 (en) * 2004-06-30 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device substrate with embedded capacitor
WO2007002185A2 (en) * 2005-06-21 2007-01-04 Cardiomems, Inc. Method of manufacturing implantable wireless sensor for in vivo pressure measurement
TWI267190B (en) * 2005-08-29 2006-11-21 Powerchip Semiconductor Corp Semiconductor devices and method for fabricating the same
JP5033807B2 (ja) * 2005-11-08 2012-09-26 エヌエックスピー ビー ヴィ 極めて高いキャパシタンス値のための集積キャパシタの配置
CN100413055C (zh) * 2005-11-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 用于制造集成电路的电容器器件的方法与结构
WO2007131967A1 (en) * 2006-05-15 2007-11-22 Koninklijke Philips Electronics N.V. Integrated low-loss capacitor-arrray structure
US7473979B2 (en) * 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
US7531407B2 (en) * 2006-07-18 2009-05-12 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
JP5330376B2 (ja) * 2007-05-10 2013-10-30 アイピーディーアイエイ 集積装置及びその製造方法、並びに、システム・イン・パッケージ
US8008748B2 (en) * 2008-12-23 2011-08-30 International Business Machines Corporation Deep trench varactors
US8361875B2 (en) * 2009-03-12 2013-01-29 International Business Machines Corporation Deep trench capacitor on backside of a semiconductor substrate
JP5613033B2 (ja) * 2010-05-19 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8693163B2 (en) * 2010-09-01 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cylindrical embedded capacitors
JP5863381B2 (ja) * 2011-10-17 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9608130B2 (en) * 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
US9196672B2 (en) * 2012-01-06 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having capacitor integrated therein
US9006101B2 (en) * 2012-08-31 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9978829B2 (en) * 2012-11-26 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor
US9178080B2 (en) * 2012-11-26 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench structure for high density capacitor
US9012296B2 (en) * 2012-12-11 2015-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned deep trench capacitor, and method for making the same
JP2014225566A (ja) * 2013-05-16 2014-12-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US9023688B1 (en) * 2013-06-09 2015-05-05 Monolithic 3D Inc. Method of processing a semiconductor device
JP2015032663A (ja) * 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
US9331062B1 (en) * 2013-12-06 2016-05-03 Altera Corporation Integrated circuits with backside power delivery
US9818637B2 (en) * 2015-12-29 2017-11-14 Globalfoundries Inc. Device layer transfer with a preserved handle wafer section
US20170186837A1 (en) 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor with scallop profile
US10164005B2 (en) * 2016-03-17 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Deep trench capacitor with a filled trench and a doped region serving as a capacitor electrode
US10609813B2 (en) * 2016-06-14 2020-03-31 Intel Corporation Capacitive interconnect in a semiconductor package
CN107275315A (zh) * 2017-05-27 2017-10-20 厦门市三安集成电路有限公司 一种化合物半导体背金电容的结构及其制作方法
US10157867B1 (en) 2017-08-31 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
WO2019132925A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Rf front end system with co-integrated acoustic wave resonator
US20200219861A1 (en) * 2017-12-28 2020-07-09 Intel Corporation Front end system having an acoustic wave resonator (awr) on an interposer substrate
US10879183B2 (en) * 2018-06-22 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10615248B1 (en) * 2018-09-26 2020-04-07 International Business Machines Corporation On-die capacitor for a VLSI chip with backside metal plates
US10811543B2 (en) * 2018-12-26 2020-10-20 Texas Instruments Incorporated Semiconductor device with deep trench isolation and trench capacitor

Also Published As

Publication number Publication date
KR102404490B1 (ko) 2022-06-07
US20220359646A1 (en) 2022-11-10
US20200411636A1 (en) 2020-12-31
US11404534B2 (en) 2022-08-02
CN112151675A (zh) 2020-12-29
TW202115849A (zh) 2021-04-16
TWI754962B (zh) 2022-02-11
KR20210002344A (ko) 2021-01-07

Similar Documents

Publication Publication Date Title
DE102020111391A1 (de) Rückseitenkondensatortechniken
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE102015110731B4 (de) Hybride bondinselstruktur
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE102016101777B4 (de) Verfahren zur Bearbeitung eines Wafers und Verfahren
DE102016115000B4 (de) Dreidimensionale integrierte Schaltungs-(3DIC)-Vorrichtung und Verfahren zu deren Herstellung und ein Verfahren zum Bonden von Wafern mittels Hybrid-Bonden
DE102010037339A1 (de) Durchsubstratmerkmale in Halbleitersubstraten
DE112007000267T5 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102010038264A1 (de) Induktoren und Verfahren für integrierte Schaltungen
EP0703623A1 (de) Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
DE102018215812A1 (de) Hochdichte Metall-Isolator-Metall-Kondensatoren
DE102019127076B4 (de) Filmstruktur für bondkontaktstelle und verfahren zu ihrer herstellung
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
DE102013106153B4 (de) Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102014019447B4 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen und integrierte Halbleiterschaltungen
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102021118126A1 (de) Gestapeltes halbleiterbauelement und verfahren
DE102020100001B4 (de) Integrierter Schaltkreis mit einer Mehrzahl von Speicherprüfstrukturen und Verfahren zu dessen Herstellung sowie Speicherprüfstruktur einer eingebetteten Speichervorrichtung
DE102021100639A1 (de) Verschaltungsstruktur einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed