CN100413055C - 用于制造集成电路的电容器器件的方法与结构 - Google Patents

用于制造集成电路的电容器器件的方法与结构 Download PDF

Info

Publication number
CN100413055C
CN100413055C CNB2005101111341A CN200510111134A CN100413055C CN 100413055 C CN100413055 C CN 100413055C CN B2005101111341 A CNB2005101111341 A CN B2005101111341A CN 200510111134 A CN200510111134 A CN 200510111134A CN 100413055 C CN100413055 C CN 100413055C
Authority
CN
China
Prior art keywords
container
particle size
silicon material
interlayer dielectric
inner region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101111341A
Other languages
English (en)
Other versions
CN1979811A (zh
Inventor
李若加
陈国庆
三重野
文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2005101111341A priority Critical patent/CN100413055C/zh
Priority to US11/549,118 priority patent/US7670900B2/en
Publication of CN1979811A publication Critical patent/CN1979811A/zh
Application granted granted Critical
Publication of CN100413055C publication Critical patent/CN100413055C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种包括电容器结构的DRAM器件，包括具有表面区的衬底。表面区上具有中间电介质层。中间电介质层具有上下表面。器件在中间电介质层中具有容器结构。容器结构从上表面延伸到下表面且在上/下表面分别具有第一/第二宽度。容器结构具有从上表面到下表面的内区。容器结构在下表面附近的内区部分中以及在靠近下表面附近的内区部分上具有较高掺杂剂浓度。器件还具有在所述内区上的掺杂多晶硅层。器件在容器结构下表面的附近具有第一颗粒尺寸的第一半球形颗粒状硅材料，在所述容器结构上表面的附近具有第二颗粒尺寸的第二半球形颗粒状硅材料。第一颗粒尺寸的平均大小不大于第二颗粒尺寸的1/2，以防止下表面附近的半球形颗粒状硅材料的任何部分的桥接。

Description

用于制造集成电路的电容器器件的方法与结构
技术领域
本发明一般地涉及集成电路以及用于制造半导体器件的集成电路加工方法。更具体地说，本发明提供了一种用于制造动态随机存取存储器器件(通常称作DRAM)的堆叠式电容器的方法与器件，但是应当认识到，本发明具有更广阔的应用范围。例如，本发明可以应用于具有堆叠式电容器设计和/或类似结构的其它器件。
背景技术
集成电路已经从单个硅芯片上制备的少数互连器件发展成为数以百万计的器件。当前集成电路提供的性能和复杂度远远超出了最初的预想。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数目)方面获得进步，最小器件的特征尺寸(又被称为器件“几何图形”)伴随每一代集成电路的发展而变得更小。
日益增加的电路密度不仅提高了集成电路的性能和复杂度，也降低了消费者的成本。集成电路或芯片制造设备可能要花费数亿甚至数十亿美元。每个制造设备具有一定的晶圆产量。每个晶圆上具有一定数量的集成电路。因此，通过将集成电路的个体器件制备得更小，可以在每个晶圆上制备更多器件，这增加了制造设备的产出。把器件制备得更小非常有挑战性，因为集成制造过程中使用的每道工艺具有限制。换句话说，给定的工艺通常只能向下达到某个特征尺寸，只要要么需要改变工艺要么需要改变器件的布局。此外，由于器件需要越来越快的设计，所以某些现有工艺和材料存在工艺限制。
这种工艺的示例是用于存储器器件的电容器结构的制备。这种电容器结构包括但不限于沟槽电容器和堆叠式电容器设计。尽管已经取得了显著的进步，但是这种设计仍有很多限制。仅仅作为示例，这些设计必须变得越来越小，但仍需要大电压存储要求。此外，这些电容器设计通常难于制造，并且通常需要复杂的制造工艺和结构，这导致了低效率并且可能引起低产率。将在本说明书尤其是下文中进一步详细描述这些以及其它限制。
从上文可以看出，需要一种用于加工半导体器件的改进技术。
发明内容
根据本发明，提供了用于制造半导体器件的集成电路加工方法。更具体地说，本发明提供了一种用于制造动态随机存取存储器器件(通常称作DRAM)的堆叠式电容器的方法与器件，但是应当认识到，本发明具有更广阔的应用范围。例如，本发明可以应用于具有堆叠式电容器设计和/或类似结构的其它器件。
在具体实施例中，本发明提供了一种形成电容器结构(例如，沟槽式、堆叠式)的方法。所述方法包括提供具有表面区的衬底(例如，硅、绝缘体上硅、外延硅)。该方法包括在所述表面区上形成中间电介质层区。在优选实施例中，中间电介质层区具有上表面和下表面。所述方法还包括在所述中间电介质层区的一部分中形成容器结构。容器结构从所述上表面延伸到所述下表面。所述容器结构在所述上表面处具有第一宽度，并且在所述下表面处具有第二宽度。所述容器结构具有从所述上表面延伸到所述下表面的内区。在具体实施例中，所述容器结构在所述下表面附近位置内的内区部分之中以及在靠近所述下表面附近位置的内区部分上具有较高掺杂剂浓度。所述方法包括在沟槽结构的所述内区之上形成掺杂多晶硅层，以及在所述内区上的所述掺杂多晶硅层之上形成未经掺杂的多晶硅材料层。所述方法在所述未经掺杂的多晶硅材料上形成晶种层。所述方法在所述容器结构的下表面的附近位置形成具有第一颗粒尺寸的半球形颗粒状硅材料，并且在所述容器结构的上表面的附近位置形成具有第二颗粒尺寸的半球形颗粒状硅材料。在优选实施例中，第一颗粒尺寸的平均大小不大于第二颗粒尺寸平均大小的1/2，以防止所述下表面附近位置中的半球形颗粒状硅材料的任何部分的任何桥接。
在具体实施例中，本发明提供了一种包括电容器结构(例如，沟槽式、堆叠式)的动态随机存取存储器器件。所述器件包括具有表面区的衬底(例如，硅、绝缘体上硅、外延硅)。所述器件包括所述表面区上的中间电介质层区。在优选实施例中，中间电介质层区具有上表面和下表面。所述器件在所述中间电介质层区的一部分中具有容器结构。所述容器结构从所述上表面延伸到所述下表面。所述容器结构在所述上表面具有第一宽度，并且在所述下表面具有第二宽度。所述容器结构具有从所述上表面延伸到所述下表面的内区。在具体实施例中，所述容器结构在所述下表面附近位置内的内区部分之中以及在靠近所述下表面附近位置的内区部分上具有较高掺杂剂浓度。所述器件还具有在沟槽结构的内区之上的掺杂多晶硅层。所述器件在靠近所述容器结构的下表面的附近位置具有第一颗粒尺寸的第一半球形颗粒状硅材料，并且在靠近所述容器结构的上表面的附近位置具有第二颗粒尺寸的第二半球形颗粒状硅材料。在优选实施例中，第一颗粒尺寸的平均大小不大于第二颗粒尺寸平均大小的1/2，以防止所述下表面附近位置中的半球形颗粒状硅材料的任何部分的任何桥接。取决于实施例，第一颗粒尺寸在20纳米到50纳米之间，并且第二颗粒尺寸在50纳米到100纳米之间。
通过本发明，实现了许多优于传统技术的优点。例如，本技术易于使用依赖于现有技术的工艺。在一些实施例中，该方法在每个晶圆上的管芯方面提供了更高的器件产率。此外，该方法提供了与现有工艺技术相兼容的工艺而不必对现有设备和工艺进行实质性的修改。取决于实施例，可以实现这些优点中的一个或多个。将在本说明书尤其是在下文中详细描述这些以及其它优点。
参考随后的详细说明和附图，可以更全面地理解本发明的各种其它目的、特征和优点。
附图说明
图1是现有电容器结构的简化示图；
图2至图8的简化示图图示了根据本发明实施例形成电容器结构的方法。
具体实施方式
根据本发明，提供了用于制造半导体器件的集成电路加工方法。更具体地说，本发明提供了一种用于制造动态随机存取存储器器件(通常称作DRAM)的堆叠式电容器的方法与器件，但是应当认识到，本发明具有更广阔的应用范围。例如，本发明可以应用于具有堆叠式电容器设计和/或类似结构的其它器件。
随着动态随机存取存储器器件按比例缩小到约130nm以及更小的设计规则，在电容器柱体内部尤其是在柱体的下部和底部生长半球形颗粒状硅(通常称作HSG)越来越有挑战性。存在某些限制。仅仅作为示例，例如图1所示，由于柱体下部附近位置处的HSG颗粒的合并和/或聚集，所以电容严重下降。如图所示，靠近电容器结构底部的颗粒结构10与其它颗粒结构区合并在一起。已经设想了几种方法来解决这个限制：沉积两层ILD，其中较低层作为BPSG。在图案化电容器之后，底部临界尺寸(CD)通过湿法处理而变大，其中湿法处理刻蚀BPSG的速度比刻蚀顶部ILD的速度快。令人遗憾的是，湿法刻蚀常常难以精确控制。
因此，我们在这里提供了一种方法与结构。在具体实施例中，在沉积了未经掺杂的多晶硅之后，磷被注入到柱体电容器结构的多个部分。在其上，HSG种晶被沉积并且HSG颗粒在晶种层上生长。由于柱体底部的磷杂质提高了加HSG种晶的速度，所以在柱体底部具有更多但更小的HSG颗粒。这样，改进了HSG颗粒合并的问题。将磷注入到这么深的孔(超过2微米深，纵横比约20)中通常没有效率。而且注入通常在底部的多晶栓(plug)上产生某些损伤。
在具体实施例中，本发明提供了一种方法与结构，用于控制柱体电容器结构的底部附近位置处的HSG颗粒尺寸。在最后阶的多晶栓(例如，P3C1多晶)处使用了较高的磷浓度。较高浓度的磷将被用作柱体多晶硅的磷源。在形成电容器柱体孔之后，掺杂未经掺杂的多晶硅。在HSG种晶进行颗粒生长之前，执行高温退火以将磷移动到未经掺杂的多晶硅表面。同时，BPSG内部的磷也被驱动到未经掺杂的多晶硅表面。如上所述，所述磷用作HSG种晶促进剂。获得了更小的HSG颗粒尺寸。在本说明书尤其是下文中可以找到本发明和最终结构的其它细节。
一种根据本发明实施例来制造存储器器件的电容器结构的方法可以简要描述如下：
1.提供具有表面区的衬底，例如硅、绝缘体上硅、外延硅；
2.在所述表面区上形成中间电介质层；
3.在所述中间电介质层区的一部分中形成容器结构，容器结构从中间电介质层的上表面延伸到下表面，所述容器结构在所述上表面处具有第一宽度并且在所述下表面处具有第二宽度，所述容器结构具有从所述上表面延伸到所述下表面的内区；
4.在所述下表面附近位置内的内区部分之中以及在靠近所述下表面附近位置的内区部分上形成较高掺杂剂浓度；
5.在沟槽结构的所述内区之上形成掺杂多晶硅层；
6.在所述内区上的所述掺杂多晶硅层之上形成未经掺杂的多晶硅材料层；
7.在所述未经掺杂的多晶硅材料上形成晶种层；
8.在所述容器结构的下表面的附近位置形成具有第一颗粒尺寸的半球形颗粒状硅材料，并且在所述容器结构的上表面的附近位置形成具有第二颗粒尺寸的半球形颗粒状硅材料；
9.将第一颗粒尺寸的平均大小保持为不大于第二颗粒尺寸平均大小的1/2，以防止所述下表面附近位置中的半球形颗粒状硅材料的任何部分的任何桥接；
10.在半球形颗粒状硅之上形成电容器电介质材料；
11.在电容器电介质材料上形成上电容器板以形成电容器结构；以及
12.执行所需的其它步骤
上述步骤序列提供了根据本发明实施例的一种方法。如所示，根据具体实施例，该方法使用的步骤组合包括形成具有改进电容特性的电容器结构的方法。更具体地说，根据具体实施例，本发明提供了不同大小的HSG结构，以防止电容器结构(例如堆叠式和/或沟槽电容器结构)的内部部分的任何聚集和/或合并。也可以提供其它替代形式，其中在不背离权利要求的范围的条件下可以添加步骤，去除一个或多个步骤或者以不同的顺序提供一个或多个步骤。在本说明书尤其是在下文中可以发现本方法的其它细节。
图2至图8图示了根据本发明实施例形成互连结构的方法。该图仅仅是示例，其不应当不适当地限制这里的权利要求的范围。本领域普通技术人员将认识到许多变换形式、替换形式和修改形式。示出的是一种用于制造半导体器件的方法。该方法包括提供半导体衬底100(例如，硅晶圆)，该衬底在部分完成的器件结构之上。该衬底的上面包括多个MOS器件103，MOS器件103包括源/漏区，源/漏区通过栓结构105耦合到电容器结构。每个器件包括侧壁隔离物结构103。当然，可以有其它元件。
在具体实施例中，器件包括在器件结构之上形成的中间金属电介质层109。在具体实施例中，中间电介质层材料可以是硼磷硅玻璃、磷硅玻璃、氟化玻璃、未经掺杂的玻璃、或者这些材料的任意组合等。当然，本领域普通技术人员将认识到其它的变化形式、修改形式和替换形式。根据具体实施例，位线结构107被形成在中间电介质层上。根据具体实施例，位线结构可以使用适当的材料(例如掺杂多晶硅、钨或其它组合)而形成。覆盖在位线上的是第二中间电介质材料111，其包括电容器接触点开口。在具体实施例中，电介质材料是诸如原硅酸四乙氧基脂或四乙氧基硅烷(通称为“TEOS”)的适当材料。
参考图3，根据具体实施例，该方法包括在TEOS层上沉积多晶硅层以填充接触区。根据具体实施例，多晶硅层可以是包括磷杂质的原位掺杂层。根据具体实施例，多晶硅层填充接触区以形成栓结构115，栓结构115耦合到栓结构305。参考图4，根据具体实施例，该方法使用化学机械抛光工艺来平坦化所述多晶硅层，该平坦化工艺在TEOS层上停止。如图所示，栓在其顶部基本平坦400，并且与TEOS层基本平齐。当然，可以有其它的变化形式、修改形式和替换形式。
在具体实施例中，该方法包括在TEOS层上形成掺杂玻璃层501，以及在掺杂玻璃层上形成未经掺杂的TEOS层503，如图5的简化示图所示。根据具体实施例，掺杂玻璃层可以是诸如BPSG、PSG、FSG以及其它的适当材料。根据具体实施例，未经掺杂的TEOS层具有基本平整的表面，其可以通过使用化学机械抛光工艺和/或回流和/或其它技术来提供。当然，可以有其它的变化形式、修改形式和替换形式。
参考图6，根据具体实施例，该方法在层503和501的一部分中形成开口601。根据具体实施例，开口从层503的顶部延伸以暴露栓结构603。开口将用作堆叠式电容器结构的区域，其将在下文详细说明。当然，可以有其它的变化形式、修改形式和替换形式。仍然参考图6，该方法将杂质607引入底部605和栓结构603的顶部，这些部位主要由多晶硅材料形成。在具体实施例中，杂质是使用注入工艺提供的。根据具体实施例，杂质的掺杂剂浓度在5E15个原子/cm2且能量在50keV至100keV之间。根据具体实施例，开口的裸露表面的其它区607具有非常低的杂质浓度，以及/或者基本没有杂质。当然，可以有其它的变化形式、修改形式和替换形式。
在具体实施例中，该方法可以使用热处理来驱动磷杂质。即，根据具体实施例，热处理(包括加热炉和/或快速热退火)可以用来将杂质驱动到BPSG 501和栓结构603的区域。当然，可以有其它的变化形式、修改形式和替换形式。
参考图7，该方法还包括在中间电介质层区(包括BPSG和TEOS层)的一部分中形成容器结构。容器结构从上表面延伸到下表面。容器结构在上表面处具有第一宽度，并且在下表面处具有第二宽度。容器结构具有从上表面延伸到下表面的内区。在具体实施例中，容器结构在所述下表面附近位置内的内区部分之中以及在靠近所述下表面附近位置的内区部分上具有较高掺杂剂浓度。
在具体实施例中，该方法在容器结构的多个部分内形成半球形颗粒状硅(通称为HSG)。在具体实施例中，该方法包括在容器结构的内区上形成掺杂多晶硅层，以及在所述内区上的掺杂多晶硅层上形成一层未经掺杂的多晶硅材料。该方法在未经掺杂的多晶硅材料上形成晶种层。
在具体实施例中，该方法在所述容器结构的下表面的附近位置形成具有第一颗粒尺寸的半球形颗粒状硅材料，并且在所述容器结构的上表面的附近位置形成具有第二颗粒尺寸的半球形颗粒状硅材料。在优选实施例中，第一颗粒尺寸701的平均大小不大于第二颗粒尺寸705平均大小的1/2，以防止所述下表面附近位置中的半球形颗粒状硅材料的任何部分的任何桥接。在优选实施例中，HSG硅形成第一电极组件。在具体实施例中，HSG是通过使用对晶种层、未经掺杂的多晶硅层以及掺杂多晶硅层的热处理而形成的。即，热退火工艺的温度在600至700摄氏度之间，时间在30分钟至1小时之间。当然，可以有其它的变化形式、修改形式和替换形式。
参考图8，该方法包括在第一电极组件上形成电容器电介质材料801。取决于实施例，电容器电介质由诸如氧化铝(Al2O3)、氧化铪(HfO2)、氮化硅(SiN)、Al2O3/HfO2、AlNyOx、ZrO2、Ta2O5、以及它们的任意组合等的适当材料制成的。根据具体实施例，这些材料可以使用原子层沉积、化学气相沉积、反应溅射和/或化学沉积来沉积。当然，可以有其它的变化形式、修改形式和替换形式。
在具体实施例中，该方法包括在电容器电介质材料上形成第二电极组件805。第一电极组件作为作为无定形硅材料而被初试提供，其是在小于525摄氏度的温度下进行沉积的。在优选实施例中，无定形硅材料是使用诸如磷等杂质沉积的。无定形硅材料通常是覆层沉积的，并且经历了化学机械抛光等。根据具体实施例，无定形材料被结晶化以形成多晶硅材料，其用作电容器的第二电极。当然，可以有其它的变化形式、修改形式和替换形式。
上述步骤序列提供了根据本发明实施例的一种方法。如所示，根据具体实施例，该方法使用的步骤组合包括形成具有改进电容特性的电容器结构的方法。更具体地说，根据具体实施例，本发明提供了不同大小的HSG结构，以防止电容器结构(例如堆叠式和/或沟槽电容器结构)的内部部分的任何聚集和/或合并。也可以提供其它替代形式，其中在不背离权利要求的范围的条件下可以添加步骤，去除一个或多个步骤或者以不同的顺序提供一个或多个步骤。在本说明书尤其是在下文中可以发现本方法的其它细节。
还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内，并且也在权利要求的范围内。

Claims (24)

1. 一种形成电容器结构的方法，所述方法包括：
提供具有表面区的衬底；
在所述表面区上形成中间电介质层区，所述中间电介质层区具有上表面和下表面；
在所述中间电介质层区的一部分中形成容器结构，所述容器结构从所述上表面延伸到所述下表面，所述容器结构在所述上表面处具有第一宽度并且在所述下表面处具有第二宽度，所述容器结构具有从所述上表面延伸到所述下表面的内区，所述容器结构在所述下表面附近位置内的内区部分之中以及在靠近所述下表面附近位置的内区部分上具有较高掺杂剂浓度；
在沟槽结构的所述内区之上形成掺杂多晶硅层；
在所述内区上的所述掺杂多晶硅层之上形成未经掺杂的多晶硅材料层；
在所述未经掺杂的多晶硅材料上形成晶种层；以及
在所述容器结构的下表面的附近位置形成具有第一颗粒尺寸的半球形颗粒状硅材料，并且在所述容器结构的上表面的附近位置形成具有第二颗粒尺寸的半球形颗粒状硅材料；
其中，第一颗粒尺寸的平均大小不大于第二颗粒尺寸平均大小的1/2，以防止所述下表面附近位置中的半球形颗粒状硅材料的任何部分的任何桥接。
2. 如权利要求1所述的方法，其中所述容器结构的深度大于等于3微米。
3. 如权利要求1所述的方法，其中所述中间电介质层包括单层。
4. 如权利要求1所述的方法，其中所述中间电介质层包括多层。
5. 如权利要求1所述的方法，其中所述中间电介质层包括具有第一掺杂剂级别的第一绝缘层和具有第二掺杂剂级别的第二绝缘层，第二绝缘层在第一绝缘层之上，并且第一掺杂剂级别大于第二掺杂剂级别。
6. 如权利要求1所述的方法，其中所述容器结构耦合到在所述容器结构的底部之上形成的掺杂多晶硅栓结构，所述掺杂多晶硅栓结构使得形成具有第一颗粒尺寸的半球形颗粒状硅材料。
7. 如权利要求1所述的方法，其中所述较高掺杂剂浓度是由注入工艺提供的，所述较高掺杂剂浓度是5×1015个原子/cm2且能量在50keV到100keV之间。
8. 如权利要求1所述的方法，其中第一颗粒尺寸在20纳米至50纳米之间。
9. 如权利要求1所述的方法，其中第二颗粒尺寸在50纳米至100纳米之间。
10. 如权利要求1所述的方法，其中所述容器结构耦合到晶体管结构以形成存储器器件。
11. 如权利要求1所述的方法，其中所述形成半球形颗粒状硅材料的步骤包括热退火工艺，所述热退火工艺的温度在600至700摄氏度之间，时间在30分钟至1小时之间。
12. 如权利要求11所述的方法，其中所述热退火工艺是使用含膦环境而进行的。
13. 一种动态随机存取存储器器件，包括：
具有表面区的衬底；
所述表面区上的中间电介质层区，所述中间电介质层区具有上表面和下表面；
在所述中间电介质层区的一部分中的容器结构，所述容器结构从所述上表面延伸到所述下表面，所述容器结构在所述上表面处具有第一宽度并且在所述下表面处具有第二宽度，所述容器结构具有从所述上表面延伸到所述下表面的内区，所述容器结构在所述下表面附近位置内的内区部分之中以及在靠近所述下表面附近位置的内区部分上具有较高掺杂剂浓度；
在沟槽结构的内区之上的掺杂多晶硅层；
在所述下表面的附近位置处的具有第一颗粒尺寸的第一半球形颗粒状硅材料；以及
在所述容器结构的上表面的附近位置处的具有第二颗粒尺寸的第二半球形颗粒状硅材料；
其中第一颗粒尺寸的平均大小不大于第二颗粒尺寸平均大小的1/2，以防止所述下表面附近位置中的半球形颗粒状硅材料的任何部分的任何桥接。
14. 如权利要求13所述的器件，其中所述容器结构的深度大于等于3微米。
15. 如权利要求13所述的器件，其中所述中间电介质层包括单层。
16. 如权利要求13所述的器件，其中所述中间电介质层包括多层。
17. 如权利要求13所述的器件，其中所述中间电介质层包括具有第一掺杂剂级别的第一绝缘层和具有第二掺杂剂级别的第二绝缘层，第二绝缘层在第一绝缘层之上，并且第一掺杂剂级别大于第二掺杂剂级别。
18. 如权利要求13所述的器件，其中所述容器结构耦合到在所述容器结构的底部之上形成的掺杂多晶硅栓结构，所述掺杂多晶硅栓结构使得形成具有第一颗粒尺寸的半球形颗粒状硅材料。
19. 如权利要求13所述的器件，其中所述较高掺杂剂浓度是由注入工艺提供的，所述较高掺杂剂浓度是5×1015个原子/cm2且能量在50keV到100keV之间。
20. 如权利要求13所述的器件，其中第一颗粒尺寸在20纳米至50纳米之间。
21. 如权利要求13所述的器件，其中第二颗粒尺寸在50纳米至100纳米之间。
22. 如权利要求13所述的器件，其中所述容器结构耦合到晶体管结构以形成存储器器件。
23. 如权利要求13所述的器件，其中所述形成半球形颗粒状硅材料的步骤包括热退火工艺，所述热退火工艺的温度在600至700摄氏度之间，时间在30分钟至1小时之间。
24. 如权利要求23所述的器件，其中所述热退火工艺是使用含膦环境而进行的。
CNB2005101111341A 2005-11-30 2005-11-30 用于制造集成电路的电容器器件的方法与结构 Active CN100413055C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2005101111341A CN100413055C (zh) 2005-11-30 2005-11-30 用于制造集成电路的电容器器件的方法与结构
US11/549,118 US7670900B2 (en) 2005-11-30 2006-10-13 Method and structure for fabricating capacitor devices for integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101111341A CN100413055C (zh) 2005-11-30 2005-11-30 用于制造集成电路的电容器器件的方法与结构

Publications (2)

Publication Number Publication Date
CN1979811A CN1979811A (zh) 2007-06-13
CN100413055C true CN100413055C (zh) 2008-08-20

Family

ID=38130913

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101111341A Active CN100413055C (zh) 2005-11-30 2005-11-30 用于制造集成电路的电容器器件的方法与结构

Country Status (2)

Country Link
US (1) US7670900B2 (zh)
CN (1) CN100413055C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404534B2 (en) * 2019-06-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Backside capacitor techniques

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359593B (zh) * 2007-07-30 2011-03-23 中芯国际集成电路制造(上海)有限公司 金属-绝缘-金属型电容器、存储器单元及其形成方法
CN101901841B (zh) * 2009-05-31 2013-03-13 中芯国际集成电路制造(上海)有限公司 一种电容器及其制造方法
CN101996860B (zh) * 2009-08-11 2012-08-08 中芯国际集成电路制造(上海)有限公司 电容器制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239816A (zh) * 1998-06-24 1999-12-29 三星电子株式会社 制造半导体存储器件的电容器的方法
JP2001223343A (ja) * 2000-01-25 2001-08-17 Hynix Semiconductor Inc キャパシタの下部電極及びその製造方法
US6383863B1 (en) * 2001-09-27 2002-05-07 Taiwan Semiconductor Manufacturing Company Approach to integrate salicide gate for embedded DRAM devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792689A (en) * 1997-04-11 1998-08-11 Vanguard International Semiconducter Corporation Method for manufacturing double-crown capacitors self-aligned to node contacts on dynamic random access memory
US6046083A (en) * 1998-06-26 2000-04-04 Vanguard International Semiconductor Corporation Growth enhancement of hemispherical grain silicon on a doped polysilicon storage node capacitor structure, for dynamic random access memory applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239816A (zh) * 1998-06-24 1999-12-29 三星电子株式会社 制造半导体存储器件的电容器的方法
JP2001223343A (ja) * 2000-01-25 2001-08-17 Hynix Semiconductor Inc キャパシタの下部電極及びその製造方法
US6383863B1 (en) * 2001-09-27 2002-05-07 Taiwan Semiconductor Manufacturing Company Approach to integrate salicide gate for embedded DRAM devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404534B2 (en) * 2019-06-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Backside capacitor techniques

Also Published As

Publication number Publication date
US7670900B2 (en) 2010-03-02
CN1979811A (zh) 2007-06-13
US20080135906A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
US6177699B1 (en) DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation
US7682896B2 (en) Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
US7195970B2 (en) Metal-insulator-metal capacitors
US6794698B1 (en) Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls
US6037213A (en) Method for making cylinder-shaped capacitors for dynamic random access memory
US7939876B2 (en) Metallized conductive strap spacer for SOI deep trench capacitor
US7910451B2 (en) Simultaneous buried strap and buried contact via formation for SOI deep trench capacitor
US7525142B2 (en) Semiconductor device including a conductive layer buried in an opening and method of manufacturing the same
TWI597828B (zh) 非揮發性記憶體結構及其形成方法
US6563160B2 (en) High dielectric constant materials forming components of DRAM such as deep-trench capacitors and gate dielectric (insulators) for support circuits
US20060027851A1 (en) Capacitive electrode having semiconductor layers with an interface of separated grain boundaries
US20040235309A1 (en) High-density SOI cross-point memory array and method for fabricating same
US20070228427A1 (en) Semiconductor memory device
CN100568514C (zh) 混合取向基板上用于嵌入的沟槽存储器的结构及制造方法
US20030178665A1 (en) Semiconductor device with improved capacitive element and method of forming the same
US20230369107A1 (en) Cavity in metal interconnect structure
US20190348419A1 (en) Integrated Assemblies Which Include Carbon-Doped Oxide, and Methods of Forming Integrated Assemblies
CN100413055C (zh) 用于制造集成电路的电容器器件的方法与结构
JP2004165197A (ja) 半導体集積回路装置およびその製造方法
US6066525A (en) Method of forming DRAM capacitor by forming separate dielectric layers in a CMOS process
US6538287B2 (en) Method and structure for stacked DRAM capacitors and FETs for embedded DRAM circuits
US20230058288A1 (en) Conductive Interconnects and Methods of Forming Conductive Interconnects
US8361860B2 (en) Method of manufacturing semiconductor device
US20210036162A1 (en) Integrated Transistors Having Gate Material Passing Through a Pillar of Semiconductor Material, and Methods of Forming Integrated Transistors
JP2003224203A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation